CN103970693B - 内部集成电路声音电路 - Google Patents
内部集成电路声音电路 Download PDFInfo
- Publication number
- CN103970693B CN103970693B CN201410219692.9A CN201410219692A CN103970693B CN 103970693 B CN103970693 B CN 103970693B CN 201410219692 A CN201410219692 A CN 201410219692A CN 103970693 B CN103970693 B CN 103970693B
- Authority
- CN
- China
- Prior art keywords
- holding wire
- lrclk
- bit
- sound circuit
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 claims description 2
- 238000012795 verification Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Landscapes
- Telephone Function (AREA)
- Dc Digital Transmission (AREA)
Abstract
提供了一种内部集成电路声音电路。包括：第一左右时钟(LRCLK)信号线；第一清除发送(nCTS)信号线；第一请求发送(nRTS)信号线，其中，第一LRCLK信号线连接到另一内部集成电路声音电路的第二LRCLK信号线，第一nCTS信号线连接到另一内部集成电路声音电路的第二nRTS信号线，第一nRTS信号线连接到另一内部集成电路声音电路的第二nCTS信号线，其中，如果存储的块数据量超过阈值，则将第一nRTS信号线变为高电平，从而由于第二nCTS信号线也变为高电平，所述另一内部集成电路声音电路发送没有填充块数据的帧，其中，所述帧包括指示块数据是否被填充的有效位。通过使用所述内部集成电路声音电路能够省去用于传输块数据的接口(例如，UART接口)，从而节省了芯片管脚和成本。
Description
技术领域
本发明涉及一种内部集成电路声音电路，更具体地讲，涉及包括清除发送(nCTS)信号线和请求发送(nRTS)信号线的内部集成电路声音电路。
背景技术
使用各种类型的数字音频接口格式传输音频数据。数字音频接口格式的类型包括内部集成电路声音(I2S)格式、标准串行音频格式和索尼/飞利浦数字接口格式(S/PDIF)。具体地讲，I2S格式广泛用于小型便携式数字音频装置。
图1示出现有技术的I2S电路系统。
参照图1，第一I2S电路和第二I2S电路均包括左右时钟(LRCLK)信号线110、比特时钟(BCLK)信号线120、串行数据输入(SDIN)信号线130和串行数据输出(SDOUT)信号线140，并且它们逐一彼此连接。
当音频信号具有两个声道时，LRCLK信号线110用于对左声道信号和右声道信号进行分类。
BCLK信号线120用于传输与音频信号相应的比特。
SDIN信号线130和SDOUT信号线140分别用于发送和接收包括音频信号的信号。
如图1所示的传统的I2S电路系统被设计为确保实时性而非数据的正确性。因此，传统的I2S电路系统由于无法确定数据的可靠性，而不适合传输块数据。此外，由于发送方和接收方之间没有交互的机制，会造成数据的丢失以及接收无效的数据。
发明内容
本发明的目的在于提供一种内部集成电路声音电路，以用于在传输块数据时，同时确保数据的正确性和有效性。
根据本发明的示例性实施例，提供一种内部集成电路声音电路，包括：第一左右时钟(LRCLK)信号线；第一清除发送(nCTS)信号线；第一请求发送(nRTS)信号线，其中，第一LRCLK信号线连接到另一内部集成电路声音电路的第二LRCLK信号线，第一nCTS信号线连接到另一内部集成电路声音电路的第二nRTS信号线，第一nRTS信号线连接到另一内部集成电路声音电路的第二nCTS信号线，其中，如果存储的块数据量超过阈值，则将第一nRTS信号线变为高电平，从而由于第二nCTS信号线也变为高电平，所述另一内部集成电路声音电路发送没有填充块数据的帧，其中，所述帧包括指示块数据是否被填充的有效位。
块数据可被填充到第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位，有效位可包括在第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位中。
有效位为高电平可指示块数据被填充到在第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位，有效位为低电平可指示块数据没有被填充到在第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位。
如果接收到有效位填充为低电平的数据帧，则可丢弃所述帧。
如果接收到有效位填充为高电平数据的数据帧，则可存储接收到的块数据。
所述帧还可包括校验位，其中，校验位可被填充到除有效位以外的第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位并用于对块数据进行校验。
所述帧可包括16个比特，在第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位可占用8比特并可包括1比特的有效位和2比特的校验位。
根据本发明的示例性实施例，提供一种内部集成电路声音电路，包括：第一左右时钟(LRCLK)信号线；第一清除发送(nCTS)信号线；第一请求发送(nRTS)信号线，其中，第一LRCLK信号线连接到另一内部集成电路声音电路的第二LRCLK信号线，第一nCTS信号线连接到另一内部集成电路声音电路的第二nRTS信号线，第一nRTS信号线连接到另一内部集成电路声音电路的第二nCTS信号线，其中，如果存在需要发送到所述另一内部集成电路声音电路的块数据，则发送填充有块数据的帧，其中，所述帧包括指示块数据是否被填充的有效位。
块数据可被填充到第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位，有效位可包括在第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位中。
有效位为高电平可指示块数据被填充到在第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位，有效位为低电平可指示块数据没有被填充到在第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位。
如果没有需要发送到所述另一内部集成电路声音电路的块数据，则可发送有效位填充为低电平的帧。
所述帧还可包括校验位，其中，校验位可被填充到除有效位以外的第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位并用于对块数据进行校验。
所述帧可包括16个比特，在第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位可占用8比特并包括1比特的有效位和2比特的校验位。
通过使用上述内部集成电路声音电路，在传输块数据时，可确保数据的正确性和有效性，因此可省去用于传输块数据的接口(例如，UART接口)，从而节省了芯片管脚和成本。
附图说明
从下面结合附图进行的描述，本发明的特定示例性实施例的上述和其他方面、特征和优点将会变得更加清楚，其中：
图1示出现有技术的内部集成电路声音(I2S)电路系统；
图2示出根据本发明的示例性实施例的内部集成电路声音电路系统；
图3示出根据本发明的示例性实施例的在传输块数据时的帧数据格式；
图4是示出用于传输音频数据和块数据的现有技术的装置之间的接口的示图；
图5是示出用于传输音频数据和块数据的根据本发明的示例性实施例的增强型内部集成电路声音接口的示图。
具体实施方式
提供以下参照附图的描述，以帮助全面理解由权利要求及其等同物限定的本公开的示例性实施例。它包括帮助该理解的各种具体细节，但是这些具体细节仅被认为是示例性的。因此，本领域的普通技术人员将认识到，可以在不脱离本公开的范围和精神的情况下对在此描述的实施例进行各种改变和修改。另外，为了清晰和简明，可以省去对公知功能和构造的描述。
将理解，这里，虽然术语第一、第二、第三等可被用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语仅被用于区分一个元件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本发明构思的教导的情况下，以下讨论的第一元件、组件、区域、层或部分可被称为第二元件、组件、区域、层或部分。
图2示出根据本发明的示例性实施例的内部集成电路声音电路系统。
参照图2，第一内部集成电路声音电路和第二内部集成电路声音电路分别包括左右时钟(LRCLK)信号线210、比特时钟(BCLK)信号线220、串行数据输入(SDIN)信号线230、串行数据输出(SDOUT)信号线240、请求发送(nRTS)信号线250和清除发送(nCTS)信号线260，并且它们逐一彼此连接。
由于LRCLK信号线210、BCLK信号线220、SDIN信号线230、SDOUT信号线240的功能与图1的LRCLK信号线110、BCLK信号线120、SDIN信号线130、SDOUT信号线140的功能相同，在此不进行重复的描述。
假设第一内部集成电路声音电路将包括块数据的帧发送到第二内部集成电路声音电路，并且第二内部集成电路声音电路将接收到的块数据存储在存储器(未示出)中。所述帧可包括在LRCLK信号线为高电平时的数据位和在LRCLK信号线为低电平时的数据位。所述帧可包括指示块数据是否被填充的有效位。在LRCLK信号线为高电平时的数据位中可包括用于指示块数据是否被填充到帧中的有效位。例如，可将在LRCLK信号线为低电平时的数据位中的最高位设置为有效位。块数据可被填充到LRCLK信号线为低电平时的数据位。
有效位为高电平可指示块数据被填充到在LRCLK信号线为低电平时的数据位，有效位为低电平可指示块数据没有被填充到在LRCLK信号线为低电平时的数据位。除了最高位以外的在LRCLK信号线为高电平时的数据位可包括用于对块数据进行校验的校验位。
如果第二内部集成电路声音电路接收到的块数据量(即，存储在存储器(未示出)中的块数据量)超过阈值，则第二内部集成电路声音电路将其nRTS信号线250变为高电平。此时，由于第一内部集成电路声音电路的nCTS信号线260直接连接到第二内部集成电路声音电路的nRTS信号线250，因此第一内部集成电路声音电路的nCTS信号线260也变为高电平。据此，第一内部集成电路声音电路可通过SDOUT信号线240发送没有填充块数据的帧。例如，第一内部集成电路声音电路可发送有效位为低电平的帧。具体地讲，第一内部集成电路声音电路可通过SDOUT信号线240发送在LRCLK信号线为高电平时的数据位和在LRCLK信号线为低电平时的数据位填充有低电平的帧。如果第二内部集成电路声音电路接收到这样的帧，可基于最高位为低电平而确定块数据没有包括在帧中，从而丢弃帧。可选择地，如果第二内部集成电路声音电路接收到有效位填充有高电平的帧，则将接收到块数据存储在存储器中。
图3示出根据本发明的示例性实施例的在传输块数据时的帧数据格式。
在此，假设一帧包括16个比特。在LRCLK信号线为高电平时的数据位包括比特15至比特8，在LRCLK信号线为低电平时的数据位包括比特7至比特0。作为一示例，作为16比特中的最高位的比特15用作用于指示块数据是否被填充到在LRCLK信号线为低电平时的数据位的有效位。比特15为高电平指示块数据被填充到在LRCLK信号线为低电平时的数据位。比特15为低电平指示当前帧中不包括块数据并应被丢弃。可选择地，可将比特9和比特8用作校验位，比特7至比特0用于存储块数据，并且两比特的校验位可对8比特的有效数据提供校验恢复能力。比特14至比特10是保留位。
根据本发明的另一示例性实施例，当作为发送方的第一内部集成电路声音电路中没有将要发送的块数据时，第一内部集成电路声音电路发送有效位填充有低电平的帧。例如，第一内部集成电路声音电路可经由SDOUT信号线发送比特15至比特0填充有低电平数据的帧。此时，第二内部集成电路声音电路由于检测到最高位的比特15为低电平(即，比特15为0)而丢弃接收到的数据。
根据本发明的是另一示例性实施例，如果第一内部集成电路声音电路发送包括块数据的帧时，则第一内部集成电路声音电路可将高电平填充到有效位，并将块数据填充到在LRCLK信号线为低电平时的数据位。例如，可将高电平填充到比特15(即，比特15为1)，并将块数据填充到比特7至比特0，随后将这样的帧发送到第二内部集成电路声音电路。
图4是示出用于传输音频数据和块数据的现有技术的装置之间的接口的示图。
参照图4，由于内部集成电路声音电路接口无法确保数据的准确性，当传输块数据时，需要在装置A和装置B之间设置通用异步收发传输器(UART)接口。
图5是示出用于传输音频数据和块数据的根据本发明的示例性实施例的增强型内部集成电路声音电路接口的示图。
与现有技术的音频总线相比，增强型内部集成电路声音电路额外地包括清除发送(nCTS)信号线和请求发送(nRTS)信号线。由于存在用于指示有效数据的有效位以及清除发送(nCTS)信号线和请求发送(nRTS)信号线，增强型内部集成电路声音电路接口适合于传输块数据。如图5所示，由于增强型内部集成电路声音电路适合于传输音频数据和块数据，因此UART接口可被省略。
通过使用根据本发明的示例性实施例的内部集成电路声音电路，在传输块数据时，可确保数据的正确性和有效性，因此可省去用于传输块数据的接口(例如，UART接口)，从而节省了芯片管脚和成本。
可使用至少一个处理器实现上述示例性实施例中的一个或多个，上述示例性实施例中的一个或多个包括暂时性和/或非暂时性计算机可读介质，其中，所述计算机可读介质包括用于执行由计算机实现的各种操作的程序指令。计算机可读介质可单独或协同地包括程序指令、数据文件和数据结构。程序指令和介质可以是为示例性实施例中的一个或多个的目的而专门设计和构造的程序指令和介质，或者它们可以是计算机软件领域的普通技术人员公知和可用的程序指令和介质。计算机可读介质的示例包括：磁介质(例如，硬盘、软盘和磁带)、光介质(例如，CD-ROM或DVD)、磁光介质(例如，磁光盘)以及专门配置为存储和执行程序指令的硬件装置(例如，ROM、RAM或闪存等)。介质还可以是传输介质，诸如，例如，指定程序指令、数据结构等的光路或金属线、波导等。程序指令的示例包括诸如由编译器产生的机器代码和包含与可由计算机使用解释器执行的高级语言相关的代码的文件两者。
虽然已经参照本发明构思的示例性实施例具体示出和描述了本发明构思，但本领域的普通技术人员将理解，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可在形式和细节上进行各种改变。
Claims (13)
1.一种内部集成电路声音电路，包括：
第一左右时钟(LRCLK)信号线；
第一清除发送(nCTS)信号线；
第一请求发送(nRTS)信号线，
其中，第一LRCLK信号线连接到另一内部集成电路声音电路的第二LRCLK信号线，第一nCTS信号线连接到另一内部集成电路声音电路的第二nRTS信号线，第一nRTS信号线连接到另一内部集成电路声音电路的第二nCTS信号线，
其中，如果存储的块数据量超过阈值，则将第一nRTS信号线变为高电平，从而由于第二nCTS信号线也变为高电平，所述另一内部集成电路声音电路发送没有填充块数据的帧，其中，所述帧包括指示块数据是否被填充的有效位。
2.如权利要求1所述的内部集成电路声音电路，其中，块数据被填充到第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位，有效位包括在第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位中。
3.如权利要求2所述的内部集成电路声音电路，其中，有效位为高电平指示块数据被填充到在第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位，有效位为低电平指示块数据没有被填充到在第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位。
4.如权利要求3所述的内部集成电路声音电路，其中，如果接收到有效位填充为低电平的帧，则丢弃所述帧。
5.如权利要求3所述的内部集成电路声音电路，其中，如果接收到有效位填充有高电平数据的帧，则存储接收到的块数据。
6.如权利要求2所述的内部集成电路声音电路，其中，所述帧还包括校验位，其中，校验位被填充到除有效位以外的第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位并用于对块数据进行校验。
7.如权利要求6所述的内部集成电路声音电路，其中，所述帧包括16个比特，在第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位占用8比特并包括1比特的有效位和2比特的校验位。
8.一种内部集成电路声音电路，包括：
第一左右时钟(LRCLK)信号线；
第一清除发送(nCTS)信号线；
第一请求发送(nRTS)信号线，
其中，第一LRCLK信号线连接到另一内部集成电路声音电路的第二LRCLK信号线，第一nCTS信号线连接到另一内部集成电路声音电路的第二nRTS信号线，第一nRTS信号线连接到另一内部集成电路声音电路的第二nCTS信号线，
其中，如果存在需要发送到所述另一内部集成电路声音电路的块数据，则发送填充有块数据的帧，其中，所述帧包括指示块数据是否被填充的有效位。
9.如权利要求8所述的内部集成电路声音电路，其中，块数据被填充到第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位，有效位包括在第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位中。
10.如权利要求9所述的内部集成电路声音电路，其中，有效位为高电平指示块数据被填充到在第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位，有效位为低电平指示块数据没有被填充到在第一LRCLK信号线或第二LRCLK信号线为低电平时的数据位。
11.权利要求10所述的内部集成电路声音电路，其中，如果没有需要发送到所述另一内部集成电路声音电路的块数据，则发送有效位填充有低电平的帧。
12.如权利要求9所述的内部集成电路声音电路，其中，所述帧还包括校验位，其中，校验位被填充到除有效位以外的第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位并用于对块数据进行校验。
13.如权利要求12所述的内部集成电路声音电路，其中，所述帧包括16个比特，在第一LRCLK信号线或第二LRCLK信号线为高电平时的数据位占用8比特并包括1比特的有效位和2比特的校验位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410219692.9A CN103970693B (zh) | 2014-05-22 | 2014-05-22 | 内部集成电路声音电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410219692.9A CN103970693B (zh) | 2014-05-22 | 2014-05-22 | 内部集成电路声音电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103970693A CN103970693A (zh) | 2014-08-06 |
| CN103970693B true CN103970693B (zh) | 2017-02-22 |
Family
ID=51240216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410219692.9A Expired - Fee Related CN103970693B (zh) | 2014-05-22 | 2014-05-22 | 内部集成电路声音电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103970693B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1440217A (zh) * | 2003-03-04 | 2003-09-03 | Tcl王牌电子(深圳)有限公司 | 一种基于fpga的5.1声道虚拟声重放方法以及装置 |
| CN101155286A (zh) * | 2007-08-31 | 2008-04-02 | 康佳集团股份有限公司 | I2s振铃消除电路 |
| CN101350190A (zh) * | 2007-07-20 | 2009-01-21 | 三星电子株式会社 | 传输和处理内部集成电路声音格式的音频的方法和设备 |
| CN101482856A (zh) * | 2009-01-05 | 2009-07-15 | 东南大学 | 基于现场可编程门阵列的串并行协议转换装置 |
| CN103065657A (zh) * | 2012-12-18 | 2013-04-24 | 航天科工深圳（集团）有限公司 | 一种带ssi模块的音频系统及其工作方法 |
-
2014
- 2014-05-22 CN CN201410219692.9A patent/CN103970693B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1440217A (zh) * | 2003-03-04 | 2003-09-03 | Tcl王牌电子(深圳)有限公司 | 一种基于fpga的5.1声道虚拟声重放方法以及装置 |
| CN101350190A (zh) * | 2007-07-20 | 2009-01-21 | 三星电子株式会社 | 传输和处理内部集成电路声音格式的音频的方法和设备 |
| CN101155286A (zh) * | 2007-08-31 | 2008-04-02 | 康佳集团股份有限公司 | I2s振铃消除电路 |
| CN101482856A (zh) * | 2009-01-05 | 2009-07-15 | 东南大学 | 基于现场可编程门阵列的串并行协议转换装置 |
| CN103065657A (zh) * | 2012-12-18 | 2013-04-24 | 航天科工深圳（集团）有限公司 | 一种带ssi模块的音频系统及其工作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103970693A (zh) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6175579B2 (ja) | 電子制御ユニット、車載ネットワークシステム及び車両用通信方法 | |
| JP6099802B2 (ja) | ネットワーク通信システム、不正検知電子制御ユニット及び不正対処方法 | |
| EP3605943B1 (en) | Key management method, vehicle-mounted network system, and key management device | |
| US9292214B2 (en) | Systems and methods for migrating data | |
| CN104391816B (zh) | 高性能互连物理层 | |
| CN111930676B (zh) | 多处理器间的通信方法、装置、系统及存储介质 | |
| CN107889529A (zh) | 共用物理接口上的动态数据链路选择 | |
| CN107430569A (zh) | 多芯片封装链路 | |
| US9489328B2 (en) | System on chip and method for accessing device on bus | |
| US20130159595A1 (en) | Serial Interface for FPGA Prototyping | |
| CN107203448A (zh) | 一种测试PCIe switch芯片暴力热插拔功能的方法及系统 | |
| CN108052466A (zh) | Pci快速增强 | |
| US20110216775A1 (en) | System and Method for Multiple Concurrent Virtual Networks | |
| KR102416283B1 (ko) | 직렬 주변장치 인터페이스 | |
| TW201209821A (en) | Status indication in a system having a plurality of memory devices | |
| US20070079015A1 (en) | Methods and arrangements to interface a data storage device | |
| US11762017B2 (en) | Performing scan data transfer inside multi-die package with SERDES functionality | |
| CN106796633A (zh) | 设备认证方法、装置、电子设备及从设备 | |
| CN110138400A (zh) | 提高发射和接收性能的车载单元及其方法 | |
| US10467367B2 (en) | System and method for application specific integrated circuit design | |
| US7995567B2 (en) | Apparatus and method for network control | |
| CN110515870A (zh) | 一种服务器电源前后级通讯的方法、设备及可读介质 | |
| CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| CN103970693B (zh) | 内部集成电路声音电路 | |
| CN114861594B (zh) | 芯片的低功耗验证方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170222 |