CN103957419B - 一种双缓冲存储器结构的视频解码器及控制方法 - Google Patents
一种双缓冲存储器结构的视频解码器及控制方法 Download PDFInfo
- Publication number
- CN103957419B CN103957419B CN201410214839.5A CN201410214839A CN103957419B CN 103957419 B CN103957419 B CN 103957419B CN 201410214839 A CN201410214839 A CN 201410214839A CN 103957419 B CN103957419 B CN 103957419B
- Authority
- CN
- China
- Prior art keywords
- memory
- decoder
- secondary store
- memory access
- master controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000000872 buffer Substances 0.000 title claims abstract description 12
- 238000003860 storage Methods 0.000 claims abstract description 38
- 230000006870 function Effects 0.000 claims abstract description 9
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 238000013500 data storage Methods 0.000 claims description 8
- 230000008030 elimination Effects 0.000 claims description 5
- 238000003379 elimination reaction Methods 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 5
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 230000002123 temporal effect Effects 0.000 claims description 3
- 241000023320 Luma <angiosperm> Species 0.000 description 4
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 description 4
- 230000005039 memory span Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
Abstract
本发明提供一种双缓冲存储器结构的视频解码器，包括存储器访问控制寄存器、主存储器接口、辅存储器接口、总线矩阵、主存储器、辅存储器以及解码器。根据输入压缩视频流格式，主控制器通过存储器访问控制寄存器来配置解码器的硬件功能模块所使用的存储器并设定相应的访存地址空间。解码器接收到主控制器发出的解码启动命令后，启动内部多个硬件模块并发执行，根据存储器访问控制器的设置向主存储器接口或辅存储器接口发出访存请求。主存储器接口、辅存储器接口接收解码器硬件功能模块的访存请求经过仲裁，访问相应的存储器。本发明的方法及电路采用存储器集中管理模式，根据多标准压缩编码格式的视频流对解码器硬件功能模块配置不同的存储器访问方式，节省了存储器面积，有效减少了系统带宽需求。
Description
技术领域：
本发明涉及视频解码领域，尤其是涉及一种关于多标准视频流的双缓冲存储器结构的视频解码器以及数据存储和控制方法。
背景技术：
在视频解码领域中，视频解码运动补偿、帧内预测、去块滤波等需要大量的行、列数据缓冲，图1以H.264视频解码帧内预测为例，H.264帧内预测4×4亮度预测模式共有九种，包括垂直预测、水平预测、DC预测、左下对角预测、右下对角预测、垂直右下角预测、水平斜下角预测、垂直左下角预测和水平斜上角预测等，根据左邻块和上邻块的预测模式确定当前4x4块的亮度预测模式，然后根据确定的预测模式，及左邻块、上邻块的亮度数据得到当前块的亮度预测数据。
表1列出了每种预测模式下，亮度数据的预测方法
| 模式 | 描述 |
| 模式0(垂直) | 由A、B、C、D垂直推出相应像素值 |
| 模式1(水平) | 由I、J、K、L水平推出相应像素值 |
| 模式2(DC) | 由A～D及I～L平均值推出所有像素值 |
| 模式3(下左对角线) | 由45°方向像素内插得出相应像素值 |
| 模式4(下右对角线) | 由45°方向像素内插得出相应像素值 |
| 模式5(右垂直) | 由26.6°方向像素值内插得出相应像素值 |
| 模式6(下水平) | 由26.6°方向像素值内插得出相应像素值 |
| 模式7(左垂直) | 由26.6°方向像素值内插得出相应像素值 |
| 模式8(上水平) | 由26.6°方向像素值内插得出相应像素值 |
H.264帧内预测4×4亮度数据预测过程需要用到上邻块和左邻块的预测模式和预测数据，传统设计方法需设置帧内预测专用的数据存储器保存预测模式和亮度数据，由于视频解码按照宏块行自上而下，由左向右进行，所以帧内预测数据存储器至少需保存视频帧幅宽一行的数据及左邻块的数据。专用的数据存储器比片外DDR存储器速度更快，有助于减少系统带宽需求，提高解码速度。
类似地去块滤波和运动补偿等硬件模块同样均需要专门的片内数据缓冲存储器保存行或列的临时数据，这样解码需要许多分散的存储器，以满足不同功能模块的需要。
视频解码存在多种标准：H.264，MPEG2/MPEG4，VP8，AVS，RV,VC1等，不同的解码标准尽管组成结构大致相同，但不同视频标准对应的功能模块所需存储器很不一致，这就导致多标准解码器需要大量的深度和宽度不同的分散的存储器，数量众多且分散的存储器导致芯片面积扩大很多，制造成本也很高。
发明内容：
鉴于以上分析，本发明的目的是提供一种克服上述问题的视频解码器以及相应的存储器访问控制方法，以及一种双缓冲存储器控制和访问接口。
本发明提供一种视频解码器，可以有效管理数据的暂存，减少存储器容量，降低带宽需求。
本发明提供一种缓冲存储器设置方法，可以有效管理数据的暂存，减少存储器容量，降低带宽需求。
本发明涉及的双缓冲存储器结构的视频解码器，其所采取的技术方案如下：
一种双缓冲存储器结构的视频解码器，其包括主控制器、存储器、解码器，其中，所述解码器与主控制器相互连接，解码器与存储器通过相应接口相互连接，主控制器与存储器相互连接。
其中所述存储器分为主存储器和辅存储器，该视频解码器进一步包括：存储器访问控制寄存器、主存储器接口、主存储器、辅存储器接口、总线矩阵、辅存储器，其中主控制器通过存储器访问控制寄存器与解码器相连接，主存储器和辅存储器中分别设置有仲裁模块，主控制器通过存储器访问控制寄存器来配置解码器的主要硬件功能模块，控制其使用主存储器或者辅存储器，并设定相应的访存地址空间，解码器通过主存储器接口与主存储器连接，解码器、辅存储器接口、总线矩阵、辅存储器依次连接，主控制器通过总线矩阵与辅存储器连接，能够同时支持解码器和主控制器对辅存储器的访问控制，解码器和主控制器可共享存储空间，其中，主存储器和辅存储器用于参考图像、重建图像、暂存数据，主控制器控制解码器的解码启动，启动内部各硬件模块后，各硬件模块并发执行，根据存储器访问控制寄存器的设置向主存储器接口或辅存储器接口发出访存请求，主存储器接口、辅存储器接口接收解码器硬件功能模块的访存请求，经过仲裁模块的仲裁后访问相应的存储器。
进一步地，其中存储器访问控制寄存器有N组寄存器，其中N代表解码器内部的访存功能模块数量，每组寄存器包括访存使能控制寄存器、访存起始寄存器及长度寄存器。
进一步地，其中所述的仲裁模块为优先级可配置仲裁器，对接收到的解码器各硬件功能模块的访存请求进行仲裁。
进一步地，其中N的数值是4。
进一步地，其中主存储器是DDR动态数据存储器，辅存储器是静态SRAM数据存储器，主存储器的容量比副存储器容量大。
进一步地，其中所述硬件功能模块为帧内预测模块、去块滤波模块、运动补偿模块。
根据本发明的另一方面，还提供了一种采用上述视频解码器的存储器访问控制方法，用于硬件解码系统中进行视频的解码，其中该存储器访问控制方法包括如下步骤：
(1)对该视频解码器供电，主控制器执行启动；
(2)主控制器跳转至辅存储器执行；
(3)将压缩视频流文件存储在主存储器中；
(4)通过主控制器控制解码器对输入的多标准视频流进行处理得到视频流压缩编码格式；
(5)主控制器根据当前视频流的编码格式及图像大小，查询预定义的表格，得到各硬件模块针对此输入视频流的存储器位置，地址空间分配信息；
(6)主控制器设置存储器访问控制寄存器，同时释放辅存储器；
(7)主控制器向视频解码器发出帧解码启动命令
(8)视频解码器各硬件模块开始工作，根据存储访问控制器的设置，产生主存储器或辅存储器访存请求；
(9)仲裁模块进行仲裁后，对相应的主存储器或辅存储器进行访存。
与现有技术相比，本发明使用主存储器和辅存储器双缓冲机制，将分散于各硬件模块的数据暂存空间集中到辅存储器，因此可以根据视频流编码格式，灵活分配存储空间。可以用较小的存储空间适应多标准视频解码需求；通过灵活使用辅存储器，减小了主存储器带宽需求，提高了访存效率。
附图说明：
图1为现有技术中H.264帧内亮度预测模式。
图2为本发明方法及电路中视频解码器架构示意图。
图3为本发明方法及电路工作流程示意图。
具体实施方式：
为了更清楚地描述本发明的技术方案，以下结合附图和具体实施例对本发明进行详细的说明。
如图2所示，本发明的视频解码器，与系统主控制器连接。视频解码器包括存储器访问控制寄存器、主存储器接口、辅存储接口、总线矩阵、主存储器、辅存储器以及解码器。存储器访问控制寄存器与主控制器和解码器相连接，主控制器通过存储器访问控制寄存器来配置解码器的硬件功能模块是否使用辅存储器保存中间数据及相应的访存地址空间。解码器与存储器访问控制寄存器、主存储器接口、辅存储器接口连接，接收到主控制器发出的解码启动命令后，启动内部多个硬件模块并发执行，根据存储器访问控制器的设置向主存储器接口或辅存储器接口发出访存请求。主存储器接口、辅存储器接口接收解码器硬件功能模块的访存请求经过仲裁，访问相应的存储器。总线矩阵连接辅存储器接口和主控制器，支持解码器和主控制器辅存储器的访问控制。主存储器和辅存储器用于参考图像、重建图像、暂存数据的存储。
其中存储器访问控制寄存器有N组寄存器，其中N代表解码器内部的访存功能模块数量，再次实施例中，N可以是4，当然其他数值也是可以的，每组寄存器包括访存使能控制寄存器、访存起始寄存器及长度寄存器。其中所述的仲裁模块为优先级可配置仲裁器，对接收到的解码器各硬件功能模块的访存请求进行仲裁。
其中主存储器是DDR动态数据存储器，辅存储器是静态SRAM数据存储器，主存储器的容量比副存储器容量大。其中所述硬件功能模块为帧内预测模块、去块滤波模块、运动补偿模块。各硬件功能模块的数据存储是集中管理的。
上述设置可以充分发挥辅存储器速度快的优势。
如图3所示是视频解码的流程，存储器访问控制方法包括如下步骤：
(1)对该视频解码器供电，主控制器执行启动；
(2)主控制器跳转至辅存储器执行；
(3)将压缩视频流文件存储在主存储器中；
(4)通过主控制器控制解码器对输入的多标准视频流进行处理得到视频流压缩编码格式；
(5)主控制器根据当前视频流的编码格式及图像大小，查询预定义的表格，得到各硬件模块针对此输入视频流的存储器位置，地址空间分配信息；
(6)主控制器设置存储器访问控制寄存器，同时释放辅存储器；
(7)主控制器向视频解码器发出帧解码启动命令
(8)视频解码器各硬件模块开始工作，根据存储访问控制器的设置，产生主存储器或辅存储器访存请求；
(9)仲裁模块进行仲裁后，对相应的主存储器或辅存储器进行访存。
如上所述，本发明使用主存储器和辅存储器双缓冲机制，将分散于各硬件模块的数据暂存空间集中到辅存储器，因此可以根据视频流编码格式，灵活分配存储空间。可以用较小的存储空间适应多标准视频解码需求；通过灵活使用辅存储器，减小了主存储器带宽需求，提高了访存效率。
Claims (1)
1.一种双缓冲存储器结构的视频解码器存储器访问控制方法，其中该视频解码器包括主控制器、解码器、存储器访问控制寄存器、主存储器接口、主存储器、辅存储器接口、总线矩阵、辅存储器，其中主控制器通过存储器访问控制寄存器与解码器相连接，主存储器和辅存储器中分别设置有仲裁模块，主控制器通过存储器访问控制寄存器来配置解码器的各硬件功能模块，控制其使用主存储器或者辅存储器之一，并设定相应的访存地址空间，解码器通过主存储器接口与主存储器连接，解码器、辅存储器接口、总线矩阵、辅存储器依次连接，主控制器通过总线矩阵与辅存储器连接，能够同时支持解码器和主控制器对辅存储器的访问控制，解码器和主控制器可共享存储空间，其中，主存储器和辅存储器用于参考图像、重建图像、暂存数据，主控制器控制解码器的解码启动，启动内部各硬件模块后，各硬件模块并发执行，根据存储器访问控制寄存器的设置向主存储器接口或辅存储器接口发出访存请求，主存储器接口、辅存储器接口接收解码器硬件功能模块的访存请求，经过仲裁模块的仲裁后访问相应的存储器，其中主存储器是DDR动态数据存储器，辅存储器是静态SRAM数据存储器，主存储器的容量比辅存储器容量大，硬件功能模块为帧内预测模块、去块滤波模块、运动补偿模块，存储器访问控制寄存器有N组寄存器，其中N代表解码器内部的访存功能模块数量，每组寄存器包括访存使能控制寄存器、访存起始寄存器及长度寄存器，其中所述的仲裁模块为优先级可配置仲裁器，对接收到的解码器各硬件功能模块的访存请求进行仲裁，其中N的数值是4，该存储器访问控制方法包括如下步骤：
(1)对该视频解码器供电，主控制器执行启动；
(2)主控制器跳转至辅存储器执行；
(3)将压缩视频流文件存储在主存储器中；
(4)通过主控制器控制解码器对输入的多标准视频流进行处理得到视频流压缩编码格式；
(5)主控制器根据当前视频流的编码格式及图像大小，查询预定义的表格，得到各硬件模块针对此输入视频流的存储器位置，地址空间分配信息；
(6)主控制器设置存储器访问控制寄存器，同时释放辅存储器；
(7)主控制器向视频解码器发出帧解码启动命令；
(8)视频解码器各硬件模块开始工作，根据存储访问控制器的设置，产生主存储器或辅存储器访存请求；
(9)仲裁模块进行仲裁后，对相应的主存储器或辅存储器进行访存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410214839.5A CN103957419B (zh) | 2014-05-21 | 2014-05-21 | 一种双缓冲存储器结构的视频解码器及控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410214839.5A CN103957419B (zh) | 2014-05-21 | 2014-05-21 | 一种双缓冲存储器结构的视频解码器及控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103957419A CN103957419A (zh) | 2014-07-30 |
| CN103957419B true CN103957419B (zh) | 2017-06-06 |
Family
ID=51334627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410214839.5A Expired - Fee Related CN103957419B (zh) | 2014-05-21 | 2014-05-21 | 一种双缓冲存储器结构的视频解码器及控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103957419B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105843363B (zh) * | 2016-03-24 | 2018-05-25 | 福州瑞芯微电子股份有限公司 | 一种芯片低功耗优化方法和装置 |
| CN105868134B (zh) * | 2016-04-14 | 2018-12-28 | 烽火通信科技股份有限公司 | 高性能多口ddr控制器及其实现方法 |
| US20180011709A1 (en) | 2016-07-08 | 2018-01-11 | Texas Instruments Incorporated | Stream reference register with double vector and dual single vector operating modes |
| CN110493643B (zh) * | 2019-08-06 | 2020-12-15 | 北京邮电大学 | 视频存储方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1589019A (zh) * | 2004-08-05 | 2005-03-02 | 联合信源数字音视频技术（北京）有限公司 | 帧场视频解码中运动矢量存取的控制装置及其方法 |
| KR20070027781A (ko) * | 2005-08-29 | 2007-03-12 | 엘지전자 주식회사 | 멀티 포맷 비디오 디코더 및 디블로킹 필터링 방법 |
-
2014
- 2014-05-21 CN CN201410214839.5A patent/CN103957419B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1589019A (zh) * | 2004-08-05 | 2005-03-02 | 联合信源数字音视频技术（北京）有限公司 | 帧场视频解码中运动矢量存取的控制装置及其方法 |
| KR20070027781A (ko) * | 2005-08-29 | 2007-03-12 | 엘지전자 주식회사 | 멀티 포맷 비디오 디코더 및 디블로킹 필터링 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103957419A (zh) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103957419B (zh) | 一种双缓冲存储器结构的视频解码器及控制方法 | |
| KR100668302B1 (ko) | 비디오 디코더/엔코더에서의 메모리 맵핑 장치 및 그 방법 | |
| CN101052128B (zh) | 运动检测装置和方法、运动检测集成电路和图像编码装置 | |
| CN101115205B (zh) | 视频流处理装置与方法 | |
| US8395634B2 (en) | Method and apparatus for processing information | |
| US20160323585A1 (en) | Video coding method for intra-frame predictive coding and video coding apparatus | |
| US9509992B2 (en) | Video image compression/decompression device | |
| CN106464930A (zh) | 将多个编码视频组合以经由视频解码器解码的方法和系统 | |
| TW201041403A (en) | Intelligent decoded picture buffering | |
| JP4755624B2 (ja) | 動き補償装置 | |
| CN101179720B (zh) | 一种视频解码方法 | |
| CN101635849B (zh) | 一种环路滤波方法及环路滤波器 | |
| CN106162192A (zh) | 处理视频数据的方法和装置 | |
| CN101783958B (zh) | Avs视频标准中时域直接模式运动矢量的计算方法和装置 | |
| JP2020520194A (ja) | ビデオ画像の処理方法及び装置 | |
| Grellert et al. | A multilevel data reuse scheme for Motion Estimation and its VLSI design | |
| CN102023944A (zh) | 一种存储器多模访问控制方法及其片上sram存储器控制系统 | |
| CN110324615A (zh) | 一种码率分配方法及装置 | |
| CN101389033B (zh) | 帧场自适应解码模式下解码器缓存控制方法 | |
| CN101459839A (zh) | 去块效应滤波方法及实现该方法的装置 | |
| US6996185B2 (en) | Image signal decoding apparatus | |
| CN103458244B (zh) | 一种视频压缩方法及视频压缩器 | |
| CN101005619B (zh) | 一种环路滤波的方法 | |
| CN1881190B (zh) | 用于访问数据的设备和系统 | |
| CN101662684A (zh) | 用于视频图像编解码的数据存储的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170606 Termination date: 20210521 |
|
| DD01 | Delivery of document by public notice | ||
| DD01 | Delivery of document by public notice |
Addressee: Zhang Honglian Document name: Notice of Termination of Patent Rights |