CN103956830A - 可通讯塑壳断路器的智能控制器 - Google Patents

Abstract

本发明涉及一种可通讯塑壳断路器的智能控制器，其包括电流互感器，电流互感器与信号处理电路连接；电流互感器通过电源电路与处理器的电源端连接；处理器还与信号处理电路连接，处理器还与显示电路、编码开关整定电路、数据转换电路以及执行电路连接；通过编码开关整定电路向处理器内输入保护参数设定，处理器将信号处理电路输入的电压信号与保护参数相比较，当处理器判断存在故障时，能通过显示电路进行故障状态指示，且能通过执行电路驱动磁通执行脱扣动作，以断开电路。本发明能为配电路进行独立的实时检测，能实现现场运行状态、保护参数以及故障信息的查看，现场维护时即时通讯方便，适应范围广，安全可靠。

Description

可通讯塑壳断路器的智能控制器

技术领域

本发明涉及一种智能控制器，尤其是一种可通讯塑壳断路器的智能控制器，属于智能断路器的技术领域。

背景技术

塑壳断路器是用于接通、分断电力线路和实现各种线路故障保护的一种器件，广泛用于低压配电系统中。传统的断路器，其检测和保护功能是利用了某些物理效应，多由机械系统的动作和电磁元件完成，所以其体积较大，动作时间长，保护精度低，整定困难等缺点。

随着社会的发展和技术的进步，人们对供电系统的自动化程度要求越来越高，传统断路器的功能已无法满足供电系统自动化发展的需要。为了防止用电设备发生故障时影响整个供电线路的使用，以及在供电网络出现异常时损坏用电设备，因此就要求断路器智能化，更可靠和具有更多保护功能。微型计算机技术的发展为断路器的智能化发展提供了条件。近年来不断推出的智能型断路器，各项性能良好，且可实现配电自动化。它不仅能够提供普通断路器的各种保护功能，还具有传统断路器无法比拟的特点：控制信号准确可靠、随时设定动作电流及动作时间、存储故障信息、可通信等。由于以上诸多优点，智能控制器在低压断路器中获得了广泛的应用。目前可通讯塑壳断路器的智能控制器大多不支持现场的即时通讯，无法为现场问题的分析及故障的排查提供很好的支持。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种可通讯塑壳断路器的智能控制器，其结构紧凑，能为配电路进行独立的实时检测，实现电流的四段保护，能实现现场运行状态、保护参数以及故障信息的查看，现场维护时即时通讯方便，适应范围广，安全可靠。

按照本发明提供的技术方案，所述可通讯塑壳断路器的智能控制器，包括用于获取三相电源电路中电流的电流互感器，所述电流互感器与用于将电流转换为电压信号的信号处理电路连接；所述电流互感器通过电源电路与处理器的电源端连接，以提供处理器工作的电压；处理器还与信号处理电路连接，处理器还与显示电路、编码开关整定电路、数据转换电路以及执行电路连接；通过编码开关整定电路向处理器内输入保护参数设定，处理器将信号处理电路输入的电压信号与保护参数相比较，当处理器判断存在故障时，能通过显示电路进行故障状态指示，且能通过执行电路驱动磁通执行脱扣动作，以断开电路；处理器通过数据转换电路能与上位机进行USB通讯。

所述处理器与通讯模块连接，通讯模块与485转232模块连接，485转232模块能将上位机的232信号转换为485信号，并将所述转换后的485信号通过通讯模块转换为TTL信号后输入至处理器内。

所述通讯模块通过电源模块与外部电源连接，且通讯模块与处理器的电源端连接，以提供处理器的工作电压。

所述显示电路包括发光二极管D17、发光二极管D18、发光二极管D19、发光二极管D20及发光二极管D21；发光二极管D17的阳极端通过电阻R2与处理器连接，发光二极管D18的阳极端通过电阻R3与处理器连接，发光二极管D19的阳极端通过电阻R4与处理器连接，发光二极管D20的阳极端通过电阻R5与处理器连接，发光二极管D21的阳极端通过电阻R6与处理器连接，发光二极管D17的阴极端、发光二极管D18的阴极端、发光二极管D19的阴极端、发光二极管D20的阴极端以及发光二极管D21的阴极端均接地。

所述编码开关整定电路包括编码开关K1、编码开关K2、编码开关K3、编码开关K4、编码开关K5、编码开关K6、编码开关K7以及编码开关K8；编码开关K1的第一端、编码开关K1的第六端均与第一地址端口连接，编码开关K1的第二端与第一二极管组D1内第一二极管的阴极端连接，编码开关K1的第三端与第五二极管组D5内第一二极管的阴极端连接，编码开关K1的第四端与第九二极管组D9内第一二极管的阴极端连接，编码开关K1的第五端与第十三二极管组D13内第一二极管的阴极端连接；

编码开关K2的第一端、编码开关K2的第六端均与第二地址端口连接，编码开关K2的第二端与第一二极管组D1内第二二极管的阴极端连接，第一二极管组D1内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口连接；编码开关K2的第三端口与第五二极管组D5内第二二极管的阴极端连接，第五二极管组D5内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口连接；编码开关K2的第四端口与第九二极管组D9内第二二极管的阴极端连接，第九二极管组D9内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口连接，编码开关K2的第五端与第十三二极管组D13内第二二极管的阴极端连接，第十三二极管组D13内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口连接；

编码开关K3的第一端、编码开关K3的第六端均与第三地址端口连接，编码开关K3的第二端与第二二极管组D2内第一二极管的阴极端连接，编码开关K3的第三端与第六二极管组D6内第一二极管的阴极端连接，编码开关K3的第四端与第十二极管组D10内第一二极管的阴极端连接，编码开关K3的第五端与第十四二极管组D14内第一二极管的阴极端连接；

编码开关K4的第一端、编码开关K4的第六端均与第四地址端口连接，编码开关K4的第二端与第二二极管组D2内第二二极管的阴极端连接，第二二极管组D2内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口连接；编码开关K4的第三端口与第六二极管组D6内第二二极管的阴极端连接，第六二极管组D6内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口连接；编码开关K4的第四端口与第十二极管组D10内第二二极管的阴极端连接，第十二极管组D10内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口连接，编码开关K4的第五端与第十四二极管组D14内第二二极管的阴极端连接，第十四二极管组D14内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口连接；

编码开关K5的第一端、编码开关K5的第六端均与第五地址端口连接，编码开关K5的第二端与第三二极管组D3内第一二极管的阴极端连接，编码开关K5的第三端与第七二极管组D7内第一二极管的阴极端连接，编码开关K5的第四端与第十一二极管组D11内第一二极管的阴极端连接，编码开关K5的第五端与第十五二极管组D15内第一二极管的阴极端连接；

编码开关K6的第一端、编码开关K6的第六端均与第六地址端口连接，编码开关K6的第二端与第三二极管组D3内第二二极管的阴极端连接，第三二极管组D3内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口连接；编码开关K6的第三端口与第七二极管组D7内第二二极管的阴极端连接，第七二极管组D7内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口连接；编码开关K6的第四端口与第十一二极管组D11内第二二极管的阴极端连接，第十一二极管组D11内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口连接，编码开关K6的第五端与第十五二极管组D15内第二二极管的阴极端连接，第十五二极管组D15内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口连接；

编码开关K7的第一端、编码开关K7的第六端均与第七地址端口连接，编码开关K7的第二端与第四二极管组D4内第一二极管的阴极端连接，编码开关K7的第三端与第八二极管组D8内第一二极管的阴极端连接，编码开关K7的第四端与第十二二极管组D12内第一二极管的阴极端连接，编码开关K7的第五端与第十六二极管组D16内第一二极管的阴极端连接；

编码开关K8的第一端、编码开关K8的第六端均与第八地址端口连接，编码开关K8的第二端与第四二极管组D4内第二二极管的阴极端连接，第四二极管组D4内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口连接；编码开关K8的第三端口与第八二极管组D8内第二二极管的阴极端连接，第八二极管组D8内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口连接；编码开关K8的第四端口与第十二二极管组D12内第二二极管的阴极端连接，第十二二极管组D12内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口连接，编码开关K8的第五端与第十六二极管组D16内第二二极管的阴极端连接，第十六二极管组D16内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口连接。

所述数据转换电路包括USB芯片U2以及与所述USB芯片U2连接的USB接口J1。

所述编码开关整定电路能向处理器内设定长延时电流整定参数、长延时时间整定参数、短延时电流整定参数、短延时时间整定参数、瞬时电流整定参数、N相整定参数、接地电流整定参数以及接地时间整定参数。

所述USB芯片U2采用型号为XR21V1410的芯片，USB芯片U2的VCC端与电压转换电路提供的3.3V电压相连，USB芯片U2的USBD+端、USB芯片U2的USBD-端与USB接口J1的D-端、D+端连接，且USB芯片U2的USBD+端、USBD-端通过静电保护二极管D22接地，USB接口J1的5V端与静电保护二极管D23接地，并与+5Vext电压连接，USB接口J1的G端接地；USB芯片U2的LOWPOWER端通过电阻R9与3.3V电压连接；

USB芯片U2的TXD端与三极管Q1的发射极端连接，三极管Q1的集电极端与电阻R7的一端连接，电阻R7的另一端与电阻R10的一端及电压+5Vext连接，电阻R10的另一端与三极管Q1的基极端、电容C9的一端及电阻R12的一端连接，电容C9的另一端及电阻R12的另一端接地。

所述电压转换电路包括电压芯片U6，所述电压芯片U6采用型号为SPX5205的芯片，电压芯片U6的Vin端及EN端均与+5Vext电压及电容C27的一端连接，电压芯片U6的GND端接地，电容C27的另一端接地；电压芯片U6的Vout端与电容C29的一端及电容C28的一端连接，电容C29的另一端及电容C28的另一端均接地。

本发明的优点：通过电流互感器能够对配电线路进行独立的实时检测，通过编码开关整定电路设定的保护参数，处理器能实现电流的四段保护。通过外置的通讯模块以及485转232模块实现与上位机的RS485通讯，支持现场运行状态的查看，保护参数及故障信息的查看，塑壳断路器的遥控分合闸；处理器通过数据转换电路实现与上位机间的USB连接通讯，连接方便，可以现场与电脑直接连接，实现即时通讯，进行运行状态、保护参数和故障记录的查看，便于现场的维护。处理器通过显示电路在发生故障时，通过故障指示灯直观的确定本次故障的类型，便于现场故障的分析及问题的排查。短路瞬时保护具有Icw档位，取断路器Icw值作为瞬动保护的设定值，短延时时间可设定为0.5S，结构紧凑，适应范围广，安全可靠。

附图说明

图1为本发明的结构框图。

图2为本发明编码开关整定电路的电路原理图。

图3为本发明显示电路的部分电路原理图。

图4为本发明数据转换电路中的电源部分电路原理图。

图5为本发明数据转换电路中的信号部分电路原理图。

图6为本发明数据转换电路中USB芯片与USB接口的连接电路原理图。

图7为本发明控制器的面板图。

附图标记说明：1-电流互感器、2-电源电路、3-信号处理电路、4-处理器、5-显示电路、6-编码开关整定电路、7-数据转换电路、8-执行电路、9-磁通、10-通讯模块、11-电源模块、12-485转232模块、13-三相电源、14-第一扫描端口、15-第二扫描端口、16-第三扫描端口、17-第四扫描端口、18-第一地址端口、19-第二地址端口、20-第三地址端口、21-第四地址端口、22-第五地址端口、23-第六地址端口、24-第七地址端口、25-第八地址端口、26-长延时电流整定旋钮、27-长延时时间整定旋钮、28-短延时电流整定旋钮、29-短延时时间整定旋钮、30-瞬时电流整定旋钮、31-N相整定旋钮、32-接地电流整定旋钮、33-接地时间整定旋钮、34-工作指示灯、35-负载指示灯、36-过载指示灯、37-短路指示灯及38-接地指示灯。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1所示：为了能实现现场运行状态、保护参数以及故障信息的查看，现场维护时即时通讯方便，本发明包括用于获取三相电源13电路中电流的电流互感器1，所述电流互感器1与用于将电流转换为电压信号的信号处理电路3连接；所述电流互感器1通过电源电路2与处理器4的电源端连接，以提供处理器4工作的电压；处理器4还与信号处理电路3连接，处理器4还与显示电路5、编码开关整定电路6、数据转换电路7以及执行电路8连接；通过编码开关整定电路6向处理器4内输入保护参数设定，处理器4将信号处理电路3输入的电压信号与保护参数相比较，当处理器4判断存在故障时，能通过显示电路5进行故障状态指示，且能通过执行电路8驱动磁通9执行脱扣动作，以断开电路；处理器4通过数据转换电路7能与上位机进行USB（Universal Serial Bus）通讯。

具体地，处理器4可以采用常用的微处理芯片，如单片机等，利用电流互感器1进行电路中电流的测量及能量装换，电流互感器1输出的信号经电源电路2转换为直流电源为装置提供工作电源；电流互感器1输出的信号经I-V转换后经信号处理电路3处理后输入至处理器4的AD输入口，处理器4对AD通道的信号进行采样并进行计算处理，计算出相应的运行电流。根据运行电流的大小，处理器4控制显示电路5进行指示灯状态的显示。处理器4采集编码开关整定电路6设定的保护参数，即根据编码开关的设定位置，确定各个保护的设定。当运行电流大于保护参数的设定值，延时时间达到保护时间的设定值，处理器4控制执行电路8执行脱扣，执行电路8驱动磁通9执行脱扣动作，磁通9推动断路器的机械顶杆使断路器分断，完成断开电路。

本发明实施例中，电源电路2、执行电路8以及磁通9均可以采用现有的电路结构及形式，磁通9驱动断路器分断时，断路器DW断开使得三相电源13与用电电路断开，即完成用电电路与三相电源13之间的断路。

所述处理器4与通讯模块10连接，通讯模块10与485转232模块12连接，485转232模块12能将上位机的232信号转换为485信号，并将所述转换后的485信号通过通讯模块10转换为TTL（Transistor-Transistor Logic）信号后输入至处理器4内。所述通讯模块10通过电源模块11与外部电源连接，且通讯模块10与处理器4的电源端连接，以提供处理器4的工作电压。

电源模块11从外部电源或控制电源电路取电，转换为低压直流电源为通讯模块10提供工作电源，通讯模块10为处理器4提供工作电源。上位机通过串口经485转232模块12将232信号转换为485信号，传输至通讯模块10，通讯模块10将485信号转换为TTL电平信号，传输至处理器4的Uart（Universal Asynchronous Receiver/Transmitter）端口，处理器4接收到正确的报文请求后，返回相应的报文至通讯模块10的Uart端口，通讯模块10将该报文转换为485信号传输至485转232模块12，485转232模块12将该报文转换为232信号传输至上位机的串口，再由上位机进行相应的处理。电源模块11以及通讯模块10均可以采用现有的电路结构，电源模块11以及通讯模块10均为本发明的智能控制器的外置模块，以便于智能控制器与上位机之间的485通讯。

进一步地，上位机可经过USB口与处理器4的USB接口，经过协议数据转换电路7由USB信号转换为处理器4可以识别的信号，进行数据的传输。本发明实施例中，处理器4通过通讯模块10、485转232模块12能实现与上位机的485通讯，支持现场运行状态的查看、保护参数以及故障信息的查看，以及塑壳断路器的遥控分合闸。与此同时，处理器4通过数据转换电路7能与上位机间实现USB连接的通讯，连接方便，也能实现现场运行状态的查看、保护参数以及故障信息的查看，以及塑壳断路器的遥控分合闸。

如图3所示，所述显示电路5包括发光二极管D17、发光二极管D18、发光二极管D19、发光二极管D20及发光二极管D21；发光二极管D17的阳极端通过电阻R2与处理器4连接，发光二极管D18的阳极端通过电阻R3与处理器4连接，发光二极管D19的阳极端通过电阻R4与处理器4连接，发光二极管D20的阳极端通过电阻R5与处理器4连接，发光二极管D21的阳极端通过电阻R6与处理器4连接，发光二极管D17的阴极端、发光二极管D18的阴极端、发光二极管D19的阴极端、发光二极管D20的阴极端以及发光二极管D21的阴极端均接地。

在具体实施时，通过发光二极管D17实现工作电源的指示，通过发光二极管D18实现预报警的指示，通过发光二极管D19实现长延时故障的指示，通过发光二极管D20实现短延时报警指示，通过发光二极管D21实现接地故障指示。上述发光二极管D17、发光二极管D18、发光二极管D19、发光二极管D20以及发光二极管D21的指示状态均通过处理器4的输出信号进行控制。显示电路5还可以根据需要设置其他状态的指示，如负载指示、过载指示，短路指示等。显示电路5还可以通过显示屏进行相关状态及信息的指示。

如图2所示，所述编码开关整定电路6包括编码开关K1、编码开关K2、编码开关K3、编码开关K4、编码开关K5、编码开关K6、编码开关K7以及编码开关K8；编码开关K1的第一端、编码开关K1的第六端均与第一地址端口18连接，编码开关K1的第二端与第一二极管组D1内第一二极管的阴极端连接，编码开关K1的第三端与第五二极管组D5内第一二极管的阴极端连接，编码开关K1的第四端与第九二极管组D9内第一二极管的阴极端连接，编码开关K1的第五端与第十三二极管组D13内第一二极管的阴极端连接；

编码开关K2的第一端、编码开关K2的第六端均与第二地址端口19连接，编码开关K2的第二端与第一二极管组D1内第二二极管的阴极端连接，第一二极管组D1内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口14连接；编码开关K2的第三端口与第五二极管组D5内第二二极管的阴极端连接，第五二极管组D5内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口15连接；编码开关K2的第四端口与第九二极管组D9内第二二极管的阴极端连接，第九二极管组D9内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口16连接，编码开关K2的第五端与第十三二极管组D13内第二二极管的阴极端连接，第十三二极管组D13内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口17连接；

编码开关K3的第一端、编码开关K3的第六端均与第三地址端口20连接，编码开关K3的第二端与第二二极管组D2内第一二极管的阴极端连接，编码开关K3的第三端与第六二极管组D6内第一二极管的阴极端连接，编码开关K3的第四端与第十二极管组D10内第一二极管的阴极端连接，编码开关K3的第五端与第十四二极管组D14内第一二极管的阴极端连接；

编码开关K4的第一端、编码开关K4的第六端均与第四地址端口21连接，编码开关K4的第二端与第二二极管组D2内第二二极管的阴极端连接，第二二极管组D2内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口14连接；编码开关K4的第三端口与第六二极管组D6内第二二极管的阴极端连接，第六二极管组D6内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口15连接；编码开关K4的第四端口与第十二极管组D10内第二二极管的阴极端连接，第十二极管组D10内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口16连接，编码开关K4的第五端与第十四二极管组D14内第二二极管的阴极端连接，第十四二极管组D14内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口17连接；

编码开关K5的第一端、编码开关K5的第六端均与第五地址端口22连接，编码开关K5的第二端与第三二极管组D3内第一二极管的阴极端连接，编码开关K5的第三端与第七二极管组D7内第一二极管的阴极端连接，编码开关K5的第四端与第十一二极管组D11内第一二极管的阴极端连接，编码开关K5的第五端与第十五二极管组D15内第一二极管的阴极端连接；

编码开关K6的第一端、编码开关K6的第六端均与第六地址端口23连接，编码开关K6的第二端与第三二极管组D3内第二二极管的阴极端连接，第三二极管组D3内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口14连接；编码开关K6的第三端口与第七二极管组D7内第二二极管的阴极端连接，第七二极管组D7内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口15连接；编码开关K6的第四端口与第十一二极管组D11内第二二极管的阴极端连接，第十一二极管组D11内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口16连接，编码开关K6的第五端与第十五二极管组D15内第二二极管的阴极端连接，第十五二极管组D15内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口17连接；

编码开关K7的第一端、编码开关K7的第六端均与第七地址端口24连接，编码开关K7的第二端与第四二极管组D4内第一二极管的阴极端连接，编码开关K7的第三端与第八二极管组D8内第一二极管的阴极端连接，编码开关K7的第四端与第十二二极管组D12内第一二极管的阴极端连接，编码开关K7的第五端与第十六二极管组D16内第一二极管的阴极端连接；

编码开关K8的第一端、编码开关K8的第六端均与第八地址端口25连接，编码开关K8的第二端与第四二极管组D4内第二二极管的阴极端连接，第四二极管组D4内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口14连接；编码开关K8的第三端口与第八二极管组D8内第二二极管的阴极端连接，第八二极管组D8内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口15连接；编码开关K8的第四端口与第十二二极管组D12内第二二极管的阴极端连接，第十二二极管组D12内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口16连接，编码开关K8的第五端与第十六二极管组D16内第二二极管的阴极端连接，第十六二极管组D16内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口17连接。

本发明实施例中，第一扫描端口14、第二扫描端口15、第三扫描端口16及第四扫描端口17均与处理器4的输入端连接，同时，第一地址端口18、第二地址端口19、第三地址端口20、第四地址端口21、第五地址端口22、第六地址端口23、第七地址端口24以及第八地址端口25也与处理器4的输入端连接，处理器4通过对上述扫描端口以及地址端口的信号输入来确定编码开关整定电路6中进行保护参数的设定。上述二极管组内包含两个二极管，其中，二极管组内的两个二极管的阳极端相互连接，两个二极管的阴极端分别与相应编码开关的端口连接。

本发明实施例中，所述编码开关整定电路6能向处理器4内设定长延时电流整定参数、长延时时间整定参数、短延时电流整定参数、短延时时间整定参数、瞬时电流整定参数、N相整定参数、接地电流整定参数以及接地时间整定参数。

如图7所示，为了能够方便进行上述保护参数的设定，在智能控制器的操作面板上设置长延时电流整定旋钮26、长延时时间整定旋钮27、短延时电流整定旋钮28、短延时时间整定旋钮29、瞬时电流整定旋钮30、N相整定旋钮31、接地电流整定旋钮32以及接地时间整定旋钮33，上述整定旋钮与上述编码开关呈一对一对应分布。

在具体实施时，通过长延时电流整定旋钮26以及对应的编码开关，能向处理器4内进行长延时保护电流的设定，其中，长延时电流整定旋钮26的档位有：0.4In、0.5In、0.6In、0.7In、0.8In、0.9In、1.0In、OFF。本发明实施例中，In表示额定电流，通过长延时时间整定旋钮27以及对应的编码开关能向处理器4内进行长延时保护时间的设定，长延时时间整定旋钮27的档位有：热记忆打开：5S、10S、20S、30S；热记忆关闭：5S、10S、20S、30S。

通过短延时电流整定旋钮28以及对应的编码开关能向处理器4内进行短延时保护电流的设定，短延时电流整定旋钮28的档位有：1.5Ir、2Ir、3Ir、4Ir、5Ir、6Ir、8Ir、10Ir。本发明实施例中，Ir与上述长延时电流整定旋钮26选定长延时电流相关，1.5Ir表示短延时电流为选定长延时电流的1.5倍。通过短延时时间整定旋钮29及对应的编码开关能向处理器4内进行短延时保护时间的设定，短延时时间整定旋钮29的档位有：定时限：0、0.1S、0.3S、0.5S；反时限：0.01S、0.1S、0.3S、0.5S。

通过瞬时电流整定旋钮30以及对应的编码开关能向处理器4内进行瞬时保护电流的设定，瞬时电流整定旋钮30的档位有：2In、4In、6In、8In、10In、12In、Icw。当瞬时电流整定旋钮30处于Icw档位时，表示控制器对瞬时保护一直存在，不再出现大电流短路关闭的状态，实现断路器保护的可靠性。本发明实施例中，短延时时间可以设定为0.5S，实现短路延时保护选择保护更大地余地，即能延时时间可以设定到0.5S。

通过N相整定旋钮31以及对应的编码开关能向处理器4内进行N相设定，N相整定旋钮31的档位有：OFF、50%、100%。

通过接地电流整定旋钮32以及对应的编码开关能向处理器4内进行接地保护电流的设定，接地电流整定旋钮32的档位有：0.2In、0.3In、0.4In、0.5In、0.6In、0.7In、0.8In、1.0In、OFF。通过接地时间整定旋钮33以及对应的编码开关能向处理器4内进行接地保护时间的设定，接地时间整定旋钮33的档位有：0.1S、0.2S、0.5S、1.0S。

进一步地，本发明控制的面板上还有工作指示灯34、负载指示灯35、过载指示灯36、短路指示灯37以及接地指示灯38，通过工作指示灯45在正常工作时进行点亮指示。通过负载指示灯35进行指示状态的转换，运行电流小于等于0.9Ir时，该指示灯不亮；运行电流大于0.9Ir且小于等于1.05Ir时，该指示灯恒亮；运行电流大于1.05Ir时，该指示灯闪亮。通过过载指示灯36在发生过载故障时，该指示灯点亮。通过短路指示灯37在发生短路故障（短路短延时或者短路瞬时）时，该指示灯点亮。通过接地指示灯38在发生接地故障时，该指示灯点亮。

如图5和图6所示，所述数据转换电路7包括USB芯片U2以及与所述USB芯片U2连接的USB接口J1。所述USB芯片U2选用型号为XR21V1410的芯片，USB芯片U2的VCC端与3.3V电压相连，USB芯片U2的USBD+端、USB芯片U2的USBD-端与USB接口J1的D-端、D+端连接，且USB芯片U2的USBD+端、USBD-端通过静电保护二极管D22接地，USB接口J1的5V端与静电保护二极管D23接地，并与+5Vext电压连接，USB接口J1的G端接地。USB芯片U2的LOWPOWER端通过电阻R9与3.3V电压连接。USB芯片U2的TXD端与三极管Q1的发射极端连接，三极管Q1的集电极端与电阻R7的一端连接，电阻R7的另一端与电阻R10的一端及电压+5Vext连接，电阻R10的另一端与三极管Q1的基极端、电容C9的一端及电阻R12的一端连接，电容C9的另一端及电阻R12的另一端接地。在具体实施时，三极管Q1的集电极端与处理器4连接。

如图4所示，上述+5Vext电压由上位机提供，为了能够提供USB芯片U2所需的3.3V电压，需要进行电压转换。电压转换包括电压芯片U6，所述电压芯片U6选用型号为SPX5205的芯片，电压芯片U6的Vin端及EN端均与+5Vext电压及电容C27的一端连接，电压芯片U6的GND端接地，电容C27的另一端接地。电压芯片U6的Vout端与电容C29的一端及电容C28的一端连接，电容C29的另一端及电容C28的另一端均接地，电压芯片U6的Vout端与电容C29、电容C28的连接节点得到USB芯片U2所需的3.3V电压。

综上，本发明实施例中，处理器4实现的电流四段保护，所述四段保护分别为过载长延时保护、短路短延时保护、短路瞬时保护和接地保护功能，其中，

过载长延时保护：保护动作时间随着电流的大小而变化，电流大保护动作时间短；电流小保护动作时间长，电流和时间的关系按设定的保护动作特性曲线的。

短路短延时保护：保护动作时间分定时限与反时限，反时限保护过程与过载长延时保护类似，定时限保护是当电流超过整定值，经过设定的延时时间才动作，短路短延时也是一种过电流保护，但能起到防止越级跳闸的功能。

短路瞬时保护：故障电流超过整定值时，立即发出脱扣信号，使断路器跳闸，短路瞬时是一种短路保护。其中在Icw档位时是一种特殊的保护方式，提高了产品的可靠性，不需要对有效值进行比较，而是采用即采即比的方式，一旦发现某几个采样点连续超过规定的门槛，立即让系统发出脱扣信号，使断路器跳闸，以防止过大的短路电流对系统设备造成破坏。

接地保护：用于单相金属性对地短路保护，当电工设备因绝缘损坏或意外情况而使金属外壳带电时，形成相线对中性线的单相短路，立即发出脱扣信号，使断路器跳闸，接地保护是一种漏电保护。

智能控制器保护整定值设置极为方便，可根据用户的要求，在现场进行整定及参数调整。各保护功能的动作电流和动作时间值由编码器预先设置，并将这些数值输送给微处理器单元的内部存储器存储起来。当主回路发生各种故障时，如故障电流达到或超过设定值时，处理器4经过运算判断比较后输给驱动电路一个动作信号，使断路器跳闸切断故障电路，从而保护系统的正常运行。

本发明通过电流互感器1能够对配电线路进行独立的实时检测，通过编码开关整定电路6设定的保护参数，处理器4能实现电流的四段保护。通过外置的通讯模块10以及485转232模块实现与上位机的RS485通讯，支持现场运行状态的查看，保护参数及故障信息的查看，塑壳断路器的遥控分合闸；处理器4通过数据转换电路7实现与上位机间的USB连接通讯，连接方便，可以现场与电脑直接连接，实现即时通讯，进行运行状态、保护参数和故障记录的查看，便于现场的维护。处理器4通过显示电路5在发生故障时，通过故障指示灯直观的确定本次故障的类型，便于现场故障的分析及问题的排查。

Claims (9)

1.一种可通讯塑壳断路器的智能控制器，包括用于获取三相电源（13）电路中电流的电流互感器（1），所述电流互感器（1）与用于将电流转换为电压信号的信号处理电路（3）连接；其特征是：所述电流互感器（1）通过电源电路（2）与处理器（4）的电源端连接，以提供处理器（4）工作的电压；处理器（4）还与信号处理电路（3）连接，处理器（4）还与显示电路（5）、编码开关整定电路（6）、数据转换电路（7）以及执行电路（8）连接；通过编码开关整定电路（6）向处理器（4）内输入保护参数设定，处理器（4）将信号处理电路（3）输入的电压信号与保护参数相比较，当处理器（4）判断存在故障时，能通过显示电路（5）进行故障状态指示，且能通过执行电路（8）驱动磁通（9）执行脱扣动作，以断开电路；处理器（4）通过数据转换电路（7）能与上位机进行USB通讯。

2.根据权利要求1所述的可通讯塑壳断路器的智能控制器，其特征是：所述处理器（4）与通讯模块（10）连接，通讯模块（10）与485转232模块（12）连接，485转232模块（12）能将上位机的232信号转换为485信号，并将所述转换后的485信号通过通讯模块（10）转换为TTL信号后输入至处理器（4）内。

3.根据权利要求2所述的可通讯塑壳断路器的智能控制器，其特征是：所述通讯模块（10）通过电源模块（11）与外部电源连接，且通讯模块（10）与处理器（4）的电源端连接，以提供处理器（4）的工作电压。

4.根据权利要求1所述的可通讯塑壳断路器的智能控制器，其特征是：所述显示电路（5）包括发光二极管D17、发光二极管D18、发光二极管D19、发光二极管D20及发光二极管D21；发光二极管D17的阳极端通过电阻R2与处理器（4）连接，发光二极管D18的阳极端通过电阻R3与处理器（4）连接，发光二极管D19的阳极端通过电阻R4与处理器（4）连接，发光二极管D20的阳极端通过电阻R5与处理器（4）连接，发光二极管D21的阳极端通过电阻R6与处理器（4）连接，发光二极管D17的阴极端、发光二极管D18的阴极端、发光二极管D19的阴极端、发光二极管D20的阴极端以及发光二极管D21的阴极端均接地。

5.根据权利要求1所述的可通讯塑壳断路器的智能控制器，其特征是：所述编码开关整定电路（6）包括编码开关K1、编码开关K2、编码开关K3、编码开关K4、编码开关K5、编码开关K6、编码开关K7以及编码开关K8；编码开关K1的第一端、编码开关K1的第六端均与第一地址端口（18）连接，编码开关K1的第二端与第一二极管组D1内第一二极管的阴极端连接，编码开关K1的第三端与第五二极管组D5内第一二极管的阴极端连接，编码开关K1的第四端与第九二极管组D9内第一二极管的阴极端连接，编码开关K1的第五端与第十三二极管组D13内第一二极管的阴极端连接；

编码开关K2的第一端、编码开关K2的第六端均与第二地址端口（19）连接，编码开关K2的第二端与第一二极管组D1内第二二极管的阴极端连接，第一二极管组D1内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口（14）连接；编码开关K2的第三端口与第五二极管组D5内第二二极管的阴极端连接，第五二极管组D5内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口（15）连接；编码开关K2的第四端口与第九二极管组D9内第二二极管的阴极端连接，第九二极管组D9内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口（16）连接，编码开关K2的第五端与第十三二极管组D13内第二二极管的阴极端连接，第十三二极管组D13内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口（17）连接；

编码开关K3的第一端、编码开关K3的第六端均与第三地址端口（20）连接，编码开关K3的第二端与第二二极管组D2内第一二极管的阴极端连接，编码开关K3的第三端与第六二极管组D6内第一二极管的阴极端连接，编码开关K3的第四端与第十二极管组D10内第一二极管的阴极端连接，编码开关K3的第五端与第十四二极管组D14内第一二极管的阴极端连接；

编码开关K4的第一端、编码开关K4的第六端均与第四地址端口（21）连接，编码开关K4的第二端与第二二极管组D2内第二二极管的阴极端连接，第二二极管组D2内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口（14）连接；编码开关K4的第三端口与第六二极管组D6内第二二极管的阴极端连接，第六二极管组D6内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口（15）连接；编码开关K4的第四端口与第十二极管组D10内第二二极管的阴极端连接，第十二极管组D10内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口（16）连接，编码开关K4的第五端与第十四二极管组D14内第二二极管的阴极端连接，第十四二极管组D14内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口（17）连接；

编码开关K5的第一端、编码开关K5的第六端均与第五地址端口（22）连接，编码开关K5的第二端与第三二极管组D3内第一二极管的阴极端连接，编码开关K5的第三端与第七二极管组D7内第一二极管的阴极端连接，编码开关K5的第四端与第十一二极管组D11内第一二极管的阴极端连接，编码开关K5的第五端与第十五二极管组D15内第一二极管的阴极端连接；

编码开关K6的第一端、编码开关K6的第六端均与第六地址端口（23）连接，编码开关K6的第二端与第三二极管组D3内第二二极管的阴极端连接，第三二极管组D3内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口（14）连接；编码开关K6的第三端口与第七二极管组D7内第二二极管的阴极端连接，第七二极管组D7内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口（15）连接；编码开关K6的第四端口与第十一二极管组D11内第二二极管的阴极端连接，第十一二极管组D11内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口（16）连接，编码开关K6的第五端与第十五二极管组D15内第二二极管的阴极端连接，第十五二极管组D15内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口（17）连接；

编码开关K7的第一端、编码开关K7的第六端均与第七地址端口（24）连接，编码开关K7的第二端与第四二极管组D4内第一二极管的阴极端连接，编码开关K7的第三端与第八二极管组D8内第一二极管的阴极端连接，编码开关K7的第四端与第十二二极管组D12内第一二极管的阴极端连接，编码开关K7的第五端与第十六二极管组D16内第一二极管的阴极端连接；

编码开关K8的第一端、编码开关K8的第六端均与第八地址端口（25）连接，编码开关K8的第二端与第四二极管组D4内第二二极管的阴极端连接，第四二极管组D4内第一二极管的阳极端、第二二极管的阳极端均与第一扫描端口（14）连接；编码开关K8的第三端口与第八二极管组D8内第二二极管的阴极端连接，第八二极管组D8内第一二极管的阳极端、第二二极管的阳极端均与第二扫描端口（15）连接；编码开关K8的第四端口与第十二二极管组D12内第二二极管的阴极端连接，第十二二极管组D12内第一二极管的阳极端、第二二极管的阳极端均与第三扫描端口（16）连接，编码开关K8的第五端与第十六二极管组D16内第二二极管的阴极端连接，第十六二极管组D16内第一二极管的阳极端、第二二极管的阳极端均与第四扫描端口（17）连接。

6.根据权利要求1所述的可通讯塑壳断路器的智能控制器，其特征是：所述数据转换电路（7）包括USB芯片U2以及与所述USB芯片U2连接的USB接口J1。

7.根据权利要求1所述的可通讯塑壳断路器的智能控制器，其特征是：所述编码开关整定电路（6）能向处理器（4）内设定长延时电流整定参数、长延时时间整定参数、短延时电流整定参数、短延时时间整定参数、瞬时电流整定参数、N相整定参数、接地电流整定参数以及接地时间整定参数。

8.根据权利要求6所述的可通讯塑壳断路器的智能控制器，其特征是：所述USB芯片U2采用型号为XR21V1410的芯片，USB芯片U2的VCC端与电压转换电路提供的3.3V电压相连，USB芯片U2的USBD+端、USB芯片U2的USBD-端与USB接口J1的D-端、D+端连接，且USB芯片U2的USBD+端、USBD-端通过静电保护二极管D22接地，USB接口J1的5V端与静电保护二极管D23接地，并与+5Vext电压连接，USB接口J1的G端接地；USB芯片U2的LOWPOWER端通过电阻R9与3.3V电压连接；

USB芯片U2的TXD端与三极管Q1的发射极端连接，三极管Q1的集电极端与电阻R7的一端连接，电阻R7的另一端与电阻R10的一端及电压+5Vext连接，电阻R10的另一端与三极管Q1的基极端、电容C9的一端及电阻R12的一端连接，电容C9的另一端及电阻R12的另一端接地。

9.根据权利要求8所述的可通讯塑壳断路器的智能控制器，其特征是：所述电压转换电路包括电压芯片U6，所述电压芯片U6采用型号为SPX5205的芯片，电压芯片U6的Vin端及EN端均与+5Vext电压及电容C27的一端连接，电压芯片U6的GND端接地，电容C27的另一端接地；电压芯片U6的Vout端与电容C29的一端及电容C28的一端连接，电容C29的另一端及电容C28的另一端均接地。