CN103955355B - 一种应用于非易失处理器中的分段并行压缩方法及系统 - Google Patents
一种应用于非易失处理器中的分段并行压缩方法及系统 Download PDFInfo
- Publication number
- CN103955355B CN103955355B CN201310086340.6A CN201310086340A CN103955355B CN 103955355 B CN103955355 B CN 103955355B CN 201310086340 A CN201310086340 A CN 201310086340A CN 103955355 B CN103955355 B CN 103955355B
- Authority
- CN
- China
- Prior art keywords
- segmentation
- compression
- line
- mode bit
- algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000011218 segmentation Effects 0.000 title claims abstract description 209
- 238000007906 compression Methods 0.000 title claims abstract description 184
- 230000006835 compression Effects 0.000 title claims abstract description 182
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000013461 design Methods 0.000 claims abstract description 11
- 238000004088 simulation Methods 0.000 claims description 4
- 238000012935 Averaging Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005059 dormancy Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009182 swimming Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种应用于非易失处理器中的分段并行压缩方法及系统，涉及低功耗处理器领域。所述方法包括：S1、确定非易失处理器中分段易失存储单元的状态位应划分的分段数；S2、编写离线/在线混合算法，用离线分段算法对各状态位分段进行压缩仿真得到各分段平均压缩时间相等的划分，以及平均压缩时间和各分段压缩时间标准差；S3、根据状态位分段数和离线分段算法所得到的各分段长度设计非易失处理器；S4、连接各状态位分段与并行压缩单元中的相应压缩模块，用在线控制算法对压缩时间标准差较大的各状态位分段进行动态负载平衡，完成压缩备份。所述系统包括易失处理逻辑单元、分段易失存储单元、并行压缩单元和分段非易失存储单元。
Description
技术领域
本发明涉及低功耗处理器设计领域，尤其涉及一种应用于非易失处理器中的分段并行压缩方法及系统。
背景技术
近年来，随着微处理器和低功耗领域的发展，非易失处理器(Nonvolatile Processor)受到越来越多的关注。非易失处理器是将传统处理器中寄存器及以上级别存储单元全部替换为非易失存储单元的新型处理器，它具备零待机、高速休眠与唤醒、间断供电条件下连续工作等传统处理器不具备的特点，在低功耗嵌入式领域有着传统处理器不可比拟的优势。
常见的非易失处理器采用全替换技术，实现方式是将所有的系统寄存器全部替换为非易失寄存器，可以进行寄存器级别并行化的备份，但是这种技术会使得芯片面积大幅增加。并行化阈值游程压缩(Parallel Run-Length Codec，PRLC)架构是一种利用比较和压缩来减少备份量从而减小非易失处理器芯片面积增长的技术。由于系统状态在某一特定应用程序下仅有少部分状态位变化，通过与参考向量异或运算后可以产生大量0状态位，通过游程编码压缩可以大大减小待备份的状态位个数，减少了非易失寄存器个数，从而相比于采用全替换技术的非易失处理器减小了芯片的面积。
本发明提出了一种分段并行压缩架构(Segment-based ParallelCompression，SPaC)，即，将系统寄存器状态位分为多段后进行并行压缩备份。这种架构能够在性能和面积中寻求一个平衡点以满足设计者的相应约束。同时为了提高整体性能，本发明设计了一种离线与在线混合的算法来平衡各段的压缩时间。
发明内容
(一)技术问题
本发明提供一种应用于非易失处理器中的并行压缩系统及方法，解决以下技术问题：常用的全替换技术虽然具有很快的备份与恢复速度，但是由于非易失寄存器的面积比普通寄存器大很多，所以使得非易失处理器芯片总面积增加；PRLC架构通过比较与压缩减少备份所需的非易失寄存器数目，从而减小了非易失处理器芯片面积，但是压缩与解压缩过程使得其备份和恢复速度相比全替换技术大幅下降，本发明提供一种同时满足非易失处理器芯片面积和压缩时间性能约束的分段并行压缩的技术方案。
(二)技术方案
为解决上述技术问题，本发明提供了一种应用于非易失处理器中的分段并行压缩方法，包括以下步骤：
S1、根据非易失处理器芯片的设计面积与速度指标以及面向实际应用程序进行仿真得到的寄存器状态位仿真结果，确定非易失处理器中分段易失存储单元应划分的分段数，其中，面向实际应用程序进行仿真得到的寄存器状态位存储于分段非易失处理器的易失存储单元中；
S2、编写离线/在线混合算法，利用离线/在线混合算法中的离线分段算法对分段易失存储单元中的各状态位分段进行压缩仿真，利用压缩仿真结果确定各状态位分段的长度和压缩后的长度，以及各状态位分段的平均压缩时间、压缩时间标准差和压缩后长度；
所述步骤S2具体为：
S21、编写离线/在线混合算法，包括离线分段算法和在线控制算法；
S22、利用离线分段算法对已分段的状态位进行压缩仿真，采用迭代方式得到使各状态位分段的平均压缩时间相等的划分，利用压缩仿真结果确定各状态位分段的长度以及压缩后的长度，其中每次迭代对具有最长压缩时间的状态位分段长度减小一定步长，对具有最短压缩时间的状态位分段长度增加一定步长，步长由各状态位分段的压缩时间标准差决定，同时计算各状态位分段的平均压缩时间和压缩时间标准差。
S3、根据非易失处理器中分段易失存储单元的寄存器状态位的分段数以及由离线算法得到的各状态位长度设计非易失处理器的并行压缩单元和分段非易失存储单元，其中，并行压缩单元中压缩模块的个数与步骤S1得到的分段数相等，分段非易失存储单元的分段数与步骤S1得到的分段数相等，其各段长度与离线分段算法所得到的压缩后长度相等；
S4、将分段易失存储单元中的各状态位分段与并行压缩单元中的相应压缩模块连接，利用离线/在线混合算法中的在线控制算法平衡由离线分段算法得到的各分段的平均压缩时间，然后进行压缩，并将压缩完毕的分段存入处理器的分段非易失存储单元，完成压缩备份过程。
所述步骤S4具体为：
S41、根据离线/在线混合算法中离线分段算法得到的各状态位分段的压缩时间标准差，将所述标准差小于某一阈值的分段与并行压缩单元中的相应压缩模块直连，将所述标准差大于或等于所述阈值的分段通过MUX与并行压缩单元中的所有压缩模块互连；
S42、利用并行压缩单元的压缩模块对各状态位分段进行压缩，将并行压缩单元各压缩模块的压缩完成情况信息输入在线算法控制器，由在线算法控制器输出各压缩模块前的MUX选择信号，确定各压缩模块的输入选择，控制先压缩完成的状态位分段所对应的压缩模块用于压缩其他未压缩完成的状态位分段；
S43、将并行压缩单元压缩完成的系统寄存器状态位分段存入非易失存储单元，完成压缩备份。
所述离线/在线混合算法包括离线分段算法和在线控制算法，其中，离线分段算法用于对分段易失存储单元中已分段的系统寄存器状态位进行压缩仿真，平衡各段平均压缩时间，具体步骤如下：
步骤a、利用对分段易失存储单元中已分段的状态位的压缩仿真确定各状态位分段的平均压缩时间及压缩时间标准差；
步骤b、采用迭代方式得到各状态位分段的最终平均压缩时间，其中每次迭代对具有最长压缩时间的状态位分段长度减小一定步长，对具有最短压缩时间的状态位分段长度增加一定步长，步长由各分段的压缩时间标准差决定；
所述在线分段算法用于对压缩时间标准差较大的分段进行动态负载平衡，具体步骤如下：
步骤a、利用并行压缩单元的各个压缩模块的压缩完成情况确定各压缩模块的输入选择；
步骤b、通过MUX选择复用已完成压缩的分段所连接的压缩模块，将先压缩完成的状态位分段所对应的压缩模块用于压缩其他未压缩完成的状态位分段，提高压缩模块利用率，从而动态平衡各段压缩时间。
本发明还提供了一种应用于非易失处理器中的分段并行压缩系统，包括易失处理逻辑单元、分段易失存储单元、并行压缩单元和分段非易失存储单元。
所述易失处理逻辑单元，即处理器的运算和控制逻辑部分，用于控制处理器中的分段并行压缩操作。
所述分段易失存储单元，即易失型处理器中的存储寄存器部分，包括用离线分段算法分段的易失寄存器，与并行压缩单元连接。
所述并行压缩单元，包括压缩模块、多路选择器MUX和用于动态调整各状态位分段的在线算法控制器，该并行压缩单元分别与分段易失存储单元和分段非易失存储单元连接；
所述压缩模块用于压缩对应的分段易失存储单元中的状态位分段；所述多路选择器MUX，其输入端与分段易失存储单元中压缩时间标准差较大的状态位分段连接，输出端与并行压缩单元中所有压缩模块互连；所述在线算法控制器输入端与并行压缩单元的所有压缩模块连接，其输出端与MUX连接，用于检测压缩模块的压缩完成情况、控制先压缩完成的状态位分段所对应的压缩模块用于压缩其他未压缩完成的分段。
所述分段非易失存储单元，包括由分段易失存储单元分段数确定的非易失寄存器，与并行压缩单元连接，用于存储已经压缩完成的状态位分段。
(三)有益效果
与传统全替换技术和PRLC技术相比，SPaC架构综合了二者各自的优点，能够在非易失处理器芯片面积和压缩时间性能中寻求一个平衡点以满足设计者的相应约束。同时，相比于平均分段、只采用离线分段算法，采用离线/在线混合算法在同样的非易失处理器芯片面积约束下能达到最快的整体备份与恢复速度。实验结果显示，SPaC架构能够提供一种比全替换技术的非易失处理器芯片面积减少16％，同时比采用PRLC架构的非易失处理器速度提高83％的设计方案。
附图说明
图1是本发明提出的应用于非易失处理器中的分段并行压缩系统结构图；
图2是本发明提出的应用于非易失处理器中的分段并行压缩流程图；
图3是本发明提出的在非易失处理器中采用分段并行压缩架构时处理器芯片面积随着分段数增加的变化趋势；
图4是本发明提出的在非易失处理器中采用分段并行压缩架构时压缩时间随着分段数增加的变化曲线；
图5是本发明提出的在非易失处理器中采用分段并行压缩架构时用到的的离线/在线混合算法的硬件结构示意图；
图6是本发明提出的在非易失处理器中采用分段并行压缩架构并分别采用平均划分、离线算法和离/在线混合算法时的压缩时间比较图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1是本发明提出的应用于非易失处理器中的分段并行压缩系统结构图，包括易失处理逻辑单元、分段易失存储单元、并行压缩单元和分段非易失存储单元。
易失处理逻辑单元，即处理器的运算和控制逻辑部分，用于控制处理器中的分段并行压缩操作。
所述分段易失存储单元，即易失型处理器中的存储寄存器部分，包括用离线分段算法分段的易失寄存器，与并行压缩单元连接。
所述并行压缩单元，包括压缩模块、多路选择器MUX和用于动态调整各状态位分段的在线算法控制器，该并行压缩单元分别与分段易失存储单元和分段非易失存储单元连接；
所述压缩模块用于压缩对应的分段易失存储单元中的状态位分段；所述多路选择器MUX，其输入端与分段易失存储单元中压缩时间标准差较大的状态位分段连接，输出端与并行压缩单元中所有压缩模块互连；所述在线算法控制器输入端与并行压缩单元的所有压缩模块连接，其输出端与MUX连接，用于检测压缩模块的压缩完成情况、控制先压缩完成的状态位分段所对应的压缩模块用于压缩其他未压缩完成的分段。
所述分段非易失存储单元，包括由分段易失存储单元分段数确定的非易失寄存器，与并行压缩单元连接，用于存储已经压缩完成的状态位分段。
图2是本发明提出的应用于非易失处理器中的分段并行压缩流程图，包括以下步骤：
S1、根据非易失处理器芯片的设计面积与速度指标以及面向实际应用程序进行仿真得到的寄存器状态位仿真结果，确定非易失处理器中分段易失存储单元应划分的分段数，其中，面向实际应用程序进行仿真得到的寄存器状态位存储于分段非易失处理器的易失存储单元中。
在已知处理器设计面积和压缩时间性能约束的情况下，通过对已知应用程序的分析仿真得到不同分段下的面积与压缩时间，分别如图3、图4所示。图3是本发明提出的在非易失处理器中采用分段并行压缩架构时处理器芯片面积随着分段数增加的变化趋势。由图3可以看出，非易失处理器的芯片面积随着系统寄存器状态位分段数的增大而增大。图4是本发明提出的在非易失处理器中采用分段并行压缩架构时压缩时间随着分段数增加的变化曲线，可以看出，压缩时间随着分段数的增加而变短。通过仿真得到芯片面积和压缩时间随着分段数增加的变化曲线后，根据实际的处理器芯片面积和压缩时间性能约束选择满足约束的分段数即可，可能有多个分段数满足所述约束，选择一个最合适的分段数，此实施例中选择满足约束的最小分段数，以便于后续在线控制算法平衡并行压缩模块中压缩模块的负载。
S2、编写离线/在线混合算法，包括离线分段算法和在线控制算法，利用离线分段算法对已分段的状态位进行压缩仿真，采用迭代方式得到使各状态位分段的平均压缩时间相等的划分，利用压缩仿真结果确定各状态位分段的长度以及压缩后的长度，其中每次迭代对具有最长压缩时间的状态位分段长度减小一定步长，对具有最短压缩时间的状态位分段长度增加一定步长，步长由各状态位分段的压缩时间标准差决定，同时计算各状态位分段的平均压缩时间和压缩时间标准差。
离线分段算法通过改变各分段的长度来平衡压缩时间。设系统寄存器状态位向量为V，需要划分为M个分段。最简单的方式是平均划分，但是这样会由于各分段的平均压缩时间不同而导致较大差异。本发明提出的离线算法通过迭代的方式，不断增加平均压缩时间短的分段的长度和减小平均压缩时间长的分段的长度来寻找一个使各段平均压缩时间相等的划分方案。离线分段算法如下所示：
S3、根据非易失处理器中分段易失存储单元的寄存器状态位的分段数以及由离线算法得到的各状态位长度设计非易失处理器的并行压缩单元和分段非易失存储单元，其中，并行压缩单元中压缩模块的个数与步骤S1得到的分段数相等，分段非易失存储单元的分段数与步骤S1得到的分段数相等，其各段长度与离线分段算法所得到的压缩后长度相等；
S4、根据离线/在线混合算法中离线分段算法得到的各状态位分段的压缩时间标准差，将所述标准差小于阈值Sth的分段1～分段k与并行压缩单元中的相应压缩模块直连，将所述标准差大于或等于阈值Sth的分段k+1～分段M通过MUX与并行压缩单元中的所有压缩模块互连；利用并行压缩单元的压缩模块对各状态位分段进行压缩，将并行压缩单元各压缩模块的压缩完成情况信息输入在线算法控制器，由在线算法控制器输出各压缩模块前的MUX选择信号，确定各压缩模块的输入选择，控制先压缩完成的状态位分段所对应的压缩模块用于压缩其他未压缩完成的状态位分段；将并行压缩单元压缩完成的系统寄存器状态位存入分段非易失存储单元，完成压缩备份。
虽然在离线算法中得到了使得各段平均压缩时间相等的划分，但在每一次具体的压缩过程中，各分段的实际压缩时间并不完全等于离线算法中所得到的平均压缩时间，这时可以利用在线控制算法对压缩时间标准差较大的分段进行动态负载平衡。随着压缩过程的进行，一定会有某一分段先完成压缩，在线算法控制器可以检测到压缩完成信号，采用在线控制算法将先压缩完成的分段所对应的压缩模块用于压缩其他未压缩完成的分段，从而动态地平衡了各压缩模块的负载，提高了并行压缩单元的利用率。本发明提出的在非易失处理器中采用分段并行压缩架构时用到的的离线/在线混合算法的硬件结构示意图如图5所示。
在线算法控制器同时检测所有压缩模块，每个压缩模块的压缩完成信号Ci输入到在线算法控制器中，在线算法控制经过输出MUX选择信号SLi。在线控制算法过程如下所示：
图6是本发明提出的在非易失处理器中采用分段并行压缩架构并分别采用平均划分、离线分段算法和离/在线混合算法时的压缩时间比较图，E1～E5表示平均划分，Off1～Off5表示仅采用离线分段算法，Hyb1～Hyb5表示采用离线/在线混合算法。从图6的实验结果来看，仅采用离线分段算法而不用在线控制算法处理后的各分段平均压缩时间近似相等，达到了从平均意义上平衡各段压缩时间来提高整体压缩速度的目的，但是压缩时间标准差STD较大。而在采用离线/在线混合算法后各分段的压缩时间标准差明显减小，最长的平均压缩时间缩短，压缩速度变快，从而改善了整体性能。
下表是分段值M取不同数值时，采用本发明提出的分段并行压缩构与传统全替换技术、PRLC技术得到的非易失处理器面积和压缩速度的对比效果。为了使数据有意义，其中面积减小百分比以全替换结构的面积为比较基准，压缩速度提升的百分比以PRLC的压缩速度为比较基准。分段并行压缩架构相比传统全替换技术和PRLC技术，在处理器芯片面积和压缩速度性能上取折中，可以为设计者提供更为适合设计约束的非易失处理器方案。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (8)
1.一种应用于非易失处理器中的分段并行压缩方法，其特征在于，包括以下步骤：
S1、根据非易失处理器芯片的设计面积与速度指标以及面向实际应用程序进行仿真得到的寄存器状态位仿真结果，确定非易失处理器中分段易失存储单元应划分的分段数，其中，面向实际应用程序进行仿真得到的寄存器状态位存储于分段非易失处理器的易失存储单元中；
S2、编写离线/在线混合算法，利用离线/在线混合算法中的离线分段算法对分段易失存储单元中的各状态位分段进行压缩仿真，利用压缩仿真结果确定各状态位分段的长度和压缩后的长度，以及各状态位分段的平均压缩时间、压缩时间标准差；
S3、根据非易失处理器中分段易失存储单元的寄存器状态位的分段数以及由离线算法得到的各状态位长度设计非易失处理器的并行压缩单元和分段非易失存储单元，其中，并行压缩单元中压缩模块的个数与步骤S1得到的分段数相等，分段非易失存储单元的分段数与步骤S1得到的分段数相等，其各段长度与离线分段算法所得到的压缩后长度相等；
S4、将分段易失存储单元中的各状态位分段与并行压缩单元中的相应压缩模块连接，利用离线/在线混合算法中的在线控制算法平衡由离线分段算法得到的各分段的平均压缩时间，然后进行压缩，并将压缩完毕的分段存入分段非易失存储单元，完成压缩备份过程。
2.如权利要求1所述的方法，其特征在于，所述步骤S2具体为：
S21、编写离线/在线混合算法，包括离线分段算法和在线控制算法；
S22、利用离线分段算法对已分段的状态位进行压缩仿真，采用迭代方式得到使各状态位分段的平均压缩时间相等的划分，利用压缩仿真结果确定各状态位分段的长度以及压缩后的长度，其中每次迭代对具有最长压缩时间的状态位分段长度减小一定步长，对具有最短压缩时间的状态位分段长度增加一定步长，步长由各状态位分段的压缩时间标准差决定，同时计算各状态位分段的平均压缩时间和压缩时间标准差。
3.如权利要求1所述的方法，其特征在于，所述步骤S4具体为：
S41、根据离线/在线混合算法中离线分段算法得到的各状态位分段的压缩时间标准差，将所述标准差小于某一阈值的分段与并行压缩单元中的相应压缩模块直连，将所述标准差大于或等于所述阈值的分段通过MUX与并行压缩单元中的所有压缩模块互连；
S42、利用并行压缩单元的压缩模块对各状态位分段进行压缩，将并行压缩单元各压缩模块的压缩完成情况信息输入在线算法控制器，由在线算法控制器输出各压缩模块前的多路选择器(MUX)选择信号，确定各压缩模块的输入选择，控制先压缩完成的状态位分段所对应的压缩模块用于压缩其他未压缩完成的状态位分段；
S43、将并行压缩单元压缩完成的系统寄存器状态位分段存入非易失存储单元，完成压缩备份。
4.如权利要求1～3中任一权利要求所述的方法，其特征在于，所述离线/在线混合算法包括离线分段算法和在线控制算法；
所述离线分段算法用于对分段易失存储单元中已分段的系统寄存器状态位进行压缩仿真，平衡各段平均压缩时间，具体步骤如下：
步骤a、利用对分段易失存储单元中已分段的状态位的压缩仿真确定各状态位分段的平均压缩时间及压缩时间标准差；
步骤b、采用迭代方式得到各状态位分段的最终平均压缩时间，其中每次迭代对具有最长压缩时间的状态位分段长度减小一定步长，对具有最短压缩时间的状态位分段长度增加一定步长，步长由各分段的压缩时间标准差决定；
所述在线分段算法用于对压缩时间标准差较大的分段进行动态负载平衡，具体步骤如下：
步骤a、利用并行压缩单元的各个压缩模块的压缩完成情况确定各压缩模块的输入选择；
步骤b、通过多路选择器(MUX)选择复用已完成压缩的分段所连接的压缩模块，将先压缩完成的状态位分段所对应的压缩模块用于压缩其他未压缩完成的状态位分段，提高压缩模块利用率，从而动态平衡各段压缩时间。
5.一种应用于非易失处理器中的分段并行压缩系统，其特征在于，包括易失处理逻辑单元、分段易失存储单元、并行压缩单元和分段非易失存储单元；
所述易失处理逻辑单元，即处理器的运算和控制逻辑部分，用于控制处理器中的分段并行压缩操作；
所述分段易失存储单元，即易失型处理器中的存储寄存器部分，包括用离线分段算法分段的易失寄存器，与并行压缩单元连接；
所述并行压缩单元，包括压缩模块、多路选择器(MUX)和用于动态调整各状态位分段的在线算法控制器，该并行压缩单元分别与分段易失存储单元和分段非易失存储单元连接；
所述分段非易失存储单元，包括由分段易失存储单元分段数确定的非易失寄存器，与并行压缩单元连接。
6.如权利要求5所述系统，其特征在于，所述压缩模块用于压缩对应的分段易失存储单元中的状态位分段。
7.如权利要求5所述系统，其特征在于，所述多路选择器(MUX)，其输入端与分段易失存储单元中压缩时间标准差较大的状态位分段连接，输出端与并行压缩单元中所有压缩模块互连。
8.如权利要求5所述系统，其特征在于，所述在线算法控制器输入端与并行压缩单元的所有压缩模块连接，其输出端与多路选择器(MUX)连接，用于检测压缩模块的压缩完成情况、控制先压缩完成的状态位分段所对应的压缩模块用于压缩其他未压缩完成的分段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310086340.6A CN103955355B (zh) | 2013-03-18 | 2013-03-18 | 一种应用于非易失处理器中的分段并行压缩方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310086340.6A CN103955355B (zh) | 2013-03-18 | 2013-03-18 | 一种应用于非易失处理器中的分段并行压缩方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103955355A CN103955355A (zh) | 2014-07-30 |
| CN103955355B true CN103955355B (zh) | 2016-12-28 |
Family
ID=51332632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310086340.6A Active CN103955355B (zh) | 2013-03-18 | 2013-03-18 | 一种应用于非易失处理器中的分段并行压缩方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103955355B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3376393B1 (en) * | 2015-12-08 | 2021-02-17 | Huawei Technologies Co., Ltd. | Data storage method and apparatus |
| CN109144214B (zh) | 2018-08-06 | 2022-05-03 | 交叉信息核心技术研究院(西安)有限公司 | 能量管理系统、方法、电子设备、装置及非易失处理器 |
| CN114115755B (zh) * | 2022-01-28 | 2022-04-01 | 北京紫光青藤微系统有限公司 | 用于数据写入的方法及装置、存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583500A (en) * | 1993-02-10 | 1996-12-10 | Ricoh Corporation | Method and apparatus for parallel encoding and decoding of data |
| CN101056404A (zh) * | 2007-04-26 | 2007-10-17 | 广东威创日新电子有限公司 | 基于mcu的多个分块并行压缩视频数据装置及其压缩方法 |
| CN101458634A (zh) * | 2008-01-22 | 2009-06-17 | 中兴通讯股份有限公司 | 负载均衡调度方法和装置 |
| CN101719100A (zh) * | 2008-10-06 | 2010-06-02 | 马维尔国际贸易有限公司 | 用于非易失性存储器的基于压缩的耗损均衡 |
| CN101945271A (zh) * | 2009-07-03 | 2011-01-12 | 北京中企开源信息技术有限公司 | 图像压缩系统及压缩方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101398752B (zh) * | 2007-09-29 | 2011-08-31 | 国际商业机器公司 | 重叠指令存取单元和重叠指令存取方法 |
-
2013
- 2013-03-18 CN CN201310086340.6A patent/CN103955355B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583500A (en) * | 1993-02-10 | 1996-12-10 | Ricoh Corporation | Method and apparatus for parallel encoding and decoding of data |
| CN101056404A (zh) * | 2007-04-26 | 2007-10-17 | 广东威创日新电子有限公司 | 基于mcu的多个分块并行压缩视频数据装置及其压缩方法 |
| CN101458634A (zh) * | 2008-01-22 | 2009-06-17 | 中兴通讯股份有限公司 | 负载均衡调度方法和装置 |
| CN101719100A (zh) * | 2008-10-06 | 2010-06-02 | 马维尔国际贸易有限公司 | 用于非易失性存储器的基于压缩的耗损均衡 |
| CN101945271A (zh) * | 2009-07-03 | 2011-01-12 | 北京中企开源信息技术有限公司 | 图像压缩系统及压缩方法 |
Non-Patent Citations (2)
| Title |
|---|
| 《A 3us wake-up time nonvolatile processor based on ferroelectric flip-flops》;Y. Wang, Y. Liu, S. Li and X. Sheng,et al;《ESSCIRC 2012》;20121231;149-152 * |
| 《A Compression-based Area-efficient Recovery Architecture for energy-harvesting applications》;Yiqun Wang,Yongpan Liu,et al;《Green Circuits and Systems (ICGCS), 2010 International Conference》;20101231;646-650 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103955355A (zh) | 2014-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110070178B (zh) | 一种卷积神经网络计算装置及方法 | |
| US20230186957A1 (en) | Parallel access to volatile memory by a processing device for machine learning | |
| Niu et al. | 184QPS/W 64Mb/mm 2 3D logic-to-DRAM hybrid bonding with process-near-memory engine for recommendation system | |
| CN103516369B (zh) | 一种自适应数据压缩和解压缩的方法和系统及存储装置 | |
| CN103955355B (zh) | 一种应用于非易失处理器中的分段并行压缩方法及系统 | |
| US8560926B2 (en) | Data writing method, memory controller and memory storage apparatus | |
| US8364929B2 (en) | Enabling spanning for a storage device | |
| US20130254441A1 (en) | Method and apparatus to process data based upon estimated compressibility of the data | |
| CN103995887B (zh) | 位图索引压缩方法和位图索引解压方法 | |
| WO2018205708A1 (zh) | 应用于二值权重卷积网络的处理系统及方法 | |
| US20160378352A1 (en) | Efficient solid state drive data compression scheme and layout | |
| Sheng et al. | SPaC: A segment-based parallel compression for backup acceleration in nonvolatile processors | |
| KR20210118067A (ko) | 클러스터링 장치 및 클러스터링 방법 | |
| CN107632776A (zh) | 用于压缩输入数据的数据存储装置 | |
| CN115617742B (zh) | 一种数据缓存的方法、系统、设备和存储介质 | |
| US11500567B2 (en) | Configuring partitions of a memory sub-system for different data | |
| CN104331252A (zh) | 异构nand固态硬盘结构及其数据读取管理方法 | |
| CN102521299B (zh) | 资源描述框架数据的处理方法 | |
| CN104714891A (zh) | 一种闪存数据管理方法及装置 | |
| CN115756312A (zh) | 数据访问系统、数据访问方法和存储介质 | |
| Qiao et al. | A 65 nm 73 kb SRAM-based computing-in-memory macro with dynamic-sparsity controlling | |
| CN105353995A (zh) | 非挥发内容可寻址的存储方法及系统 | |
| CN102196261A (zh) | 图像数据压缩装置及方法 | |
| CN204270293U (zh) | 多通道Flash控制器 | |
| KR102399197B1 (ko) | 이상치 인지 근사적 코딩을 수행하는 전자 장치 그리고 그것의 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |