CN103892827A - 基于fpga的室上性心动过速检测方法及系统 - Google Patents

Abstract

本发明公开一种基于FPGA的室上性心动过速检测方法，包括：S1.接收心电采集装置采集的心电信号；S2.对接收到的心电信号进行加窗处理；S3.对经加窗处理的心电信号进行时频变换；S4.计算经时频变换得到的数据中半功率点的频率值；S5.比较频率值是否小于预设的阈值，当频率值小于阈值时，进入步骤S6，否则返回步骤S1；S6.进行预警显示。本发明基于FPGA，通过对接收的心电信号进行时频转换，在频域上进行分析，并与正常心电图进行比较，从而检测出室上性心动过速。能够自动、快速进行检测，且应用简单。当与心电采集装置连用时，能够自动快速分析心电数据，并在出现状况时及时预警。

Description

基于FPGA的室上性心动过速检测方法及系统

【技术领域】

本发明涉及数字信号处理领域，具体涉及一种基于FPGA的室上性心律检测方法及系统。

【背景技术】

心电描记术（Electrocardiography，ECG）是一种经胸腔的以时间为单位记录心脏的电生理活动，并通过皮肤上的电极捕捉并记录下来的诊疗技术。这种记录方式的优点是无创，但是由于ECG是一种生理的电信号，经常被用来作为诊断标准。

轻度心脏病患者和心动过速的患者，在非住院期间，经常会出现短时间突发性的心律异常，如若不能在病发时间送到医院检查，医院就不能及时的检查出病人身体的异常状况，从而可能导致病情的延误。室上性心动过速，如室上性心动过速是一种严重畸变的心动过速，发生频率较高，而且很有可能导致室颤、猝死等现象，所以，对室上性心动过速的检测是非常的重要的。

目前医学上有可以在不住院的情况下，24小时记录患者心律的专业仪器（动态心电图机）。但是该仪器价格昂贵，市场价达到万元，且只能记录患者24小时的心电图，并且是由医生用仪器经销商提供的软件进行离体的分析，而不能由机器自己做出自动化的分析。虽然能真实的记录发病时的心电图，却不能在发病的时候进行预警，让病人尽快的去医院就医。

因此，需要一种能够自动、快速分析心电数据的动态心电图仪，以能够在患者发病时及时预警。

【发明内容】

本发明的目的在于提供一种基于FPGA的室上性心动过速检测方法、其系统，以及使用该系统的心电检测仪。

本发明一方面提供一种基于FPGA的室上性心动过速检测方法，包括以下步骤：

S1接收心电采集装置采集的心电信号；

S2对接收到的心电信号进行加窗处理；

S3对经加窗处理的心电信号进行时频变换；

S4计算经时频变换得到的数据中半功率点的频率值；

S5比较频率值是否小于预设的阈值，当频率值小于阈值时，进入步骤S6，否则返回步骤S1；

S6进行预警显示。

一些实施方案中，步骤S3中的所述时频变换为傅立叶变换。

一些实施方案中，所述预设的阈值为8-13Hz。

一些实施方案中，步骤S4包括：计算所有功率点处的幅值之和为总能量；从0频率点处的幅值开始累加，直到累加之和大于总能量的一半，则当前的频率值即为半功率点的频率值。

本发明另一方面提供一种基于FPGA的室上性心动过速检测系统，包括：

用于接收心电采集装置所采集心电信号的接收模块；

用于存储接收到的心电信号的存储模块；

用于对接收到的心电信号进行加窗处理的处理模块；

用于对经加窗处理的心电信号进行时频变换的时频变换模块；

用于计算经时频变换得到的数据中半功率点的频率值的计算模块；以及

用于比较频率值是否小于预设的阈值的比较模块。

一些实施方案中，所述系统还包括用于当频率值小于阈值时，进行预警显示的预警模块。

一些实施方案中，所述存储模块为静态随机存储器。

本发明再一方面提供一种心电检测仪，包括心电采集装置，以及本发明所述基于FPGA的室上性心动过速检测系统。

一些实施方案中，所述室上性心动过速检测系统集成在所述心电采集装置中。

一些实施方案中，所述心电采集装置为三导联心电仪。

本发明的方案基于FPGA，通过对接收的心电信号进行时频转换，在频域上进行分析，并与正常心电图进行比较，从而检测出室上性心动过速。能够自动、快速进行检测，且应用简单、成本低廉。当与心电采集装置连用时，能够自动快速分析心电数据，并在出现状况时及时预警。

【附图说明】

图1为本发明基于FPGA的室上性心动过速检测方法的流程图。

图2为正常窦性节律心电图信号。

图3为室上性心动过速心电图信号。

图4为正常窦性节律心电图信号的频谱图。

图5为室上性心动过速心电图信号的频谱图。

图6为正常窦性节律和室上性心动过速的半功率点的统计图。

【具体实施方式】

FPGA（Field－Programmable Gate Array，现场可编程门阵列）是一种可编程器件，其逻辑单元灵活、集成度高而且适用范围宽。FPGA编程灵活，可实现较大规模的电路。与专用集成电路ASIC相比，它设计开发周期短、设计成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产之中。FPGA可以方便的植入心电采集分析系统中，实时的对心电进行分析。

下面结合附图和具体实施例对本发明作进一步详细说明。

图1为根据本发明的实施方案，基于FPGA的室上性心动过速检测方法的流程图。从图中可见，本发明的方法主要包括6个步骤。

首先是步骤S1，通过接收模块，接收心电采集装置采集的心电信号。

心电采集装置可以是例如三导联心电仪，如ADS1294等。可以通过FPGA的接收模块接收由心电采集装置采集到的心电信号，并存储在FPGA中的SRAM（静态随机存储器）中。该步骤可以使用128Hz的采样频率，采样时间可以是10s，如此采集到共1280个数据。

ECG的主要频带是0.5-40Hz，主要的频率集中在4-12Hz。

接着在步骤S2，通过处理模块，对接收到的心电信号进行加窗处理。

例如，以步长为20点为基准，每次截取区间为256点的数据。

在步骤S3，通过时频变换模块，对经加窗处理的心电信号进行时频变换。

时频变换可以为傅立叶变换（FFT）。具体地，可以定义输入信号为x(n)，对其进行快速傅里叶变换，变换后的信号为X(k)。例如，当以步长为20点为基准每次截取区间为256点的数据时，对每一段信号进行傅立叶变换，及对该数据进行256点的FFT变换，此时，频率分辨率为0.5Hz。

随后，在步骤S4，通过计算模块，计算经时频变换得到的数据中半功率点的频率值。

半功率点的频率值K为：将功率谱分离成相等两个面积的功率点的频率值，它象征着功率分布的位置。具体地，寻找半功率点的操作可以为：首先计算所有功率点处的幅值之和，即为总能量。然后从0频率点处的幅值开始累加，一直到累加之和大于总能量的一半，则当前的频率值作为半功率点的频率值K。

之后，在步骤S5，通过比较模块，比较频率值是否小于预设的阈值。当频率值小于阈值时，进入下一步骤S6，否则返回步骤S1。

由于正常窦性节律的半功率点和室上性心动过速的半功率点相差很大，因此，可以以此为依据，将两者加以辨别和区分。

在没有干扰的情况下，正常的窦性节律的半功率点是大于13Hz的，而室上性心动过速的半功率点往往小于8Hz。从而，可以将预设阈值设置在这个区间，即8-13Hz。

例如可以是预设阈值为11Hz，如果计算出来半功率点小于预设阈值11Hz，则认为发生了一次室上性心动过速，启动预警模块。如果半功率点的频率值不小于预设阈值，则返回到步骤S1，继续接收心电信号。

最后在步骤S6，通过预警模块进行预警显示。

图2是正常窦性节律的心电图；图3是室上性心动过速的心电图；图4和图5分别是正常窦性节律和室上性心动过速的频谱图。

图6是正常的窦性节律和室上性心动过速的半功率点的统计分布图。由图中可以看出，正常窦性节律的半功率点和室上性心动过速的半功率点相差很大，可以以此为依据，将两者加以辨别和区分。

作为举例，可以使用xilinx的spartan3E开发板来实现一个优化了的硬件256点的蝶形硬件FFT，每次计算256点FFT只需要2063个时钟周期。所以在时钟周期为2MHz的情况下，每处理256点数据只需要不到3ms，相对于采样频率而言，是非常快的处理速度。

根据本发明的实施方案，在FPGA中设计了一个FFT模块，相比DSP和ARM而言，可以快速的进行FFT分析，进而快速的得到心电信号的分析结果。

比较结果示于下表1中。

表1

方案	时钟	能耗（256点）
			本发明的FFT模块	2063	2.85
商用嵌入式DSP	25001	41.52
			商用ARM系列	608043	160.23

综上，本发明基于FPGA的室上性心动过速检测系统可以集成在心电采集装置中，从而无需外援设备，在采集心电数据的同时，能够快速、即时地自动分析采集到的心电数据。一旦出现心动过速，即可启动预警。

以上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所作出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围内。

Claims (10)

1.一种基于FPGA的室上性心动过速检测方法，包括以下步骤：

S1接收心电采集装置采集的心电信号；

S2对接收到的心电信号进行加窗处理；

S3对经加窗处理的心电信号进行时频变换；

S4计算经时频变换得到的数据中半功率点的频率值；

S5比较频率值是否小于预设的阈值，当频率值小于阈值时，进入步骤S6，否则返回步骤S1；

S6进行预警显示。

2.根据权利要求1所述的检测方法，其特征在于，步骤S3中，所述时频变换为傅立叶变换。

3.根据权利要求1所述的检测方法，其特征在于，所述预设的阈值为8-13Hz。

4.根据权利要求1所述的检测方法，其特征在于，步骤S4包括：

计算所有功率点处的幅值之和为总能量；

从0频率点处的幅值开始累加，直到累加之和大于总能量的一半，则当前的频率值即为半功率点的频率值。

5.一种基于FPGA的室上性心动过速检测系统，包括：

用于接收心电采集装置所采集心电信号的接收模块；

用于存储接收到的心电信号的存储模块；

用于对接收到的心电信号进行加窗处理的处理模块；

用于对经加窗处理的心电信号进行时频变换的时频变换模块；

用于计算经时频变换得到的数据中半功率点的频率值的计算模块；以及

用于比较频率值是否小于预设的阈值的比较模块。

6.根据权利要求5所述的系统，其特征在于，还包括：

用于当频率值小于阈值时，进行预警显示的预警模块。

7.根据权利要求5所述的系统，其特征在于，所述存储模块为静态随机存储器。

8.一种心电检测仪，包括心电采集装置，以及权利要求4-6中任一项所述的室上性心动过速检测系统。

9.根据权利要求8所述的心电检测仪，其特征在于，所述室上性心动过速检测系统集成在所述心电采集装置中。

10.根据权利要求8所述的心电检测仪，其特征在于，所述心电采集装置为三导联心电仪。

Images