CN103812642A

CN103812642A - 一种密码算法硬件设计的安全检测方法

Info

Publication number: CN103812642A
Application number: CN201410036110.3A
Authority: CN
Inventors: 郭炜; 丁兆晶; 魏继增
Original assignee: Tianjin University
Current assignee: Tianjin University
Priority date: 2014-01-24
Filing date: 2014-01-24
Publication date: 2014-05-21

Abstract

一种密码算法硬件设计的安全检测方法，包括：对密码算法进行分析，并根据分析结果对密码算法加入防护措施；密码硬件执行架构设计，制定并加入硬件防护措施；密码硬件编程，根据编程结果生成ASIC密码芯片电路版图；对密码芯片进行抗功耗分析，验证芯片的安全性，包括功耗信息的采集和数据的分析。本发明充分利用了EDA工具在芯片设计早期阶段能够模拟产生芯片运行功耗的特点来获得芯片的仿真功耗，这种仿真功耗比芯片的运行功耗更加精确，噪声少，功耗对齐简单，更容易被用来进行功耗攻击分析。发明仅采用仿真和综合后的结果进行分析，不需要获得真实的芯片，研究成本低廉，降低了公司生产密码芯片的总成本。

Description

一种密码算法硬件设计的安全检测方法

技术领域

本发明涉及一种密码算法的安全检测方法。特别是涉及一种利用EDA工具在芯片设计早期阶段能够模拟产生芯片运行功耗的特点来检测密码算法硬件设计安全性的密码算法硬件设计的安全检测方法。

背景技术

近年来，计算机、微电子学和网络技术的飞速发展大大提高了现代社会的信息化程度。便携式设备、无线网络已广泛渗入到人类社会生活的各个领域，如网络聊天、数字电视、电子消费、身份认证、交通医疗、水、电、气等公共事业。各个领域对信息技术的依赖程度也不断增加，信息技术在给人类带来巨大便利的同时，也使信息安全面临前所未有的挑战。信息安全技术不仅对国防、军事系统构成威胁，也会深刻影响以信息系统为支撑的各个重要领域以及人们的日常生活，因此信息安全技术关系到国家的整体安全战略，是政府和各行业都十分重视的问题。进入21世纪后，我国在信息安全领域已经取得了巨大成绩，但是当前我国的信息安全形势依然是不容乐观的。密码算法和安全芯片对于保障信息的安全传输有着十分重要的意义，已经广泛应用于行政、经济、安全、军事等关键部门，因而针对密码算法和硬件设备的攻击和防护也变得越来越重要。

集成电路芯片实现的加密算法具有加密速度快、保密性好等优点，因此被广泛的应用。但是，当其直接应用于智能卡等系统时，加密模块在执行密码算法的过程中，电路的执行时间、功耗和电磁辐射等信息会泄露加密算法的结构特征以及当前处理的数据特征，旁路攻击可以利用这些数据获得密钥。其中，功耗分析攻击根据操作与功耗的相关性推测密钥信息，因其费用低廉、密钥搜索空间小等优点，已成为加密系统最具威胁性的攻击方法。因此，研究功耗分析技术如何破译加密算法的密钥，并由此提出防御功耗分析的算法是非常有必要的。如果在密码芯片生产之后再去判断的它的安全性，比如对其进行DPA（Differential PowerAnalysis）攻击，通常需要比较昂贵的工具，并且分析条件也相对困难。另外，若芯片安全性过低，需要对其进行改进，这将大大增加芯片的生产成本。

发明内容

本发明所要解决的技术问题是，提供一种利用软件设计工具，在算法设计的早期检测其安全性，根据检测结果添加防御攻击的措施，从而将使用和生产密码芯片的风险降到最低的密码算法硬件设计的安全检测方法。

本发明所采用的技术方案是：一种密码算法硬件设计的安全检测方法，包括如下步骤：

1）对密码算法进行分析，并根据分析结果对密码算法加入防护措施；

2）密码硬件执行架构设计，制定并加入硬件防护措施；

3）密码硬件编程，根据编程结果生成ASIC密码芯片电路版图；

4）对密码芯片进行抗功耗分析，验证芯片的安全性，包括功耗信息的采集和数据的分析。

步骤1）所述的防护措施包括有插入测量失效点、隐藏技术、掩码技术和随机化技术。

步骤2）所述的硬件防护措施包括利用硬件执行的并行性、功耗补偿技术和互补存储技术设定防止功耗泄漏的措施。

步骤3）是利用Verilog HDL或VHDL硬件描述语言对步骤2）改进后的密码算法进行硬件设计，并用自动化电子设计工具中的Design Compiler对RTL代码进行综合产生符合约束条件的门级网表，然后，用自动化电子设计工具中的Astro工具对设计进行布局布线，在密码芯片生产之前得到完整的ASIC密码芯片电路版图。

步骤4）中所述的功耗信息的采集是用自动化电子设计工具中的PrimeTime PX工具进行功耗信息的采集。

步骤4）中所述的数据的分析包括：功耗轨迹对齐、功耗模型建立和功耗分析算法库建立。

所述的功耗轨迹对齐是：首先，选择功耗信息中的一条功耗轨迹，并在所选择的功耗轨迹中选定一种模式；然后，在所有剩余的功耗轨迹中找到与已选定的模式相匹配的模式，所述的匹配是采用最小二乘法或相关系数方法进行的；匹配成功以后，将各条功耗轨迹平移，使得所选定的模式在各条功耗轨迹的相同位置出现。

所述的模式的选择要考虑：模式的唯一性、数据的依赖性和模式的长度。

所建立的功耗模型是汉明重量模型或汉明距离模型或转换距离模型。

所述的功耗分析算法库建立，是采用高级语言C或C++或java语言来实现攻击方法，所述的攻击方法包括有DPA、CPA和Collision-CPA。

本发明的一种密码算法硬件设计的安全检测方法，充分利用了EDA工具在芯片设计早期阶段能够模拟产生芯片运行功耗的特点来获得芯片的仿真功耗，这种仿真功耗比芯片的运行功耗更加精确，噪声少，功耗对齐简单，更容易被用来进行功耗攻击分析。同时，在整个过程中本发明的方法仅采用仿真和综合后的结果进行分析，不需要获得真实的芯片，研究成本低廉，降低了公司生产密码芯片的总成本，也适合大学、研究所等科研机构对功耗分析以及密码算法的硬件设计进行研究和探索。

附图说明

图1是本发明方法的流程图；

图2是本发明中的功耗仿真的流程图。

具体实施方式

下面结合实施例和附图对本发明的一种密码算法硬件设计的安全检测方法做出详细说明。

本发明的一种密码算法硬件设计的安全检测方法，主要包括四部分：公钥密码算法研究、密码执行算法硬件架构设计、密码硬件电路设计以及抗功耗攻击分析。这四部分息息相关，前两部分是对密码算法硬件实现的理论改进，主要从理论和硬件架构上对密码算法进行优化，使密码芯片的运行速度得到提高，抗攻击性得到增强。第三部分是用Verilog HDL、VHDL等硬件描述语言对理论改进后的密码算法进行硬件设计，并用EDA(Electronic DesignAutomation)工具进行综合、布局布线。第四部分是对第三部分实现的密码算法硬件的抗功耗分析，首先提取仿真功耗，然后通过对仿真功耗的数据分析，验证理论设计中密码算法的实际安全性，并产生安全性评估报告。如果评估报告为合格，则说明芯片的安全性有保证，否则，需按照图1所示的方法进行迭代开发，从而得到高安全性的密码算法硬件设计。

本发明的一种密码算法硬件设计的安全检测方法，如图1所示，具体包括如下步骤：

1）对密码算法进行分析，并根据分析结果对密码算法加入防护措施，所述的防护措施包括有插入测量失效点、隐藏技术、掩码技术和随机化技术（RAD）；

对密码算法进行分析，主要是在理论上优化各类密码算法（如RSA、ECC、AES等）的实现方式，在保证计算速度的前提下，从算法层次上改进密码算法的抗攻击性。为了防御功耗攻击，常用的防护措施主要有插入测量失效点、隐藏技术、掩码技术和随机化技术（RAD）等方法。此步骤设计的带有防御性的密码算法就是安全检测的理论对象，用于后面的检测。

2）密码硬件执行架构设计，制定并加入硬件防护措施，所述的硬件防护措施包括利用硬件执行的并行性、功耗补偿技术和互补存储技术设定防止功耗泄漏的措施；

利用硬件执行的并行性和一些硬件实现技巧，利用功耗补偿技术、互补存储技术等进一步优化密码芯片的执行速度和安全性。结合算法和硬件架构两个层次的功耗防御措施能够极大的增强密码芯片的安全性。

3）密码硬件编程，根据编程结果生成ASIC密码芯片电路版图。具体是利用Verilog HDL或VHDL硬件描述语言对步骤2）改进后的密码算法进行硬件设计，并用自动化电子设计（EDA）工具中的Design Compiler对RTL代码进行综合产生符合约束条件的门级网表，然后，用自动化电子设计（EDA）工具中的Astro工具对设计进行布局布线，在密码芯片生产之前得到完整的ASIC密码芯片电路版图。在布局布线过程中提取由于内部互连所产生的寄生电阻和电容值等寄生参数，这些信息将对后仿真和功耗信息的生成起到很大作用。利用布局布线后获得的精确延迟参数和网表进行仿真，可以验证网表的功能和时序是否正确。

所述的功耗信息的采集如图2所示，是用自动化电子设计（EDA）工具中的PrimeTime PX（以下简称PTPX）工具进行功耗信息的采集。

可以看出综合后的信息与布局布线之后的信息都可以用来进行功耗分析，但是两者所获得的功耗信息的精度不同。基于综合后的信息进行功耗仿真属于逻辑级仿真，是以电路中逻辑元件的网表为基础，网表中包含了电路中所有逻辑元件以及他们之间的连接方式。而基于布局布线之后的信息进行功耗仿真数据模拟级仿真，是以晶体管网表为基础，网表中包含了所有晶体管以及它们之间的连接，并且还包含了电路中的寄生元素，这是对数据电路进行的最准确的功耗仿真，建议采用布局布线后的仿真。

本发明采用EDA工具中的PrimeTime PX（以下简称PTPX）工具进行功耗信息的采集。PTPX可以通过简单的设计和输入数据，快速得到某种激励下数字逻辑的功耗信息，它不仅支持门级网表的分析，也支持RTL代码的分析；输入的激励可以是VCD、FSDB或SAIF文件。利用PTPX进行功耗分析，首先需要将其工作环境设计为power_enable_analysis true，因为它不仅可以用来做功耗分析，还可以进行静态时序分析。然后读入密码算法的设计数据，如工艺库、设计网表、提取的寄生参数、约束条件等，以及最重要的记录着整个设计流程中数据变化的VCD文件。一切准备就绪，PTPX就可以对密码算法设计进行功耗分析了，此过程将得到功耗采集文件，此文件可以是图形文件（fsdb），也可以是数据文件（out）。

所述的数据的分析包括：功耗轨迹对齐、功耗模型建立和功耗分析算法库建立。

有些能耗攻击，例如DPA、CPA等，是基于统计学的方法来获得密钥信息，因此需要大量的功耗数据。功耗轨迹是否对齐是影响这些攻击能否成功的重要因素。在现实中，导致功耗轨迹失调的原因很多，如随即插入伪操作、乱序执行等。

为了得到对齐的功耗轨迹，需要每次从相同的起点记录功耗值。如果使用示波器对密码设备进行功耗测量，那么每一次测量设置相同的起点是非常困难的事，首先用于触发测试设备的通信信号并不总是与时钟信号保持同步，其次被攻击中间结果的处理与通信之间，经常执行条件操作，导致每一次测量的时间和操作都不相同。对于本专利采用的仿真设计而言，不存在上述第一个问题，但是第二个问题依然存在。

处理失调的功耗轨迹最好的办法是在实施DPA、CPA等攻击之前进行功耗对齐处理，如果对齐成功，可以完全消除如插入伪操作、乱序操作等的影响，获得正确密钥的概率将大大提高，攻击者非常值得花费时间和经历来进行功耗轨迹对齐。在实际应用中，通常可以通过两个步骤实现功耗轨迹对齐。

所述的功耗轨迹对齐是：首先，选择功耗信息中的一条功耗轨迹，并在所选择的功耗轨迹中选定一种模式。模式的选择实质上决定了对齐是否成功，所述的模式的选择要考虑：模式的唯一性，如选取特征尖峰或极小值，从功耗轨迹中识别出此模式越容易，则对齐的效果就会越好；数据的依赖性，在理想情况下，模式应该对应跳转操作或依赖于密钥的操作，而选取依赖中间值的操作作为模式往往会降低匹配效果；模式的长度，并非模式越长，对齐效果越好，要根据模式的鲜明性确定其长度。与被攻击中间结果的距离，所选择的模式应该接近于被攻击的中间结果。

然后，在所有剩余的功耗轨迹中找到与已选定的模式相匹配的模式，攻击者需要在每一条功耗轨迹中匹配出最佳的模式位置，通常可以从第一条功耗轨迹中模式所在的位置附近开始匹配，会提高匹配准确率。所述的匹配是采用最小二乘法或相关系数方法进行的；匹配成功以后，将各条功耗轨迹平移，使得所选定的模式在各条功耗轨迹的相同位置出现。

在功耗分析攻击过程中，建立合适的功耗模型对于攻击者来说是最重要的事情。攻击者可以根据密码算法设计中特定寄存器或寄存器组中所存储的数据的变化对动态功耗消耗产生的影响进行数理统计分析，进而推断出密钥。寄存器产生的功耗只是总功耗数据的一部分，本发明选择这部分功耗作为功耗攻击的目标是考虑到以下几个方面：在密码芯片或密码硬件设计中，寄存器通常用来存储一些敏感信息，比如与密钥相关的一些运算过程的中间数据；寄存器中的数据都是在时钟沿到来时发生变化，非常容易采集和识别；与其它组合逻辑元件相比，寄存器中数据变化所产生的功耗比较大。

通过对寄存器功耗消耗进行分析，所建立的功耗模型可以是汉明重量模型或汉明距离模型或转换距离模型。这是因为攻击者可以选择其中一种针对要攻击的算法进行功耗建模。

所述的功耗分析算法库建立，是采用高级语言C或C++或java语言来实现攻击方法，所述的攻击方法包括有DPA、CPA和Collision-CPA等。

在进行功耗攻击时，每种密码算法理论上都存在着多种被攻击的可能，所以本发明需要建立一个庞大的功耗分析算法库，尽可能的将目前大多数攻击方法包含在内，以此来验证芯片的安全性。同时，一种攻击方法针对不同的密码算法会存在同时能破解的情况，因而，算法库中的每种攻击方法针对不同算法的接口应该是统一的，测试不同密码算法的安全性时，只需调整接口处的参数即可，而不需对算法库中的算法进行很大的修改，算法库需要定期更新，紧跟攻击方法的发展。算法库可以用高级语言C、C++、java等语言来实现。主要的攻击方法目前有DPA、CPA、Collision-CPA等。

Claims

1.一种密码算法硬件设计的安全检测方法，其特征在于，包括如下步骤：

2）密码硬件执行架构设计，制定并加入硬件防护措施；

2.根据权利要求1所述的一种密码算法硬件设计的安全检测方法，其特征在于，步骤1）所述的防护措施包括有插入测量失效点、隐藏技术、掩码技术和随机化技术。

3.根据权利要求1所述的一种密码算法硬件设计的安全检测方法，其特征在于，步骤2）所述的硬件防护措施包括利用硬件执行的并行性、功耗补偿技术和互补存储技术设定防止功耗泄漏的措施。

4.根据权利要求1所述的一种密码算法硬件设计的安全检测方法，其特征在于，步骤3）是利用Verilog HDL或VHDL硬件描述语言对步骤2）改进后的密码算法进行硬件设计，并用自动化电子设计工具中的Design Compiler对RTL代码进行综合产生符合约束条件的门级网表，然后，用自动化电子设计工具中的Astro工具对设计进行布局布线，在密码芯片生产之前得到完整的ASIC密码芯片电路版图。

5.根据权利要求1所述的一种密码算法硬件设计的安全检测方法，其特征在于，步骤4）中所述的功耗信息的采集是用自动化电子设计工具中的PrimeTime PX工具进行功耗信息的采集。

6.根据权利要求1所述的一种密码算法硬件设计的安全检测方法，其特征在于，步骤4）中所述的数据的分析包括：功耗轨迹对齐、功耗模型建立和功耗分析算法库建立。

7.根据权利要求6所述的一种密码算法硬件设计的安全检测方法，其特征在于，所述的功耗轨迹对齐是：首先，选择功耗信息中的一条功耗轨迹，并在所选择的功耗轨迹中选定一种模式；然后，在所有剩余的功耗轨迹中找到与已选定的模式相匹配的模式，所述的匹配是采用最小二乘法或相关系数方法进行的；匹配成功以后，将各条功耗轨迹平移，使得所选定的模式在各条功耗轨迹的相同位置出现。

8.根据权利要求7所述的一种密码算法硬件设计的安全检测方法，其特征在于，所述的模式的选择要考虑：模式的唯一性、数据的依赖性和模式的长度。

9.根据权利要求6所述的一种密码算法硬件设计的安全检测方法，其特征在于，所建立的功耗模型是汉明重量模型或汉明距离模型或转换距离模型。

10.根据权利要求6所述的一种密码算法硬件设计的安全检测方法，其特征在于，所述的功耗分析算法库建立，是采用高级语言C或C++或java语言来实现攻击方法，所述的攻击方法包括有DPA、CPA和Collision-CPA。