CN103812485B - 具有传输电路的操控电路和运行方法 - Google Patents

具有传输电路的操控电路和运行方法 Download PDF

Info

Publication number
CN103812485B
CN103812485B CN201310549758.6A CN201310549758A CN103812485B CN 103812485 B CN103812485 B CN 103812485B CN 201310549758 A CN201310549758 A CN 201310549758A CN 103812485 B CN103812485 B CN 103812485B
Authority
CN
China
Prior art keywords
current potential
branch
circuit
voltage
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310549758.6A
Other languages
English (en)
Other versions
CN103812485A (zh
Inventor
莱茵哈德·赫策
马蒂亚斯·罗斯贝格
巴斯蒂安·福格勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102012220213.7A external-priority patent/DE102012220213B3/de
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of CN103812485A publication Critical patent/CN103812485A/zh
Application granted granted Critical
Publication of CN103812485B publication Critical patent/CN103812485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明涉及一种具有传输电路的操控电路和运行方法,用于越过势垒将信号从具有第一基础电位的第一电位侧传输至具有第二基础电位的第二电位侧,具备带第一与第二电位侧之间的电容耦合的电容式起作用的传输装置。传输装置具有正好一个或者两个分支,它们本身分别具有第一和第二子分支,第一与第二电位侧之间的电容耦合在每个子分支中都通过串联多个第一高压电容器及第二高压电容器来构造,高压电容器又与第二电位侧上配属的电容器一起形成各一个串联电路;在相应的传输分支内部,信号直接接在第一子分支上且经由第二反相器接在第二子分支上;在两个分支中,输入端上的信号直接接在ON‑传输分支上且经由第一反相器接在OFF‑传输分支上。

Description

具有传输电路的操控电路和运行方法
技术领域
本发明涉及一种具有用于越过势垒传输信号的传输电路的操控电路,如其在功率半导体模块的驱动器电路中应用的那样。
背景技术
现有技术尤其由DE 10 2010 018 997 A1形成。该专利文献公开了一种具有传输电路的操控电路,用于将信号从具有第一基础电位的第一电位侧传输到至少一个具有相应第二基础电位的第二电位侧,该操控电路具备带有初级侧与次级侧之间的电容耦合的传输器。在这种情况下,传输器具有两个分支,即具有一个ON-传输分支和一个OFF-传输分支,它们本身分别具有第一子分支和第二子分支,其中,初级侧与次级侧之间的电容耦合在每个子分支中都通过高压电容器来实施。依据该发明的方法,在每个传输分支中,那里的信号产生流过第一子分支的第一HV电容器的电流和流过第二子分支的第二HV电容器的反向电流。相应的电流在次级侧上被探测到并且被输送给两个子分支的共同的评估电路,评估电路在次级侧重构初级侧的输入信号。
发明内容
本发明的任务在于,通过如下方式改进公知的传输电路,即,使得信号也能够越过如下势垒传输,其中第一电位侧与第二电位侧之间的电压差高于单个高压电容器的介电强度,以及提出一种用于运行这种传输电路的方法。
根据本发明,该任务通过如下功率电子系统并且通过如下方法来解决。
本发明包括一种具有传输电路的操控电路,用于越过势垒将信号从具有第一基础电位的第一电位侧传输至具有第二基础电位的第二电位侧,操控电路具备带有初级侧与次级侧之间的电容耦合的电容式起作用的传输装置,其中,传输装置具有正好一个或者两个分支,因此仅具有一个ON-传输分支或者具有一个ON-传输分支和一个OFF-传输分支,它们本身分别具有第一和第二子分支,其中,第一电位侧与第二电位侧之间的电容耦合在每个子分支中都通过串联多个第一高压电容器及第二高压电容器来构造,所述高压电容器又与第二电位侧上配属的电容器一起形成各一个串联电路,其中,在相应的传输分支内部,信号直接接在第一子分支上并且经由第二反相器接在第二子分支上,并且其中,在两个分支中,输入端上的信号直接接在ON-传输分支上并且经由第一反相器接在OFF-传输分支上。
表明有利的是,与分支的第一高压电容器和第二高压电容器并联地布置有具有与第一高压电容器和第二高压电容器相同数量的对称电容器的另一电容分压器,其中,对称电容器的每个中间电位都与配属的高压电容器借助于齐纳二极管补偿电路连接。
此外,已经表明有利的是,齐纳二极管补偿电路构造为各两个由两个齐纳二极管组成的串联电路,齐纳二极管以其阳极或者阴极彼此连接,并且其阴极或者阳极一方面与对称电容器的相应的中间电位连接而另一方面与高压电容器的配属的中间电位连接。
也可以有利的是,对称电容器的串联电路与第一电位侧和第二电位侧的供电电位连接。
尤其有利的是,与每个对称电容器都并联有一个限压电路。
此外,可以有利的是,具有上下接头的限压电路由其他齐纳二极管的串联电路和并联的限压晶体管组成,限压晶体管的源极与限压电路的下接头连接,限压晶体管的漏极与限压电路的上接头连接,并且限压晶体管的栅极一方面与串联电路的第一齐纳二极管的阴极连接,而另一方面经由电阻与串联电路的第一齐纳二极管的阳极连接。
原则上,尤其当从具有第一基础电位的第一电位侧至具有第二基础电位的第二电位侧的总电位差大于高压电容器的介电强度,并且同时或者替选地,该总电位差大于第二电位侧至基底的绝缘强度的时候,对于操控电路来说表明有利的是,相应的部件分别以单片集成的方式布置在多个彼此电绝缘的基底上。此外,在这种情况下还有利的是,齐纳二极管补偿电路的中点与基础电位导电连接。
这可以有利地设计,方法是:相应的部件布置在两个基底上,并且在这种情况下,第一电位侧的部件布置在第一基底上,而第二电位侧的部件布置在第二基底上。替选地,相应的部件布置在多于两个基底上,并且在这种情况下,第一电位侧的部件布置在第一基底上,而第二电位侧的部件布置在第二基底上,以及高压电容器和配属的限压电路布置在相应的自身的其他基底上。在这种情况下特别优选的是,相应的基底布置在多芯片模块内部。
根据本发明的方法包括:在第一电位侧上,传输装置的输入端上的输入信号直接接到ON-传输分支上,其中,在每个传输分支中,在那里的信号产生流过第一子分支的第一高压电容器的电流和流过第二子分支的第二高压电容器的反向电流,相应的电流在次级侧上被探测到并且被输送给两个子分支的共同的评估电路,评估电路在第二电位侧上重构输入信号,并且其中,限压电路与齐纳二极管补偿电路相结合来限定相应的高压电容器上的分压降。
在这种情况下也可以有利的是,传输装置的输入端上的初级侧输入信号直接接到ON-传输分支上,并且以逆反的方式接到OFF-传输分支上。
可理解的是,本发明不同的设计方案可以单个地或者以任意组合来实现,以便达到改善的目的。尤其是,前面提到和阐述的特征不仅能够以所给出的组合而且能够以其他的组合或者以单独的方式来使用,而没有离开本发明的保护范围。
附图说明
对本发明的有利的细节和特征的其它阐述由下面对根据本发明的功率半导体电路或者其部分的在图1至图7中所示的实施例的描述得知。
图1示出带有单片集成的操控电路的方框图,
图2示出根据本发明的单片集成的操控电路的一种实施方式的方框图,
图3示出具有两个从第一电位侧至第二电位侧的分支的传输装置的基本电路,
图4示出具有仅一个从第二电位侧至第一电位侧的分支的传输装置的基本电路,
图5示出根据本发明的方法的模拟结果,
图6示出一种从第一电位侧至第二电位侧的传输装置的基本电路,该传输装置带有中间电位的有源限压装置,
图7示出传输装置的另一种实施方式。
具体实施方式
原则上,针对从第一电位侧至第二电位侧的一个或两个分支的传输装置的所有主要部分都是相同的。因此,在实施例中存在如下结论:即使当相应的示例示出不同的实施方式的时候,从第一电位侧至第二电位侧(即例如从初级侧至次级侧)的传输以相同的方式也适用于相反的方向(即从次级侧至初级侧)。
为了阐述本发明,图1示出带有根据现有技术的单片集成操控电路10的方框图,以及能够由此操控的半桥电路70。该半桥电路70具有TOP功率开关72和BOT功率开关74,它们在这里分别构造为带有反向并联的二极管的IGBT。BOT功率开关74处于BOT次级侧的参考电位gnd_bot上,该参考电位gnd_bot例如在具有小线路电感的应用中近似等于操控电路10的初级侧的参考电位gnd_pri。
操控电路10自身具有带有脉冲发生电路22的操控逻辑20、前向传输器30(即从初级侧至次级侧的传输装置)和后置的TOP次级侧40以及第二前向传输器50和后置的BOT次级侧60,其中,各自的前向传输器构造为根据现有技术的电容式传输器。
图2示出根据本发明的单片集成操控电路的相关部分的方框图,该操控电路带有前向传输器80,该前向传输器80具有ON-传输分支82、原则上相同的OFF-传输分支83和后置于传输分支的共同的信号评估电路84。待传输的信号被直接接到ON-传输分支82上,而借助于前置的第一反相器INV1接到OFF-传输分支83上。因此,前向传输器在操控电路内部将信号从具有第一电位gnd_pir的初级侧传输到具有第二电位gnd_sek的次级侧上。
同样示出了后向传输器90(即从次级侧至初级侧的传输装置),其中,后向传输器原则上与前向传输器互补地构建。后向传输器例如用于将传感器信号或者状态信号从次级侧传输至初级侧。后向传输器90类似于前向传输器80由ON传输分支92组成,然而不具有OFF传输分支93。同样,该后向传输器具有在一些设计方案中并非强制性需要的、后置的信号评估电路94。为了在初级侧评估一些在TOP次级侧上产生的信号,不一定需要的是,将该信号以完整长度传输至初级侧,在这里短传输脉冲或者一个重复序列的短传输脉冲就可能足够了。因此,在这里放弃了OFF传输分支。
图3示出前向传输器80的基本电路,其由第一反相器INV1、ON-传输分支82和相同的OFF-传输分支83以及信号评估电路84组成。因为两个传输分支相同地构建,所以仅详细示出了ON传输分支,其中,下面普遍的结论适用于两个传输分支。
相应的传输分支由初级侧的电路部分、次级侧的电路部分和各n个串联的高压电容器C1x、C3x(在这里x=1…n,并且下面也被称为HV电容器)组成,高压电容器使得两个电路部分连接起来。初级侧的电路部分具有两个桥式电路M1、M2和M3、M4,其带有各一个n沟道类型的晶体管M1、M3和各一个p沟道类型的晶体管M2、M4。n沟道晶体管(M1、M3)的源极接头连接到初级侧的参考电位gnd_pri上,而p沟道晶体管M2、M4的源极接头连接到初级侧的供电电压vdd_pri上。第一桥式电路晶体管M1、M2的栅极接头直接与前向传输器80的输入端IN连接。第二桥式电路晶体管M3、M4的栅极接头与第二反相器INV2的输出端连接,第二反相器INV2的输入端与前向传输器80的输入端IN连接。HV电容器C1x的串联电路一方面与第一桥式电路M1、M2的输出端a1连接,而另一方面与次级侧的第一节点a2连接。第一桥式电路M1、M2、HV电容器C1x的串联电路和次级侧的第一节点a2与其布线一起构造出第一子分支。第二子分支原则上相同地构建,仅在次级侧的第二节点b2的布线上不同于第一子分支。
次级侧的节点a2、b2的布线以如下方式构造并且与第一比较器COMP1连接。其它电容器C2、C4的第一接头与配属的节点a2、b2连接,而第二接头与次级侧的供电电压vdd_hs连接。次级侧的节点a2连接到第一比较器COMP1的反向输入端IN-上。次级侧的节点b2连接到第一比较器COMP1的非反向输入端IN+上。电阻R1、R2或者R3、R4形成次级侧的供电电压vdd_hs与次级侧的参考电位gnd_hs之间的各一个分压器,所述分压器的中点与配属的节点a2、b2连接。与分压器并联有由两个齐纳二极管Z1、Z2或Z3、Z4和一个电阻R5或R6组成的串联电路,并且该相应的电路的中点又与节点连接。第一比较器COMP1的输出端OUT_ON同时是对应的ON-传输分支82的输出端,并且与信号评估电路84的配属的输入端连接。
有利地,通过如下方式来选择HV电容器C1x、C3x的串联电路的电容与相应的节点a2、b2的次级侧布线的配属的其它电容器C2、C4的电容之间的关系,即,其电容为:C1ges/C2=C3ges/C4<<1,其中,相应串联电路的总电容C1ges、C3ges通过如下公式得知:
C1ges=(C11*C12*...*C1n)/(Cl1+C12+...+C1n),或者
C3ges=(C31*C32*...*C3n)/(C31+C32+...+C3n)。
根据本发明,串联的HV电容器C1x、C3x的击穿电压的总和大于次级侧的供电电压vdd_sek与初级侧的参考电位gnd_pri之间最大出现的电位差。只要在根据本发明的传输方法的范围内在次级侧的节点a2、b2上(即初级侧参考电位和次级侧参考电位与供电电压之间)不出现电压瞬变,那么传输分支就处于稳态。于是,次级侧的节点a2、b2上相对于次级侧的参考电位gnd_sek的电位通过分压器R1、R2或R3、R4并且通过次级侧的供电电压vdd_sek的高度来确定。分压器通过如下方式构造,即,与次级侧的第二节点b2上的电位相比,在稳定平衡状态下次级侧的第一节点a2上的电位稍微较高,例如为200mV。由此确保了,第一比较器COMP1在稳定平衡状态下通过如下方式被操控,即,其输出端OUT_ON保持在LOW状态“AUS”上。
此外,分压器R1、R2和R3、R4通过如下方式设计,即,次级侧的节点a2、b2上的电位大致对应于次级侧的供电电压vdd_sek的一半。在节点a2、b2上出现电压瞬变的情况下,次级侧的节点a2、b2的布线的其它结构元件Z1、R5、Z2或者Z3、Z4、R6将可能的电位斩波分别限定到一个上限值和一个下限值上。在此,分别通过如下方式来选择齐纳二极管Z1…Z4的齐纳电压,即,次级侧的节点a2、b2上的电位可以仅占据确定的电压窗口内部的值。
在初级侧与次级侧的参考电位之间的正电压在时间上快速变化时,由于功率半桥的开关过程而导致:根据电容分压原理,电压分配在相应的传输分支的串联电容器上。在节点X1x(其中x=1...n-1)上产生n-1个中间电位。在适当地确定电容器C1x和C2或者C3x和C4的规格的情况下,变化着的电压近似均匀地分配在节点X1x和a2或者X3x和b2上,从而在每个电容器上都存在压降,该压降大致相应于vdd_sek与gnd_pri之间的当前存在电压的1/n份。电压的由电容器产生的分量也在时间上的电压变化衰减之后得以维持,这是因为电容器保持着所存储的电荷。
通过HV电容器C1x、C3x上的电荷移动,经由传输分支的根据本发明的信号传输不依赖于如下情况来实现,即,与初级侧的参考电位gnd_pri相比,次级侧的参考电位gnd_sek是否在静态情况下更高、相等或者更低。
依据根据本发明的方法,在前向ON-传输分支82的输入端IN上的输入信号直接接到ON-传输分支82的输入端上,并且反向地接到OFF-传输分支83的输入端上。由于ON-传输分支82和OFF-传输分支83的实施方式相同,所以下面仅详细描述ON-传输分支的功能。为了阐述,图5示出针对具有两个串联的HV电容器(也就是说n=2)的实施方式的配属的模拟结果(在TOP次级侧的正参考电位gnd_sek=600V的情况下)。在此,初级侧的参考电位gnd_pri示例性地处于地电位(0V)上。选择矩形信号来作为信号形状。分别示出了输入端IN上的信号、节点X11、X31和a2、b2上的电位分布以及ON传输分支的输出端OUT_ON上的信号。上述内容以相同的方式适用于带有互换正负输入信号边沿的OFF传输分支。
在输入端IN上的正信号边沿的情况下,接通第一n沟道晶体管M1并且断开第一p沟道晶体管M2。对应地,初级侧的第一节点a1上的电位瞬间从接近初级侧的供电电压vdd_pri的电压下降至接近地电位gnd_pri的电压。在该电压变化期间,根据普遍公式IC=C*dUC/dt,电流IC1经由HV电容器C11、C12从次级侧流至初级侧,并且将次级侧的节点a2上的电位根据电容分压原理向下拉低例如400mV(参见图5,第Ⅰ段)。同时,通过第二反相器INV2将负信号边沿接到第二桥式电路M3、M4上,由此断开第二n沟道晶体管M3并且接通第二p沟道晶体管M4。由此,初级侧的第二节点b1上的电位瞬间从接近地电位gnd_pri的电压上升至接近初级侧的供电电压vdd_pri的电压。在该电压变化期间,电流IC3经由HV电容器C31、C32从初级侧流至次级侧,并且将次级侧的节点b2上的电位向上拉高例如400mV(参见图5,第Ⅰ段)。通过带有反向设置的符号的这种电位斩波,现在次级侧的节点a2上的电位小于次级侧的节点b2上的电位,由此前向传输器的输出端OUT_ON具有值HIGH“Ein”。在电压瞬变结束之后,次级侧的节点上的电位根据电阻-电容式的节点阻抗随着时间常数指数地接近其静态值(参见图5,第Ⅱ段)。第Ⅱ段中指数衰减过程的时间常数Ta2或者Tb2综合了所有的电阻和电容分量,它们参与了对应的节点a2或b2的电荷反转。一旦在输入端IN上未出现断开边沿,那么自动地继续放电至基本静态(参见图5,第Ⅳ段)。只要放电过程在如下程度上衰减,即次级侧的第一节点a2处于比次级侧的第二节点b2更高的电位,那么例如在500ns之后再次将传输分支的输出端OUT_ON接到LOW上(参见图5,第Ⅲ段)。
在构建初级侧与次级侧之间的电压时会在节点X11、X31上出现300V的中间电位。在模拟中,针对上升沿和下降沿,由节点a1、b1上的开关信号边沿引起的电位偏移为大约5V。
信号在输入端IN上的负边沿并没有导致ON-传输分支82的输出信号(参见图5,第Ⅴ段),具体而言,该负边沿产生了OFF-传输分支83上未示出的对应信号。如果应该还未达到稳定平衡状态,那么负信号边沿直接导致第一比较器COMP1的输出端OUT_ON上的LOW电平(参见图5,第Ⅵ段)。同样适用的是,输入端IN上的信号的正边沿总是导致ON-传输分支82的输出端OUT_ON上的HIGH电平,而不依赖于如下情况,即次级侧的节点a2、b2上的稳定平衡状态是否已出现。因此只要相应开关状态还未存在,输入端IN上的每个边沿都总是导致输出端OUT_ON上的该相应开关状态。因此,也可以传输高频率的脉冲序列。
其它的模拟显示了,信号传输通过HV电容器上的电荷移动不依赖于如下情况来进行,即,与初级侧的参考电位gnd_pri相比,次级侧的参考电位gnd_sek是否在静态情况下更高、相等或者更低。在功率开关的开关过程中(其中同时或者前后相距短暂地断开或者接通BOT开关并且接通或者断开TOP开关),半桥输出端上的电压以每个时间单元的快速变化(电压瞬变)而上升或下降,例如10kV/μs。同时,次级侧的参考电位gnd_sek上升相同的量。在该阶段期间,经由传输分支82、83并因此经由整个前向传输器80的信号传输是不可行的并且也是不希望的。
经由根据本发明的前向传输器从初级侧到次级侧的信号传输可以总结如下。在正输入信号边沿的情况下,在ON-传输分支82的输出端OUT_ON上产生确定长度的正脉冲,其由信号评估电路84得到。此后,将前向传输器80的输出端OUT置于接通状态(例如HIGH),该接通状态也在信号结束之后出现在输出端OUT_ON上。OFF-传输分支83的输出端OUT_OFF保持在LOW上。在负输入信号边沿的情况下,在OFF-传输分支83的输出端OUT_OFF上产生确定长度的正脉冲,其同样由信号评估电路84得到。此后,将前向传输器80的输出端OUT置回原位。ON-传输分支82的输出端OUT_ON保持在LOW上。输入端IN上的信号以完整的长度传输并且被转交给TOP次级侧40。在初级侧的参考电位gnd_pri与次级侧的参考电位gnd_sek之间的电压瞬变很快的时候,不发生任何信号传输。传输分支的输出端OUT_ON、OUT_OFF停留在LOW状态或者被置回LOW状态。前向传输器80的输出端OUT上所存储的状态维持不变。
为了在前向传输器的输出端上达到足够用于可靠探测的脉冲长度(例如500ns),节点a2和b2上的放电时间常数必须足够大。该放电时间常数通过节点a2和b2上的电阻和电容负载来确定。为了电路的节省空间的单片集成,节点a2和b2的大部分所需要的电容负载优选通过低压电容器C2和C4来实现,这是因为它们相对于电路的HV电容器具有每个电容单元小得多的面积需求。同时,初级侧与次级侧之间的电容式耦合应该保持得尽可能低。因此,必须满足上述条件:C1ges/C2=C3ges/C4<<1。因为视生产而定地并非传输分支的所有串联电容器都具有相同的电容值,所以必然得出中间电位节点X11至X1n-1或者X31至X3n-1上的电压分布不均匀。为了在一个或多个HV电容器上避免电压超出介电强度,设置有关于所述电容器的限压装置。
类似于图3,图4示出根据本发明的后向传输器90的基本电路,该后向传输器在这里仅构造为ON传输分支92。附图标记以分别带有后缀“r”的方式对应于附图3的附图标记,以便标记为反向传输。
围绕前面提到的限压电路SPB,根据图3的前向传输分支的基本电路在根据图6的实施方式中进一步得以扩展。例如,在这里假设n=2,也就是说在每个传输分支中串联有两个HV电容器。中间电位节点X11和X31分别通过两个反极串联的齐纳二极管连至共同的节点Y,节点Y又形成带有vdd_pri与vdd_sek之间的对称电容器(C5、C6)的另一电容分压器的中点。此外,传输电路包含关于每个HV电容器(例如在图6中为C5和C6)的限压电路,其中,在这里上限压电路与次级侧的工作电压电位vdd_sek和节点Y连接,而下限压电路与节点Y和初级侧的工作电压电位vdd_pri连接。限压电路相同地构建,并且由齐纳二极管补偿电路组成,该补偿电路构造为y个同极齐纳二极管Z5y、Z6y(其中y=1...m)的串联电路,其中,相应最上面的齐纳二极管Z5m、Z6m的阴极与限压电路的上接头连接,而最下面的齐纳二极管Z51、Z61的阳极与限压电路的下接头连接。与齐纳二极管的串联电路并联有各一个限压晶体管(同样构造为高压晶体管HV5、HV6),其中,漏极与相应的限压电路的上接头连接,而源极与相应的限压电路的下接头连接。限压电路通过电阻R5、R6补充完整,该电阻的第一接头与限压晶体管HV5、HV6的栅极和最下面的齐纳二极管Z51、Z61的阴极连接,而其第二接头与限压电路的下接头连接。相应的限压晶体管HV5、HV6的栅极一方面与串联电路的第一齐纳二极管Z51或Z61的阴极连接,而另一方面经由电阻R5或R6与串联电路的第一齐纳二极管Z51或Z61的阳极连接。
根据图6的实施方式中的电路扩展部的工作原理如下。HV电容器C5和C6形成初级侧与次级侧之间的另一电容分压器。在HV电容器C5和C6规格相同的情况下,在初级侧与次级侧的参考电位之间的正电压在时间上快速变化的情况下,在节点Y上出现初级侧与次级侧之间的半电压。如果电容式电压分配在传输分支中是如下这样的,即,在没有扩展布线时,以齐纳二极管Z1a2、Z1b2或者Z3a2、Z3b2的齐纳电压绝对值来不同于节点Y上电压的电压值出现在节点X11或者X31上,那么对应的齐纳二极管Z1a2或Z1b2或者Z3a2或Z3b2超出其齐纳电压,并且节点X11或X31与节点Y之间有补偿电流流经处于击穿状态的齐纳二极管和相应另一处于导通状态下的齐纳二极管。补偿电流一直流过,直至X11或X31与Y之间的电位相互接近,使得齐纳二极管链Z1a2、Z1b2或者Z3a2、Z3b2再次阻断。如果节点Y上的电容负载远远大于节点X11或X31上的电容负载(也就是说,C5+C6>>C11+C12或者C31+C32),那么在补偿过程期间主要出现X11或者X31上的电位变化。限压电路相对于vdd_pri(下电路)和vdd_sek(上电路)限定节点Y上的电位。如果在补偿过程期间HV电容器C5或者C6之一上的电压上如此地大,即超出y个串联齐纳二极管的箝位电压Uclamp(Uclamp=y*Uz),那么横向电流开始流过变成低电阻的齐纳二极管链,该横向电流导致过压下降。一部分电流过电阻R5和R6。如果R5或R6上的压降超出HV5或HV6的阈值电压,那么就打开限压晶体管。在HV5或HV6的漏极-源极路径上出现附加的低电阻的横向电流路径。因此,节点Y可以更简单地保持或者以高电流快速地反转电荷。通过这种方式,在节点Y上的电压得到限定并且间接通过Z1a2、Z1b2或者Z3a2、Z3b2也限定在节点X11和X31上的电压。在此,相应的限压电路的y个串联的齐纳二极管的箝位电压Uclamp必须小于HV电容器C5和C6、C11和C12、C13和C32以及限压晶体管HV5和HV6上的允许电压。
图7示出根据本发明的传输器的另一实施方式,利用这种实施方式可以越过高的势垒而传输信号,该势垒大于单个单片集成电路中的介电强度。相应的介电强度一方面由集成传输电路的击穿电压来确定,该击穿电压在常规的拓扑结构中由所使用的高压结构元件(集成高压晶体管)的击穿电压来确定,并且另一方面相应的介电强度由初级侧与次级侧之间的绝缘介电强度来确定。该绝缘介电强度由半导体工艺确定,并且不可以利用电路技术上的措施来提高。相反,传输电路的介电强度(如上所述)由于在多芯片模块中串联使用n个高压结构元件而被提高到n倍的值上。
因为在绝大多数情况下绝缘击穿电压和可供使用的高压结构元件的击穿电压近似相等,所以当n个高压结构元件中的每个都集成在单独的基底上时,整个传输电路的介电强度可以被仅提高n倍值。因此,利用根据现有技术的600V绝缘方法可以克服更高的电位差。如果例如使用两个芯片,那么也可以针对1200V电压级别实现集成电路布局,在三个芯片时实现针对最多1800V电压级别的集成电路布局并且针对其他电压级别也是类似的。
在该实施方式中,前向传输器的实施方式不同于根据图3的实施方式的区别在于,传输器分配到n个独立的芯片上,其中,在每个芯片上都集成有n个HV电容器C11至C1n或者C31至C3n中的一个。在芯片1上集成有HV电容器C11和C31、晶体管M1至M4以及反相器INV2。必要时可以在芯片1上集成其他的电路,例如像逻辑组件以及用于BOT开关的驱动器。第一芯片1的背侧接触部(操作晶圆“handle wafer”)HW1与初级侧的参考电位gnd_pri连接。芯片2至n-1包含:各两个HV电容器,每个传输分支一个(传输分支像在第一和第二实施方式中那样分别与HV电容器C11至C1n或者C31至C3n连接);以及相应的芯片的齐纳二极管Z1ax和Z1bx或者Z3ax和Z3bx(其中x=2...n-1),所述齐纳二极管的一个接头与节点X1x-1或者X3x-1连接,而相应的另一接头与相应的芯片的背侧接触部HWx(其中x=2...n-1)连接。在每种情况下,芯片n都包含HV电容器C1n和C3n、齐纳二极管Z1an、Z1bn、Z3an、Z3bn、电容器C2和C4、电阻R1至R6、齐纳二极管Z1至Z4以及比较器COMP1。芯片n的背侧接触部HWn与齐纳二极管Z1an或Z3an的各一个接头连接。
在根据图6的前向传输器的实施方式中,信号传输利用根据本发明的传输方法像在根据图3和图5的前面的实施方式那样的类似的方式来进行。分别反极串联的齐纳二极管Z1ax和Z1bx或Z3ax和Z3bx将相应的芯片的背侧接触部HWx连至相应芯片的相应中间电位节点X1x-1或者X3x-1(其中x=2...n-1)上。

Claims (15)

1.一种具有传输电路的操控电路,所述传输电路用于越过势垒将输入信号从具有第一基础电位的第一电位侧(Pri、Sek)传输至具有第二基础电位的第二电位侧(Sek、Pri),所述操控电路具备带有第一电位侧与第二电位侧之间的电容耦合的电容式起作用的传输装置(80、90),其中,
所述传输装置(80、90)具有正好一个或者两个分支,因此仅具有一个ON-传输分支或者具有一个ON-传输分支(82)和一个OFF-传输分支(83),它们本身分别具有第一和第二子分支,其中,
所述第一电位侧与第二电位侧之间的电容耦合在每个子分支中都通过串联多个第一高压电容器及第二高压电容器(C1x、C3x,其中x=1...n或者x=1r...nr)来构造,所述高压电容器又与所述第二电位侧上配属的电容器(C2、C4或者C2r、C4r)一起形成各一个串联电路,其中,在相应的传输分支内部,所述输入信号直接接在第一子分支上并且经由第二反相器(INV2、INV2r)接在第二子分支上,并且
其中,在两个分支中,输入端(IN)上的输入信号直接接在所述ON-传输分支(82)上并且经由第一反相器(INV1)接在所述OFF-传输分支(83)上。
2.根据权利要求1所述的操控电路,其中,与分支的第一高压电容器和第二高压电容器(C1x、C3x)并联地布置有具有与第一高压电容器和第二高压电容器(C1x、C3x)相同数量的对称电容器(C5、C6)的另一电容分压器,其中,对称电容器(C5、C6)的每个中间电位(X1x、X3x)都与配属的高压电容器(C1x、C3x)借助于齐纳二极管补偿电路(ZA)连接。
3.根据权利要求2所述的操控电路,其中,所述齐纳二极管补偿电路(ZA)构造为各两个由两个齐纳二极管(Z1ax、Z1bx或Z3ax、Z3bx,其中x=2...n)组成的串联电路,所述齐纳二极管以其阳极或者阴极彼此连接,并且其阴极或者阳极与所述对称电容器(C5、C6)的相应的中间电位(Y)和所述高压电容器(C1x、C3x)的配属的中间电位(X1x、X3x)连接。
4.根据权利要求2所述的操控电路,其中,所述对称电容器(C5、C6)的串联电路,即所述另一电容分压器与所述第一电位侧和所述第二电位侧(Pri、Sek)的供电电位(vdd_sek、vdd_prim)连接。
5.根据权利要求2所述的操控电路,其中,与所述另一电容分压器的每个对称电容器(C5、C6)都并联有一个限压电路(SPB)。
6.根据权利要求5所述的操控电路,其中,具有上下接头的所述限压电路(SPB)由其他齐纳二极管(Z5y、Z6y,其中y=1...m)的串联电路和并联的限压晶体管(HV5、HV6)组成,所述限压晶体管的源极与所述限压电路(SPB)的下接头连接,所述限压晶体管的漏极与所述限压电路(SPB)的上接头连接,并且所述限压晶体管的栅极一方面与所述串联电路的第一齐纳二极管(Z51、Z61)的阴极连接,而另一方面经由电阻与所述串联电路的第一齐纳二极管的阳极连接。
7.根据权利要求1至6之一所述的操控电路,其中,相应的部件以单片集成的方式布置在多个彼此电绝缘的基底(芯片1...芯片n)上。
8.根据权利要求7所述的操控电路,其中,齐纳二极管补偿电路(ZA)的中点与基础电位(HWx,其中x=1...n)导电连接。
9.根据权利要求7所述的操控电路,其中,相应的部件布置在两个基底(芯片1、芯片n,其中n=2)上,并且在这种情况下,所述第一电位侧的部件布置在第一基底上,而所述第二电位侧的部件布置在第二基底上。
10.根据权利要求7所述的操控电路,其中,所述相应的部件布置在多于两个基底(芯片x,其中x=1...n)上,并且在这种情况下,所述第一电位侧的部件布置在第一基底上,而所述第二电位侧的部件布置在第二基底上,以及高压电容器和配属的限压电路布置在相应自身的其他基底(芯片2...芯片n-1)上。
11.根据权利要求8所述的操控电路,其中,相应的基底(芯片1...芯片n)布置在多芯片模块内部。
12.根据权利要求9所述的操控电路,其中,相应的基底(芯片1...芯片n)布置在多芯片模块内部。
13.根据权利要求10所述的操控电路,其中,相应的基底(芯片1...芯片n)布置在多芯片模块内部。
14.一种用于运行根据权利要求1至13之一所述的操控电路的方法,其中,在第一电位侧上,传输装置(80、90)的输入端(IN)上的输入信号直接接到ON-传输分支上,其中,
在每个ON-传输分支中,输入信号产生流过第一子分支的第一高压电容器(C1x、C1xr)的电流和流过第二子分支的第二高压电容器(C3x、C3xr)的反向电流,相应的电流在第二电位侧上被探测到并且被输送给两个子分支的共同的评估电路(84、94),所述评估电路在第二电位侧上重构(OUT)第一电位侧的输入信号,并且其中,限压电路(SPB)与齐纳二极管补偿电路(ZA)相结合来限定相应的高压电容器上的分压降(X1x、X3x、X1xr、X3xr)。
15.根据权利要求14所述的用于运行操控电路的方法,其中,所述传输装置(80、90)的输入端(IN)上的输入信号直接接到ON-传输分支(82)上,并且以逆反的方式接到OFF-传输分支(83)上。
CN201310549758.6A 2012-11-07 2013-11-07 具有传输电路的操控电路和运行方法 Active CN103812485B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012220213.7 2012-11-07
DE102012220213.7A DE102012220213B3 (de) 2012-11-07 2012-11-07 Ansteuerschaltung mit Übertragungsschaltung und Verfahren zum Betrieb

Publications (2)

Publication Number Publication Date
CN103812485A CN103812485A (zh) 2014-05-21
CN103812485B true CN103812485B (zh) 2018-02-09

Family

ID=

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029349A1 (de) * 2007-06-26 2008-08-28 Siemens Ag Anordnung zur sicheren elektrischen Trennung von Schaltungsteilen
CN203590189U (zh) * 2012-11-07 2014-05-07 赛米控电子股份有限公司 具有传输电路的操控电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029349A1 (de) * 2007-06-26 2008-08-28 Siemens Ag Anordnung zur sicheren elektrischen Trennung von Schaltungsteilen
CN203590189U (zh) * 2012-11-07 2014-05-07 赛米控电子股份有限公司 具有传输电路的操控电路

Similar Documents

Publication Publication Date Title
US10897142B2 (en) Half bridge circuit with bootstrap capacitor charging circuit
CN203590189U (zh) 具有传输电路的操控电路
CN104319275B (zh) 静电放电保护电路
US8493101B2 (en) Drive circuit with a transmission circuit for capacitively transmitting a signal and associated method
CN103762969B (zh) 一种抗噪声干扰的高压侧栅驱动电路
TWI681630B (zh) 半橋式GaN電路及電子組件
CN107112988B (zh) 带有预防交叉导通电路的开关驱动器
JP5134987B2 (ja) 入力信号を伝達するためのtopレベルシフタを有する駆動回路及びそれに付属の方法
CN110289848A (zh) 电压电平转换电路
CN109302855B (zh) 脉冲驱动功率fet
CN104638886B (zh) 用于驱控具有对称接地的中间电路的桥式电路的驱控系统
US11522527B2 (en) Chip, signal level shifter circuit, and electronic device
CN102779479B (zh) Led显示系统
CN104039034B (zh) 用于运行至少一个发光机构的电路装置和方法
CN104283537B (zh) 功率半导体电路
CN103812485B (zh) 具有传输电路的操控电路和运行方法
CN103427663B (zh) 功率变换器和矩阵变换器
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路
CN103986124B (zh) 直流电压变换器
CN105556819B (zh) 具有改进的击穿免疫性的逆变器
Hurez et al. A Disruptive Technology–Improving Half-Bridge Gate Driver Performances Using Galvanic Isolation
CN103066976B (zh) 一种低关断态电流晶体管电路
CN105047664A (zh) 静电保护电路及3d芯片用静电保护电路
CN213152027U (zh) 一种对称性的多mos并联驱动开关电路
CN108141033A (zh) 用于在“h桥”型装置中限制电流的方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant