CN103761211A - 面向片上网络结构多核芯片组的路由地址变换方法 - Google Patents

面向片上网络结构多核芯片组的路由地址变换方法 Download PDF

Info

Publication number
CN103761211A
CN103761211A CN201410053540.6A CN201410053540A CN103761211A CN 103761211 A CN103761211 A CN 103761211A CN 201410053540 A CN201410053540 A CN 201410053540A CN 103761211 A CN103761211 A CN 103761211A
Authority
CN
China
Prior art keywords
address
information
data message
routing address
multi core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410053540.6A
Other languages
English (en)
Inventor
侯宁
卢亚鹏
贺炜
祁林
樊晓红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan University of Urban Construction
Original Assignee
Henan University of Urban Construction
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan University of Urban Construction filed Critical Henan University of Urban Construction
Priority to CN201410053540.6A priority Critical patent/CN103761211A/zh
Publication of CN103761211A publication Critical patent/CN103761211A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开了一种面向片上网络结构多核芯片组的路由地址变换方法，多核芯片组采用数据报文通讯，数据报文的头切片包括一个移位步幅、多个目的地址和一个源地址，移位步幅的取值以及目的地址的个数均等于数据报文需要流经的多核芯片的个数。通讯初始时，头切片中的第r个目的地址的信息为在第r个多核芯片中数据报文最后流经核心的路由地址信息，在将数据报文从第r个多核芯片输入第r+1个多核芯片时，依次通过移位模块和路由地址替换模块分别对数据报文进行移位操作和路由地址替换操作。本发明解决了片上网络结构多核芯片组报文传输过程中的路由地址变换问题，实现了一种面向片上网络结构多核芯片组的路由地址变换方法。

Description

面向片上网络结构多核芯片组的路由地址变换方法
技术领域
本发明涉及一种路由地址变换方法，具体涉及一种面向片上网络结构多核芯片组的路由地址变换方法。
背景技术
由于提升单核芯片的频率会带来过多的热量且无法同步的提升芯片性能，因此多核芯片正逐步替代单核芯片。多核芯片是指在一颗芯片内集成多个完整的计算核心。多核芯片利用多个计算核心并行执行任务以实现芯片性能提升。
片上网络(Network-on-Chip，NoC)提供高带宽、低延迟和低功耗的片上通讯，是一种高效的片上互连通讯技术。计算核心作为节点连接在片上网络上即构成片上网络结构多核芯片。
由于人们对复杂应用的无限渴求，需要计算能力更强的硬件系统提供支持。考虑到单块多核芯片内部集成的计算核心数量有限，而重新设计包含更多计算核心的多核芯片将受到芯片面积，项目成本的限制。利用高速通讯接口将多块多核芯片连接起来，组成多核芯片组协同工作，将成为一种廉价、低风险的应用解决方案。
片上网络结构多核芯片采用报文通讯，利用片上路由器转发报文。多核芯片内片上网络的编址空间固定，无法满足多核芯片组的寻址要求，因此需要寻找一种面向片上网络结构多核芯片组的路由地址变换方法，解决片上网络结构多核芯片组报文传输过程中的路由地址变换问题。
发明内容
发明目的：本发明实现了一种面向片上网络结构多核芯片组的路由地址变换方法，解决了片上网络结构多核芯片组报文传输过程中的路由地址变换问题。
为解决上述技术问题，本发明采用的技术方案是：
面向片上网络结构多核芯片组的路由地址变换方法，其特征在于：多核芯片组采用数据报文通讯，所述数据报文的头切片包括一个移位步幅、多个目的地址和一个源地址，所述移位步幅的取值以及目的地址的个数均等于数据报文需要流经的多核芯片的个数，定义多核芯片的个数为N，则目的地址的个数为N，移位步幅的取值为N，定义正整数r∈[1...N-1]，通讯初始时，头切片中的第r个目的地址的信息为在第r个多核芯片中数据报文最后流经核心的路由地址信息，在将数据报文从第r个多核芯片输入第r+1个多核芯片时，依次通过移位模块和路由地址替换模块分别对数据报文进行移位操作和路由地址替换操作；所述移位操作过程为，对源地址中的信息、第一个目的地址的信息至第N-r+1个目的地址的信息进行循环移位，即将第一个目的地址的信息赋给源地址，源地址的信息赋给第N-r+1个目的地址，第N-r+1个目的地址的信息赋给第N-r个目的地址，第N-r个目的地址的信息赋给第N-r-1个目的地址，如此依次移位，移位步幅的取值为N-r；所述路由地址替换操作过程为，将源地址的信息替换为数据报文进入第r+1个多核芯片时第一个流经核心的路由地址信息
所述移位模块和路由地址替换模块构成路由地址变换器，所述路由地址变换器设置在多核芯片内部或者多核芯片外部。
有益效果：本发明的数据报文的头切片包括一个移位步幅、多个目的地址和一个源地址，将该数据报文从第r个多核芯片输入第r+1个多核芯片时，依次通过移位模块和路由地址替换模块分别对数据报文进行移位操作和路由地址替换操作，解决了片上网络结构多核芯片组报文传输过程中的路由地址变换问题，实现了一种面向片上网络结构多核芯片组的路由地址变换方法。
附图说明
图1为本发明的头切片的示意图。
图2为本发明的数据报文传输过程的示意图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
本发明的面向片上网络结构多核芯片组的路由地址变换方法，多核芯片组采用数据报文通讯，如图1所示，数据报文的头切片包括一个移位步幅、多个目的地址和一个源地址，所述移位步幅的取值以及目的地址的个数均等于数据报文需要流经的多核芯片的个数，定义多核芯片的个数为N，则目的地址的个数为N，移位步幅的取值为N，定义正整数r∈[1...N-1]，通讯初始时，头切片中的第r个目的地址的信息为在第r个多核芯片中数据报文最后流经核心的路由地址信息，在将数据报文从第r个多核芯片输入第r+1个多核芯片时，依次通过移位模块和路由地址替换模块分别对数据报文进行移位操作和路由地址替换操作。
移位操作过程为，对源地址中的信息、第一个目的地址的信息至第N-r+1个目的地址的信息进行循环移位，即将第一个目的地址的信息赋给源地址，源地址的信息赋给第N-r+1个目的地址，第N-r+1个目的地址的信息赋给第N-r个目的地址，第N-r个目的地址的信息赋给第N-r-1个目的地址，如此依次移位，移位步幅的取值为N-r。
路由地址替换操作过程为，将源地址的信息替换为数据报文进入第r+1个多核芯片时第一个流经核心的路由地址信息。
分别实施移位操作和路由地址替换操作的移位模块和路由地址替换模块构成了路由地址变换器，路由地址变换器设置在多核芯片内部或者多核芯片外部，即移位操作和路由地址替换操作可以在多核芯片内部或者多核芯片外部实施。
通过以下实例说明数据报文的传输过程，所述的路由地址变换方法不受路由算法限制，甚至不同的多核芯片可以采用不同的路由算法，为了方便说明，如图2所示，假设片上网络采用二维坐标编址，路由器采用XY路由算法，且路由器固定读取第一目的地址的坐标完成路由计算，其中chip0，chip1，chip2表示多核芯片。
数据报文需要从路由地址信息为12的源节点流经chip0中路由地址信息为30的节点进入chip1，通过chip1中路由地址信息为33的节点进入chip2，最终到达chip2中路由地址信息为21的目的节点。整个传输过程中，数据报文共流经3个多核芯片，为chip0，chip1和chip2，相应的头切片应包含3个目的地址，分别为第一个目的地址(路由地址信息为30)、第二个目的地址(路由地址信息为33)和第三个目的地址(路由地址信息为21)，相应的头切片的移位步幅的取值为3。
数据报文从路由地址信息为12的源节点流经chip0中路由地址信息为30的节点进入chip1，在数据报文从chip0输入chip1的过程中，数据报文先进行移位操作：将第一个目的地址的信息30赋给源地址，源地址的信息12赋给第三个目的地址，第三个目的地址的信息21赋给第二个目的地址，第二个目的地址的信息33赋给第一个目的地址，移位步幅的取值为2(即3减去1)。然后对移位操作后的数据报文进行路由地址替换操作：将源地址的信息替换为数据报文进入chip1时第一个流经核心的路由地址信息，即将路由地址信息00赋给源地址。
数据报文通过chip1中路由地址信息为33的节点进入chip2，在数据报文从chip1输入chip2的过程中，数据报文先进行移位操作：将第一个目的地址的信息33赋给源地址，源地址的信息00赋给第二个目的地址，第二个目的地址的信息21赋给第一个目的地址，移位步幅的取值为1(即2减去1)，在此过程中第三个目的地址不参加移位。然后对移位操作后的数据报文进行路由地址替换操作：将源地址的信息替换为数据报文进入chip2时第一个流经的核心的路由地址信息，即将路由地址信息03赋给源地址。随后数据报文按照现在的第一目的地址到达chip2中路由地址信息为21的目的节点。
通过路由地址替换模块，根据需要，数据报文到达目的节点后会向源节点返回应答报文，例如在读操作中，目的节点收到源节点的读请求报文将发送应答报文返回源节点。本例中具体实施方式为，目的节点将接收到的报文中的源地址位与第一个目的地址位循环移位，并将移位步幅修改为3，即目的节点将收到的”1，12，00，21，03”修改为”3，12，00，03，21”。按照上述方法即可返回源节点。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.面向片上网络结构多核芯片组的路由地址变换方法，其特征在于：多核芯片组采用数据报文通讯，所述数据报文的头切片包括一个移位步幅、多个目的地址和一个源地址，所述移位步幅的取值以及目的地址的个数均等于数据报文需要流经的多核芯片的个数，定义多核芯片的个数为N，则目的地址的个数为N，移位步幅的取值为N，定义正整数r∈[1...N-1]，通讯初始时，头切片中的第r个目的地址的信息为在第r个多核芯片中数据报文最后流经核心的路由地址信息，在将数据报文从第r个多核芯片输入第r+1个多核芯片时，依次通过移位模块和路由地址替换模块分别对数据报文进行移位操作和路由地址替换操作；
所述移位操作过程为，对源地址中的信息、第一个目的地址的信息至第N-r+1个目的地址的信息进行循环移位，即将第一个目的地址的信息赋给源地址，源地址的信息赋给第N-r+1个目的地址，第N-r+1个目的地址的信息赋给第N-r个目的地址，第N-r个目的地址的信息赋给第N-r-1个目的地址，如此依次移位，移位步幅的取值为N-r；
所述路由地址替换操作过程为，将源地址的信息替换为数据报文进入第r+1个多核芯片时第一个流经核心的路由地址信息。
2.根据权利要求1所述的面向片上网络结构多核芯片组的路由地址变换方法，其特征在于：所述移位模块和路由地址替换模块构成路由地址变换器，所述路由地址变换器设置在多核芯片内部或者多核芯片外部。
CN201410053540.6A 2014-02-14 2014-02-14 面向片上网络结构多核芯片组的路由地址变换方法 Pending CN103761211A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410053540.6A CN103761211A (zh) 2014-02-14 2014-02-14 面向片上网络结构多核芯片组的路由地址变换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410053540.6A CN103761211A (zh) 2014-02-14 2014-02-14 面向片上网络结构多核芯片组的路由地址变换方法

Publications (1)

Publication Number Publication Date
CN103761211A true CN103761211A (zh) 2014-04-30

Family

ID=50528451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410053540.6A Pending CN103761211A (zh) 2014-02-14 2014-02-14 面向片上网络结构多核芯片组的路由地址变换方法

Country Status (1)

Country Link
CN (1) CN103761211A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112367279A (zh) * 2020-10-30 2021-02-12 河南城建学院 一种基于二维mesh结构多核芯片组的路由方法及系统
CN112532527A (zh) * 2020-12-07 2021-03-19 清华大学 路由控制方法及人工智能处理器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753388A (zh) * 2008-11-28 2010-06-23 中国科学院微电子研究所 适用于多核处理器片上和片间扩展的路由及接口装置
CN103346863A (zh) * 2013-07-03 2013-10-09 同济大学 一种算术域比特交织编码调制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753388A (zh) * 2008-11-28 2010-06-23 中国科学院微电子研究所 适用于多核处理器片上和片间扩展的路由及接口装置
CN103346863A (zh) * 2013-07-03 2013-10-09 同济大学 一种算术域比特交织编码调制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
侯宁 等: "面向NoC多核芯片组的任务映射算法", 《电子测量与仪器学报》, vol. 25, no. 8, 31 August 2011 (2011-08-31), pages 695 - 699 *
侯宁: "嵌入式多核处理器设计与实现关键技术研究", 《万方学位论文数据库》, 2 August 2013 (2013-08-02), pages 118 - 119 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112367279A (zh) * 2020-10-30 2021-02-12 河南城建学院 一种基于二维mesh结构多核芯片组的路由方法及系统
CN112532527A (zh) * 2020-12-07 2021-03-19 清华大学 路由控制方法及人工智能处理器

Similar Documents

Publication Publication Date Title
US10027433B2 (en) Multiple clock domains in NoC
CN101808032B (zh) 面向静态XY路由算法的二维网格NoC路由器优化设计方法
CN103345461B (zh) 基于fpga的带有加速器的多核处理器片上网络系统
CN102685017A (zh) 一种基于fpga的片上网络路由器
CN102170430A (zh) 一种多端口多网络协议转换器
CN105007226A (zh) 一种基于包电路交换技术的多播路由器及其工作方式
CN103106173A (zh) 多核处理器核间互联的方法
CN106844263B (zh) 一种基于可配置的多处理器计算机系统及实现方法
US9830283B2 (en) Multi-mode agent
CN103136163A (zh) 可配置实现fc-ae-asm和fc-av协议的协议处理器芯片
CN104408014A (zh) 一种计算系统之间处理单元互连的系统及方法
CN103530245A (zh) 一种基于fpga的srio互联交换装置
CN101883055B (zh) 路由转发表容量扩展实现方法、装置及交换设备
CN104052663A (zh) 一种大规模片上芯片互联方法及实现互联结构的路由算法
CN103902505A (zh) 一种基于开关网络的可配置fft处理器电路结构
CN103902498B (zh) 一种面向异构计算的软件定义服务器系统及方法
CN103761211A (zh) 面向片上网络结构多核芯片组的路由地址变换方法
CN102013984B (zh) 二维网状片上网络系统
CN104898775A (zh) 计算装置、存储装置、网络交换设备及计算机体系架构
US10614026B2 (en) Switch with data and control path systolic array
KR100662471B1 (ko) 시스템 온 칩 구조 및 데이터 전송 방법
Kumar et al. Towards power efficient wireless NoC router for SOC
CN109564562A (zh) 大数据运算加速系统和芯片
CN205862315U (zh) 一种基于fpga的cam结构
CN103810142B (zh) 可重构系统及其构建方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140430