CN103746706B

CN103746706B - 基于双游程交替编码的测试数据压缩与解压缩方法

Info

Publication number: CN103746706B
Application number: CN201410000298.6A
Authority: CN
Inventors: 程飞; 程一飞; 詹文法; 吴琼; 吴海峰; 朱世娟; 何姗姗; 黄丽; 暴阳
Original assignee: Anqing Normal University
Current assignee: Anqing Normal University
Priority date: 2014-01-01
Filing date: 2014-01-01
Publication date: 2016-08-17
Anticipated expiration: 2034-01-01
Also published as: CN103746706A

Abstract

本发明提出了一种基于双游程交替编码的测试数据压缩与解压缩方法，它以FDR码为基础，是一种变长到变长的压缩方法，根据测试集中除了有大量的0游程外，还有大量的1游程，提出了对0/1游程交替编码的方法，后一游程类型可以根据前一游程类型转变得到，这样在代码字中不需要表示游程类型，减少了游程所需代码字的长度，从而有效提高了压缩率。同时该方法中解码电路简单且独立于被测电路。基于此，本方法具有极好的应用前景。

Description

基于双游程交替编码的测试数据压缩与解压缩方法

技术领域

本发明涉及集成电路测试方法，具体涉及一种系统芯片的测试数据压缩与解压缩方法。

背景技术

随着工艺水平的提高，系统芯片SOC(System-on-a-chip)上集成的晶体管数目急剧增加。同时为了加速SoC的设计过程通常会广泛采用IP（Intellectual Property）核复用的设计技术。为了保证产品无缺陷，就必须对芯片进行测试，目前SoC测试面临的困难越来越多，测试数据量过大是当前面临的困难之一。为了应对测试数据急速增长的压力，通常行之有效的方法是采用压缩技术对测试数据进行压缩。测试数据压缩技术首先将测试集T_D按照一定的编码方法进行编码，编码后的结果记为T_E，并将T_E存储到ATE中。当对电路进行测试时，先将T_E通过ATE的传输通道传送到芯片上的解压电路，解压电路将T_E解压得到原测试集T_D，并将T_D施加到待测电路完成测试。采用压缩技术第一降低了ATE存储空间的需求，第二降低了ATE传输通道的压力，同时也减少了传输时间。

依据所采用编码的原理，可以将测试数据压缩方法分为基于统计编码、基于字典编码和基于游程编码等。在基于统计编码的压缩技术中，Huffman编码虽然能够得到最短的平均码字，但是它的解码电路较为复杂。基于字典编码的方案中第一需要存储字典，第二由于需要根据字典索引去找原始数据，增加了访问存储器的时间。基于游程的编码方案具有较高的数据压缩率和较小的解码电路开销，Golomb编码、FDR编码和AFR编码等都属于基于游程的编码方案，但上述方案仍然存在着压缩效率不高，编码复杂，解码时间长，测试成本高的缺陷。

游程包括0游程和1游程两种类型，其中0游程是指一个由至少1位的连续的0及结尾的1个1组成的字符段，1游程是指一个由至少1位的连续的1及结尾的1个0组成的字符段，连续0或连续1的位数称为游程长度l（以下记为L）；0游程中最后1位的1、1游程中最后1位的0理解为游程结束标志，不计入游程长度。如0000111111111111111111110中，00001是0游程，游程长度L为4，第5位的1理解为该游程结束标志；11111111111111111110是1游程，游程长度L为19，第20位的0理解为该游程结束标志。

发明内容

本发明所要解决的问题在于提供一种基于双游程交替编码的测试数据压缩与解压缩方法，这种方法能够达到提高压缩效率、降低测试成本的目标。

为解决上述技术问题，本发明的基于双游程交替编码的测试数据压缩与解压缩方法，包括以下步骤：

A、构建码表；

所述的码表包括以下字段：以k表示的组号、以L表示的游程长度、组前缀、组后缀、由组前缀和组后缀组合而成的游程代码字，码表中的记录按照游程长度递增排列并编组，组号k是升序排序的；

k=1时，第k组包括两条记录：若L=1，组前缀=10，组后缀=0；若L=2，组前缀=10，组后缀=1；

k>1时，第k组包括2^k+1条记录；

在第k组的前半组，组前缀以长度为k的0游程对应的编码表示；在第k组的前半组，组后缀由最小的k位二进制数至最大的k位二进制数依次排列；在第k组的后半组，组前缀以长度为k的1游程对应的编码表示；在第k组的后半组，组后缀同样由最小的k位二进制数至最大的k位二进制数依次排列；

B、编码步骤；

(1)初始化标志位flag，该flag对应一个期望的游程类型，并记录该flag的初始值为f；

(2)获取当前游程，根据当前游程长度L查表得到其游程代码字；

(3)判断当前游程类型与flag期望的游程类型是否相同，若相同则flag取反；若不同则输出分隔符01；

(4)输出当前游程对应的游程代码字；

(5)重复(2)-(4)直到整个测试集编码结束，得到连续的经过编码的测试集；

C、将上述步骤所得的经过编码的数据输入被测芯片的解码器；

D、解码步骤；

(a)解码器从经过编码的数据中读取一个游程并暂存；

(b)判断读取的游程是否为分隔符01，如是则f取反，继续读取下一个游程；否则判定读得的游程为组前缀；

(c)根据组前缀的位数计算组后缀的位数L_s，再连续读取L_s位数据，得到组后缀，根据组前缀和组后缀得到游程代码字；

(d)根据游程代码字确定目标游程的长度L，根据f确定目标游程的类型，并输出一个目标游程；

目标游程的长度值L的计算方法：依次取二进制数1、取组前缀的最高位、取组后缀组成一个二进制数，转换为十进制后减5即为L；

(e) f取反；

(f)重复上述(a)-(e)步骤直到整个经过编码的测试集解码结束。

所述的解码器由一个有限状态机FSM、一个k+2位计数器、一个log₂(k+2)位计数器和一个异或门构成。

本发明提出了一种变长到变长的压缩方法，它是一种双游程交替的编码方法。这种方法具备以下特点：（1）将测试集中的数据分类为0游程和1游程，并根据游程长度进行编码，对于大部分的游程，编码后所取得的游程代码字的长度小于游程本身长度，因而实现了较高压缩比的数据压缩；(2)相同长度的0/1游程使用相同的游程代码字，游程代码字只与游程长度相关而与游程类型无关，减小了编码复杂性；（3）对于实际的测试集编码，两两相邻的游程其类型不相同的几率较大，本方法默认状态为0/1游程交替出现，后一游程类型根据前一游程类型转变得到，这样在游程代码字中不需要表示游程类型，减少了游程代码字的长度；因此能够达到进一步提高压缩效率、降低测试成本的目标；如相邻游程类型相同，则在编码后的游程代码字序列中以01作为分隔符，在码表中，01是不作为组前缀出现的，因而可以避免误读。

本方法按照游程长度预置码表，测试集的编码过程在芯片外部完成，芯片内部解码器只需要计数、加减等简单运算功能，因而进一步降低了芯片开销、解码时间和测试成本。

附图说明

图1是本发明的基于双游程交替编码的测试数据压缩与解压缩方法的码表的示意图；

图2是使用本发明进行测试集编码的流程图；

图3使用本发明对经过编码的测试数据进行解压过程的流程图；

图4是本发明的解码器的一种实现方式的框图。

具体实施方式

下面结合附图对本发明做进一步说明。

本发明的基于双游程交替编码的测试数据压缩与解压缩方法，包括以下步骤：

A、构建码表；

如图1可见，所述的码表包括以下字段：以k表示的组号、以L表示的游程长度、组前缀、组后缀、由组前缀和组后缀组合而成的游程代码字，码表中的记录按照游程长度L递增排列并编组，组号k是升序排序的。

组号k为起始于1的十进制数，游程长度L为起始于1的十进制数；组前缀、组后缀表示为二进制字符串。

k>1时，第k组包括2^k+1条记录。

k>1时，在第k组的前半组，组前缀以长度为k的0游程对应的编码表示；在第k组的前半组(前2^k条记录)，各条记录中的组后缀由最小的k位二进制数至最大的k位二进制数依次排列；在第k组的后半组(后2^k条记录)，组前缀以长度为k的1游程对应的编码表示；在第k组的后半组，组后缀同样由最小的k位二进制数至最大的k位二进制数依次排列。所述的最小的k位二进制数指k个0组成的二进制数，所述的最大的k位二进制数指k个1组成的二进制数，所述的依次排列是指二进制数按由小到大顺序赋值到对应的记录。

依据上述规则，在码表中，01这个游程是不作为组前缀出现的，解码过程中，解码器首先读取组前缀，再根据组前缀判断和读取相应的组后缀，本发明将01作为分隔符，因而可以避免误读。

k>1时，前半组、后半组分别包括2^k条记录，前半组、后半组对应的组前缀不同；组后缀由k位二进制数组成，组后缀有2^k种形式，各个不同的组k值不同，因而由组前缀、组后缀组成的游程代码字与L具备一一对应的关系。长度相同的0/1游程采用相同的游程代码字，游程代码字与L对应，但并不反映游程类型，因而对于编码压缩后的数据，不需要为每一个游程设置类型表示标记，极大地节省了空间。

k>1时，由于第k组包括2^k+1条记录，因而在第k组，前2^k条记录的组前缀以长度为k的0游程对应的编码表示，也就是说，该组前缀包含k个0并以1结尾。组后缀由最小的k位二进制数至最大的k位二进制数依次排列，最小的k位二进制数由k个0组成，最大的k位二进制数由k个1组成。因而组前缀比组后缀长1位。

第k组的后半组，指本组中第2^k+1条记录至第2^k+1条记录，其组前缀以长度为k的1游程对应的编码表示；在第k组的后半组，组后缀同样由最小的k位二进制数至最大的k位二进制数依次排列。

因而在同一组中，组前缀有两种，其代码从形式上看，分别是长度为k的0游程和长度为k的1游程，其实际位数为k+1位；组后缀有2^k种，其实际位数为k位，两者是有对应关系的。

在所有记录中，L是不重复出现的。组号k递增且每个组包含的记录条数是与组号对应的，保证了每条记录都对应一个唯一的组号，也就是说，每一个L对应一个唯一的组号，而每个组号k对应多个L。不同的记录组号可能相同，在整个码表中，相邻记录的游程长度值L不同，相邻记录对应的组号k可能相同，码表中的组号k是升序排序的，整体上呈递增趋势。

本发明中，码表可以根据上述规则创建。也可以根据数学方法计算L与k的对应关系：以2为底数，以L+5为真数求对数后取整再减1，可以得到每个L值对应的k值。k值相同的L值归到同一组，并依L升序排序。

根据上述方法进行编码后的测试集输入被测芯片的解码器，在解码过程中，解码程序读出一个长度为1的0游程，也就是读出一个01，可以判定为分隔符。读出一个长度为k（k>1）的0游程或1游程，即可判定为组前缀，并可得到对应的组后缀长度为k并继续读取k位数据为组后缀。

本发明以码表作为编码的依据，在码表中，所有记录按照游程长度L的升序排序，L初始值为1，码表中的记录条数可根据需要设置为有限条。本发明中，解码过程在被测芯片内完成，编码程序及码表均设置在芯片以外，例如设置在PC端，因而并不增加芯片开销。

B、如图2可见，本发明的编码步骤包括；

(1)初始化标志位flag，该flag对应一个期望的游程类型，并记录该flag的初始值为f。记录flag的初始值为f的目的，是为后续的解码过程提供首个游程类型参照。

(2)获取当前游程，根据当前游程长度L查表得到其游程代码字。

本发明可以根据被测芯片的需要预置码表的规模，测试集的长度是有限的，游程的长度是有限的，因而码表规模也是有限的。

(3)判断当前游程类型与flag期望的游程类型是否相同，若相同则flag取反；若不同则输出分隔符01。

flag取反，表示本方法期望下一游程的类型发生转换。如flag当前值为0，表示当前期望0游程，取反后flag变为1，表示期望1游程。

(4)输出当前游程对应的游程代码字。

默认状态下，相邻游程类型不同，此时直接输出下一个游程对应的游程代码字。若下一游程与当前游程类型相同，则输出一个分隔符，该分隔符01是能被解码程序识别的。

(5)重复(2)-(4)直到整个测试集编码结束，得到连续的经过编码的测试集。

以下根据上述方法进行编码举例。

原始测试数据：00001 11111111111111111110 1110 00000001（41bits）；

编码后的数据：00101 1110000 01 00100 11000(24bits)，其中00101、1110000、00100、11000为相应游程对应的游程代码字，由于11111111111111111110、1110同于1游程，因此在它们之间插入01作为分隔符。

特殊情况的处理：对于测试集的结尾，可能出现不能构成游程的情形，例如结尾为1个0、1个1、若干个连续的0、若干个连续的1等情形，此时不能查表。为解决此问题，则需要在所获得的编码后面加上游程结束标志，让其构成一个游程。例如最后得到的结果是111111，则在其后添加1位0，变成1111110；例如得到得到的结果是00000，则添加1位1，得到000001。经过处理后，测试集的结尾也能查表编码，在后续的解码步骤，能够解码得到原始的结尾数据以及附加的游程结束标志，而在芯片测试过程中，对测试集数据长度是有要求的，因而在读取测试数据时，最后附加的游程结束标志不被读入，因而不影响测试结果。

C、将上述步骤所得的经过编码的数据输入被测芯片的解码器。

D、本发明的解码步骤包括：

(a)解码器从经过编码的数据中读取一个游程并暂存。

如前所述，经过编码的测试集中，每段游程代码字的组前缀的编码实际是一个0或1游程，但是不包括01游程。

(b)判断读取的游程是否为分隔符01，如是则表示目标游程类型与期望值不同，f取反，继续读取下一个游程；读取的游程不是分隔符01，则判定读得的游程为组前缀。

(c)根据组前缀的位数计算组后缀的位数L_s，再连续读取L_s位数据，得到组后缀，根据组前缀和组后缀得到游程代码字；组前缀的位数减1即为组前缀所示游程长度，也即是组后缀的位数。

目标游程的长度值L的计算方法：依次取二进制数1、取游程代码字的最高位（左起第一位）、取组后缀组成一个二进制数，转换为十进制后减5即为L。

此时，实现了将读得的游程代码字还原为原始的游程编码。

(e) f取反。此步骤与编码过程中的flag取反对应，表示默认为相邻游程类型不同。

(f)重复上述(a)-(e)步骤直到整个经过编码的测试集解码结束。

上述解码步骤中，根据f确定游程类型，根据游程代码字确定游程长度，f取反表示期望默认状态下相邻游程类型不同，如遇01则f再取反。以上过程正好完成了前述编码过程的解码，即实现了压缩与解压缩。

如图3、图4可见，以下给出解码器设计的一种具体实施方式，本发明包括但并不局限于此实施方式。

本实施例中，期待的初始游程为0游程，flag置为0，相应的f初始为0。

从图1可以看出游程的长度L可通过将1+组前缀起始位+所有组后缀组成的二进制数换算为十进制再减5即得到，即L=(1Xt)₂-5，其中X为对应编码的组前缀起始位、t为组后缀。如游程长度L=5，查表得对应的游程代码字为00110，其中001表现为一个长度为2的0游程，因而可判断为组前缀，10为组后缀，因而得到1+组前缀起始位+组后缀(1010)₂－5=5；如游程长度L=8，对应的码字为11001，组前缀110，组后缀01，因而得到 (1101)₂－5＝8。

因此使用一个k+2位计数器就可以输出相应的位串。而游程类型通过标志位来确定，可用一个异或门将有限状态机FSM的输出与标志位异或得到最后的data。

这种解压结构简单，独立于被测电路且大小可变，仅需要一个FSM(有限状态机)、一个k+2位计数器、一个log₂(k+2)位计数器和一个异或门。解压结构框图见附图4，其中的信号名称和功能描述见下表。

下面结合图3、图4介绍本实施例解码的基本过程。

（1）初始化 en=1,f=0；

（2）FSM接收编码的前缀并将前缀移入到k+2位计数器。en=shift=inc=1；若log₂(k+2)位计数器为1，且前缀第1位为0，即前缀为01，跳至（8）；

（3）移入1位1到k+2位计数器，继续移入前缀开始位到k+2位计数器；

（4）将尾部移入k+2位计数器，dec2=1，表示每进入一位log₂(k+2)位计数器减1，直到log₂(k+2)位计数器减为1；

（5）k+2位计数器进行减1操作。k+2位计数器每减1，out输出1位0，v=1，直到k+2位计数器减为5；

（6）将out输出与f异或得到最终输出；

（7）将out输出的1与f异或得到最终输出；

（8）f取反；

（9）重复2-8直到解码结束。

测试结果

为了验证本发明提出的方法的有效性，将其应用于ISCAS 89标准电路中几个规模较大的时序电路，采用美国Duke大学提供的MinTest ATPG测试生成工具产生的测试向量集。

下面给出本方法的实验结果，实验结果如表3所示。第1列是电路名称，第2列是原始测试数据位数，第3列是压缩后数据位数，第4列是压缩率。

为了验证本方法的压缩效果，将本方法与国内外相关成果进行比较，结果如表4所示。

第1列为电路名称，第2列是Golomb码压缩效果，第3列是FDR码压缩效果，第4列是交替连续长度码压缩效果，第5列是本方法压缩效果。从表4可以看出本方法与Golomb码压缩效果平均差是21.04%，比交替连接长度码压缩效果也提高了3.9%。双游程交替的压缩效率要好于其它三种编码方法，分析原因是因为测试集中除了有大量的0游程外，还有大量的1游程，因此同时对0/1游程进行编码可以获得更理想的压缩效果。

Claims

1.一种基于双游程交替编码的测试数据压缩与解压缩方法，包括以下步骤：

A、构建码表；

k>1时，第k组包括2^k+1条记录；

B、编码步骤；

(4)输出当前游程对应的游程代码字；

D、解码步骤；

(a)解码器从经过编码的数据中读取一个游程并暂存；

(e) f取反；

(f)重复上述(a)-(e)步骤直到整个经过编码的测试集解码结束。

2.根据权利要求1所述的基于双游程交替编码的测试数据压缩与解压缩方法，其特征在于：所述的解码器由一个有限状态机FSM、一个k+2位计数器、一个log₂(k+2)位计数器和一个异或门构成。