CN103716027A - 一种可控硅驱动电路 - Google Patents

Abstract

本发明公开的可控硅驱动电路，通过方波产生电路根据控制芯片输出的使能信号生成并输出方波信号，强触发电路根据所述方波信号生成并输出强触发电流信号，所述强触发电流信号具有较高的前沿，使可控硅导通后的阳极电流迅速超过其擎住电流；然后隔离传输电路根据所述强触发电流信号生成并输出隔离驱动信号；再经门极驱动电路根据所述隔离驱动信号生成并输出驱动信号；使得所述可控硅接收到具有较高前沿的驱动信号，使其导通后的阳极电流迅速超过其擎住电流，保证了所述可控硅的可靠导通；同时，所述驱动信号的平台部分只需维持所述可控硅的导通即可，不会因电流过大而导致所述可控硅门极发热严重，相比现有技术提高了其可靠性。

Description

一种可控硅驱动电路

技术领域

本发明涉及电力电子技术领域，尤其涉及一种可控硅驱动电路。

背景技术

可控硅又称晶闸管，具有三个引脚：阳极（Anode，简称为A）、阴极（Cathode，简称为K），以及门极（Gate，简称为G）；可控硅是电流驱动型半导体，需要在其门极施加驱动电流，才能使其触发导通。其门极的驱动电流通常采用如图1所示的直流，或者如图2所示的方波电流。

为了使可控硅触发导通后能够维持导通，其阳极电流需要迅速超过擎住电流，因此需要可控硅的门极接收的驱动电流足够大，一般对所述驱动电流的要求为所述可控硅规格书给定触发电流的4倍及以上；这对如图1所示的直流驱动来说，就需要消耗比较大的电源功率，同时所述可控硅门极也会发热严重，降低了所述可控硅的可靠性；而对于如图2所示的交流驱动，因为是方波触发，虽然其消耗的功率相对较小，但同样存在因需要较大的方波电流而导致的所述可控硅门极发热严重，导致所述可控硅的可靠性的降低。

发明内容

有鉴于此，本发明提供了一种可控硅驱动电路，以解决现有技术中因需较大驱动电流而导致的可控硅门极发热严重，降低其可靠性的问题。

为了实现上述目的，现提出的方案如下：

一种可控硅驱动电路，连接于控制芯片及可控硅之间，包括：

连接于第一电源与地之间，且与所述控制芯片相连的方波产生电路，用于根据所述控制芯片输出的使能信号生成并输出方波信号；

连接于第二电源与地之间，且与所述方波产生电路相连的强触发电路，用于根据所述方波信号生成并输出强触发电流信号，所述强触发电流信号具有前沿，使所述可控硅导通后的阳极电流超过其擎住电流；

与所述强触发电路相连的隔离传输电路，用于对所述强触发电流信号进行强弱电的驱动隔离，生成并输出隔离驱动信号；

与所述隔离传输电路及可控硅相连的门极驱动电路，用于将所述隔离驱动信号进行限流后，生成并输出驱动信号至所述可控硅。

优选的，所述方波产生电路还与第三电源及第四电源相连。

优选的，所述方波产生电路包括：

a4口与b4口均与所述第一电源相连的555定时器；

连接于所述555定时器的b3口与所述第一电源之间的第一电阻；

连接于所述555定时器的b3口与b2口之间的第二电阻；所述第二电阻与所述555定时器的b2口的连接点与所述555定时器的a2口相连；

正极与所述第二电阻及所述555定时器的b3口的连接点相连的第一二极管；

连接于所述555定时器的a1口与第一电源之间的第一电容；

连接于所述555定时器的a1口与第一二极管负极之间的第二电容；

连接于所述555定时器的a1口与b1口之间的第三电容；所述555定时器的a1口与第一电容、第二电容及第三电容的连接点接地；

连接于所述控制芯片与第四电源之间的第三电阻；

负极与所述控制芯片和第三电阻的连接点相连的第一稳压二极管；

一端与所述第一稳压二极管正极相连的第四电阻；

连接于所述第四电阻另一端与地之间的第五电阻；

与所述第五电阻并联连接的第四电容；

基极与所述第四电阻及第五电阻连接点相连的三极管；所述三极管的发射极接地；

连接于所述三极管集电极及第三电源之间的第六电阻；

正极与所述三极管集电极相连的第二二极管；所述第二二极管的正极与所述三极管集电极的连接点为所述方波产生电路的输出端；所述第二二极管的负极与所述555定时器的a3口相连。

优选的，所述方波产生电路包括：

b4口与所述第一电源相连的555定时器；

连接于所述555定时器的b3口与所述第一电源之间的第一电阻；

连接于所述555定时器的b3口与b2口之间的第二电阻；所述第二电阻与所述555定时器的b2口的连接点与所述555定时器的a2口相连；

正极与所述第二电阻及所述555定时器的b3口的连接点相连的第一二极管；

连接于所述555定时器的a1口与第一电源之间的第一电容；

连接于所述555定时器的a1口与第一二极管负极之间的第二电容；

连接于所述555定时器的a1口与b1口之间的第三电容；所述555定时器的a1口与第一电容、第二电容及第三电容的连接点接地；

负极与所述控制芯片相连的第一稳压二极管；所述第一稳压二极管的正极与所述555定时器的a4口相连；

一端与所述555定时器的a3口相连的第六电阻；所述第六电阻的另一端为所述方波产生电路的输出端。

优选的，所述方波产生电路还包括：

连接于所述第一稳压二极管正极与所述555定时器的a4口之间的第四电阻；

连接于所述555定时器的a4口与地之间的第五电阻；

与所述第五电阻并联连接的第四电容。

优选的，所述强触发电路包括：

控制端与所述方波产生电路的输出端相连的开关管；所述开关管的输出端接地；

连接于所述开关管的控制端与输出端之间的第七电阻；

正极与所述开关管的输入端相连的第三二极管；

负极与所述第三二极管负极相连的第二稳压二极管；所述第二稳压二极管的正极与所述第二电源相连；

一端与所述第二电源相连的第八电阻；

连接于所述第八电阻另一端与地之间的第五电容。

优选的，所述开关管为NMOS晶体管或者NPN型三极管。

优选的，所述隔离传输电路为变压器；所述变压器的原边绕组的同名端与所述第八电阻及第五电容的连接点相连，所述变压器的原边绕组的异名端与所述开关管的输入端相连。

优选的，所述变压器为正激式变压器。

优选的，所述门极驱动电路包括：

正极与所述变压器副边绕组同名端相连的第四二极管；

负极与所述第四二极管负极相连的第五二极管；所述第五二极管的正极与所述变压器副边绕组的异名端相连；

一端与所述第四二极管负极相连的第九电阻；

连接于所述第九电阻另一端及所述变压器副边绕组异名端之间的第十电阻；

与所述第十电阻并联的第六电容；所述第六电容与第九电阻的连接点与所述可控硅的门极相连，所述第六电容与变压器副边绕组异名端的连接点与所述可控硅的阴极相连。

从上述的技术方案可以看出，本发明公开的可控硅驱动电路，通过方波产生电路根据控制芯片输出的使能信号生成并输出方波信号；再通过强触发电路根据所述方波信号生成并输出强触发电流信号，生成的所述强触发电流信号具有较高的前沿，使可控硅导通后的阳极电流迅速超过其擎住电流；然后由隔离传输电路对所述强触发电流信号进行强弱电的驱动隔离，生成并输出隔离驱动信号；再经门极驱动电路将所述隔离驱动信号进行限流后，生成并输出驱动信号至所述可控硅；使得所述可控硅最终接收到具有较高前沿的驱动信号，进而使所述可控硅导通后的阳极电流迅速超过其擎住电流，保证了所述可控硅的可靠导通；同时，所述驱动信号的平台部分只需维持所述可控硅的导通即可，不会因电流过大而导致所述可控硅门极发热严重，相比现有技术提高了其可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的驱动电流波形图；

图2为现有技术的另一驱动电流波形图；

图3为本发明实施例公开的可控硅驱动电路结构示意图；

图4为本发明实施例公开的强触发电流信号示意图；

图5为本发明另一实施例公开的可控硅驱动电路结构示意图；

图6为本发明另一实施例公开的可控硅驱动电路结构示意图；

图7为本发明另一实施例公开的可控硅驱动电路结构示意图；

图8为本发明另一实施例公开的可控硅驱动电路结构示意图；

图9为本发明另一实施例公开的可控硅驱动电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种可控硅驱动电路，以解决现有技术中因需较大驱动电流而导致的可控硅门极发热严重，降低其可靠性的问题。

具体的，如图3所示，可控硅驱动电路110连接于控制芯片120及可控硅130之间，可控硅驱动电路110包括：

连接于第一电源与地之间，且与控制芯片120相连的方波产生电路101；

连接于第二电源与地之间，且与方波产生电路101相连的强触发电路102；

与强触发电路102相连的隔离传输电路103；

与隔离传输电路103及可控硅130相连的门极驱动电路104。

具体的工作原理为：

方波产生电路101根据控制芯片120输出的使能信号生成并输出方波信号；强触发电路102接收所述方波信号，并根据所述方波信号生成并输出强触发电流信号，所述强触发电流信号具有较高的前沿，如图4所示，使所述可控硅导通后的阳极电流迅速超过其擎住电流；隔离传输电路103对所述强触发电流信号进行强弱电的驱动隔离，生成并输出隔离驱动信号；门极驱动电路104将所述隔离驱动信号进行限流后，生成并输出驱动信号至可控硅130，控制可控硅130的导通或关断。

在具体的实施中，控制芯片120可以采用数字信号处理器。

本实施例公开的可控硅驱动电路110，使得可控硅130最终接收到具有较高前沿的所述驱动信号，进而使可控硅130导通后的阳极电流迅速超过其擎住电流，保证了可控硅130的可靠导通；同时，所述驱动信号的平台部分只需维持可控硅130的导通即可，不会因电流过大而导致可控硅130门极发热严重，相比现有技术提高了其可靠性。

本发明另一实施例还提供了另外一种可控硅驱动电路，如图5所示，可控硅驱动电路110连接于控制芯片120及可控硅130之间，可控硅驱动电路110包括：

分别连接于第一电源、第三电源、第四电源与地之间，且与控制芯片120相连的方波产生电路101；

连接于第二电源与地之间，且与方波产生电路101相连的强触发电路102；

与强触发电路102相连的隔离传输电路103；

与隔离传输电路103及可控硅130相连的门极驱动电路104；

其中，方波产生电路101包括：

a4口与b4口均与所述第一电源相连的555定时器U1；

连接于555定时器U1的b3口与所述第一电源之间的第一电阻R1；

连接于555定时器U1的b3口与b2口之间的第二电阻R2；第二电阻R2与555定时器U1的b2口的连接点与555定时器U1的a2口相连；

正极与第二电阻R2及555定时器U1的b3口的连接点相连的第一二极管D1；

连接于555定时器U1的a1口与所述第一电源之间的第一电容C1；

连接于555定时器U1的a1口与第一二极管D1负极之间的第二电容C2；

连接于555定时器U1的a1口与b1口之间的第三电容C3；555定时器U1的a1口与第一电容C1、第二电容C2及第三电容C3的连接点接地；

连接于控制芯片120与所述第四电源之间的第三电阻R3；

负极与控制芯片120和第三电阻R3的连接点相连的第一稳压二极管Z1；

一端与第一稳压二极管Z1正极相连的第四电阻R4；

连接于第四电阻R4另一端与地之间的第五电阻R5；

与第五电阻R5并联连接的第四电容C4；

基极与第四电阻R4及第五电阻R5连接点相连的三极管Q1；三极管Q1的发射极接地；

连接于三极管Q1集电极及所述第三电源之间的第六电阻R6；

正极与三极管Q1集电极相连的第二二极管D2；第二二极管D2的正极与三极管Q1集电极的连接点为方波产生电路101的输出端；第二二极管D2的负极与555定时器U1的a3口相连。

具体的工作原理为：

555定时器U1的供电范围为4.5-18V，在实际生产中，所述第一电源、第二电源与第三电源均可以为15V，且所述第一电源、第二电源与第三电源可以由同一供电电路提供，也可由不同供电电路提供，此处不做限定。第一电容C1为所述第一电源滤波；所述第一电源通过第一电阻R1及第一二极管D1为第二电容C2充电，充电时间为驱动的高电平持续时间Ton；第二电容C2通过第二电阻R2放电，放电时间为驱动的低电平持续时间Toff；高电平持续时间与低电平持续时间的和为一个周期T，即周期T=Ton+Toff，取周期T的倒数即为驱动频率F=1/（Ton+Toff），方波的占空比D=Ton/T。故通过调整第一电阻R1、第二电阻R2及第二电容C2的参数就可以调整方波产生电路101输出的方波信号的驱动频率及占空比。

方波产生电路101接收控制芯片120输出的使能信号D_SCR，可以为高电平也可以为低电平，此处以低电平为例讲述其工作过程。

当使能信号D_SCR为低电平时，三极管Q1截止，三极管Q1的集电极为高电平，若此时555定时器U1的a3口输出为低电平，则由于第二二极管D2的作用，三极管Q1的集电极也将变为低电平，此时方波产生电路101输出端输出的方波信号为低电平；而若此时555定时器U1的a3口输出为高电平，则由于第二二极管D2的作用，三极管Q1的集电极也将为高电平，此时方波产生电路101输出端输出的方波信号为高电平；故当使能信号D_SCR为低电平时，方波产生电路101输出端输出的所述方波信号将与555定时器U1的a3口输出信号相同。

当使能信号D_SCR为高电平时，三极管Q1导通，三极管Q1的集电极为低电平，方波产生电路101输出端输出的所述方波信号为低电平。

当使能信号D_SCR悬空时，所述第四电源以5V为例进行说明，所述第四电源通过第三电阻R3、第一稳压二极管Z1及第四电阻R4给三极管Q1的基极提供电流，使得三极管Q1导通，三极管Q1的集电极为低电平，方波产生电路101输出端输出的所述方波信号也为低电平。

本实施例内其余的特征及具体的工作原理与上述实施例相同，此处不再赘述。

优选的，如图6所示，强触发电路102包括：

控制端与方波产生电路101的输出端相连的开关管Q2；开关管Q2的输出端接地；

连接于开关管Q2的控制端与输出端之间的第七电阻R7；

正极与开关管Q2的输入端相连的第三二极管D3；

负极与第三二极管D3负极相连的第二稳压二极管Z2；第二稳压二极管Z2的正极与所述第二电源相连；

一端与所述第二电源相连的第八电阻R8；

连接于第八电阻R8另一端与地之间的第五电容C5；

其中，开关管Q2可以为NMOS晶体管或者NPN型三极管；图6中的开关管Q2以NMOS晶体管为例进行展示。

当开关管Q2为NMOS晶体管时，所述NMOS晶体管的栅极分别与方波产生电路101的输出端及第七电阻R7相连；所述NMOS晶体管的源极接地，所述NMOS晶体管的漏极分别与第三二极管D3的正极及隔离传输电路103相连；

当开关管Q2为NPN型三极管时，所述NPN型三极管的基极分别与方波产生电路101的输出端及第七电阻R7相连；所述NPN型三极管的发射极接地，所述NPN型三极管的集电极分别与第三二极管D3的正极及隔离传输电路103相连。

隔离传输电路103为变压器TR；变压器TR的原边绕组的同名端与第八电阻R8及第五电容C5的连接点相连，变压器TR的原边绕组的异名端与开关管Q2的输入端相连。

变压器TR为正激式变压器，对驱动信号进行隔离传输，采用三层绝缘线绕制并外穿一层铁氟龙套管，保证弱电与强电的隔离。

门极驱动电路104包括：

正极与变压器TR副边绕组同名端相连的第四二极管D4；

负极与第四二极管D4负极相连的第五二极管D5；第五二极管D5的正极与变压器TR副边绕组的异名端相连；

一端与第四二极管D4负极相连的第九电阻R9；

连接于第九电阻R9另一端及变压器TR副边绕组异名端之间的第十电阻R10；

与第十电阻R10并联的第六电容C6；第六电容C6与第九电阻R9的连接点与可控硅130的门极G相连，第六电容C6与变压器TR副边绕组异名端的连接点与可控硅130的阴极K相连。

具体的工作原理为：

当使能信号D_SCR为低电平时，方波产生电路101输出端输出的所述方波信号将与555定时器U1的a3口输出信号相同；开关管Q2将按照方波产生电路101输出端输出的所述方波信号做开关动作。

在开关管Q2导通之前，所述第二电源通过第八电阻R8为第五电容C5充电，由于第八电阻R8阻值较小，所以第五电容C5上的电压就等于所述第二电源电压15V；开关管Q2刚导通时，由于第五电容C5电压不能突变，第五电容C5上的15V电压就加在了变压器TR的原边线圈之间，形成了所述强触发电流信号较高的前沿。

变压器TR采用正激式变压器，对所述强触发信号进行隔离传输，采用三层绝缘线绕制并外穿一层铁氟龙套管，保证弱电与强电的隔离。

当变压器TR的原边线圈产生所述强触发电流信号较高的前沿时，在变压器TR副边也会感应出一个峰值电压，该峰值电压通过第四二极管D4、第九电阻R9及可控硅130的门极G和阴极K而产生一个峰值驱动电流加在可控硅的门极G上；变压器TR副边有电流流过，原边必定也有电流，原边电流在第八电阻R8上就会产生压降，使得此时的变压器TR原边线圈两端压降降低，同样的变压器TR副边线圈两端电压也会降低，使得门极驱动电路104输出至可控硅130两端的驱动信号的电流减小，只要所述驱动信号的平台部分的电流大于可控硅规格书要求的驱动电流即可保证维持其导通，且不会因电流过大而导致可控硅130门极发热严重，相比现有技术提高了其可靠性。

当使能信号D_SCR为高电平时，方波产生电路101输出端输出的所述方波信号为低电平；开关管Q2因控制端接收的信号为低电平而保持关断，后级可控硅130也就得不到驱动。

当使能信号D_SCR为悬空时，方波产生电路101输出端输出的所述方波信号为低电平；开关管Q2因控制端接收的信号为低电平而保持关断，后级可控硅130也就得不到驱动，这就避免了可控硅130的误导通。

本发明另一实施例还提供了另外一种可控硅驱动电路，如图7所示，可控硅驱动电路110连接于控制芯片120及可控硅130之间，可控硅驱动电路110包括：

分别连接于第一电源与地之间，且与控制芯片120相连的方波产生电路101；

连接于第二电源与地之间，且与方波产生电路101相连的强触发电路102；

与强触发电路102相连的隔离传输电路103；

与隔离传输电路103及可控硅130相连的门极驱动电路104；

其中，方波产生电路101包括：

b4口与所述第一电源相连的555定时器U1；

连接于555定时器U1的b3口与所述第一电源之间的第一电阻R1；

连接于555定时器U1的b3口与b2口之间的第二电阻R2；第二电阻R2与555定时器U1的b2口的连接点与555定时器U1的a2口相连；

正极与第二电阻R2及555定时器U1的b3口的连接点相连的第一二极管D1；

连接于555定时器U1的a1口与所述第一电源之间的第一电容C1；

连接于555定时器U1的a1口与第一二极管D1负极之间的第二电容C2；

连接于555定时器U1的a1口与b1口之间的第三电容C3；555定时器U1的a1口与第一电容C1、第二电容C2及第三电容C3的连接点接地；

负极与控制芯片120相连的第一稳压二极管Z1；第一稳压二极管Z1的正极与555定时器U1的a4口相连；

优选的，如图8所示，方波产生电路101还包括：

连接于第一稳压二极管Z1正极与555定时器U1的a4口之间的第四电阻R4；

连接于555定时器U1的a4口与地之间的第五电阻R5；

与第五电阻R5并联连接的第四电容C4。

具体的工作原理为：

555定时器U1的供电范围为4.5-18V，在实际生产中，所述第一电源与第二电源均可以为15V，且所述第一电源与第二电源可以由同一供电电路提供，也可由不同供电电路提供，此处不做限定。第一电容C1为所述第一电源滤波；所述第一电源通过第一电阻R1及第一二极管D1为第二电容C2充电，充电时间为驱动的高电平持续时间Ton；第二电容C2通过第二电阻R2放电，放电时间为驱动的低电平持续时间Toff；高电平持续时间与低电平持续时间的和为一个周期T，即周期T=Ton+Toff，取周期T的倒数即为驱动频率F=1/（Ton+Toff），方波的占空比D=Ton/T。故通过调整第一电阻R1、第二电阻R2及第二电容C2的参数就可以调整方波产生电路101输出的方波信号的驱动频率及占空比。

方波产生电路101接收控制芯片120输出的使能信号D_SCR，可以为高电平也可以为低电平，此处以高电平为例讲述其工作过程。

第四电阻R4、第五电阻R5及第四电容C4将使能信号D_SCR进行分压滤波后输出至555定时器U1的第a4口。

当使能信号D_SCR为高电平时，555定时器U1的第a4口电平也为高，此时555定时器U1的a3口开始有信号输出，通过第六电阻R6使得方波产生电路101的输出端输出所述方波信号。

当使能信号D_SCR为低电平时，555定时器U1的第a4口电平也为低，此时555定时器U1的a3口没有信号输出，而是一直保持低电平，方波产生电路101的输出端输出所述方波信号也一直保持低电平。

当使能信号D_SCR悬空时，555定时器U1的第a4口被第五电阻R5下拉到地而保持低电平，此时555定时器U1的a3口没有信号输出，而是一直保持低电平，方波产生电路101的输出端输出所述方波信号也一直保持低电平。

本实施例内其余的特征及具体的工作原理与上述实施例相同，此处不再赘述。

优选的，如图9所示，强触发电路102包括：

控制端与方波产生电路101的输出端相连的开关管Q2；开关管Q2的输出端接地；

连接于开关管Q2的控制端与输出端之间的第七电阻R7；

正极与开关管Q2的输入端相连的第三二极管D3；

负极与第三二极管D3负极相连的第二稳压二极管Z2；第二稳压二极管Z2的正极与所述第二电源相连；

一端与所述第二电源相连的第八电阻R8；

连接于第八电阻R8另一端与地之间的第五电容C5；

其中，开关管Q2可以为NMOS晶体管或者NPN型三极管；图8中的开关管Q2以NMOS晶体管为例进行展示。

当开关管Q2为NMOS晶体管时，所述NMOS晶体管的栅极分别与方波产生电路101的输出端及第七电阻R7相连；所述NMOS晶体管的源极接地，所述NMOS晶体管的漏极分别与第三二极管D3的正极及隔离传输电路103相连；

当开关管Q2为NPN型三极管时，所述NPN型三极管的基极分别与方波产生电路101的输出端及第七电阻R7相连；所述NPN型三极管的发射极接地，所述NPN型三极管的集电极分别与第三二极管D3的正极及隔离传输电路103相连。

隔离传输电路103为变压器TR；变压器TR的原边绕组的同名端与第八电阻R8及第五电容C5的连接点相连，变压器TR的原边绕组的异名端与开关管Q2的输入端相连。

变压器TR为正激式变压器，对驱动信号进行隔离传输，采用三层绝缘线绕制并外穿一层铁氟龙套管，保证弱电与强电的隔离。

门极驱动电路104包括：

正极与变压器TR副边绕组同名端相连的第四二极管D4；

负极与第四二极管D4负极相连的第五二极管D5；第五二极管D5的正极与变压器TR副边绕组的异名端相连；

一端与第四二极管D4负极相连的第九电阻R9；

连接于第九电阻R9另一端及变压器TR副边绕组异名端之间的第十电阻R10；

与第十电阻R10并联的第六电容C6；第六电容C6与第九电阻R9的连接点与可控硅130的门极G相连，第六电容C6与变压器TR副边绕组异名端的连接点与可控硅130的阴极K相连。

具体的工作原理为：

当使能信号D_SCR为高电平时，555定时器U1的第a4口电平也为高，此时555定时器U1的a3口开始有信号输出，通过第六电阻R6使得方波产生电路101的输出端输出所述方波信号；开关管Q2将按照方波产生电路101输出端输出的所述方波信号做开关动作。

在开关管Q2导通之前，所述第二电源通过第八电阻R8为第五电容C5充电，由于第八电阻R8阻值较小，所以第五电容C5上的电压就等于所述第二电源电压15V；开关管Q2刚导通时，由于第五电容C5电压不能突变，第五电容C5上的15V电压就加在了变压器TR的原边线圈之间，形成了所述强触发电流信号较高的前沿。

当变压器TR的原边线圈产生所述强触发电流信号较高的前沿时，在变压器TR副边也会感应出一个峰值电压，该峰值电压通过第四二极管D4、第九电阻R9及可控硅130的门极G和阴极K而产生一个峰值驱动电流加在可控硅的门极G上；变压器TR副边有电流流过，原边必定也有电流，原边电流在第八电阻R8上就会产生压降，使得此时的变压器TR原边线圈两端压降降低，同样的变压器TR副边线圈两端电压也会降低，使得门极驱动电路104输出至可控硅130两端的驱动信号的电流减小，只要所述驱动信号的平台部分的电流大于可控硅规格书要求的驱动电流即可保证维持其导通，且不会因电流过大而导致可控硅130门极发热严重，相比现有技术提高了其可靠性。

当使能信号D_SCR为低电平时，方波产生电路101的输出端输出所述方波信号也一直保持低电平；开关管Q2因控制端接收的信号为低电平而保持关断，后级可控硅130也就得不到驱动。

当使能信号D_SCR悬空时，方波产生电路101的输出端输出所述方波信号也一直保持低电平；开关管Q2因控制端接收的信号为低电平而保持关断，后级可控硅130也就得不到驱动，这就避免了可控硅130的误导通。

本实施例内其余的特征及具体的工作原理与上述实施例相同，此处不再赘述。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种可控硅驱动电路，连接于控制芯片及可控硅之间，其特征在于，包括：

连接于第一电源与地之间，且与所述控制芯片相连的方波产生电路，用于根据所述控制芯片输出的使能信号生成并输出方波信号；

连接于第二电源与地之间，且与所述方波产生电路相连的强触发电路，用于根据所述方波信号生成并输出强触发电流信号，所述强触发电流信号具有前沿，使所述可控硅导通后的阳极电流超过其擎住电流；

与所述强触发电路相连的隔离传输电路，用于对所述强触发电流信号进行强弱电的驱动隔离，生成并输出隔离驱动信号；

与所述隔离传输电路及可控硅相连的门极驱动电路，用于将所述隔离驱动信号进行限流后，生成并输出驱动信号至所述可控硅。

2.根据权利要求1所述的可控硅驱动电路，其特征在于，所述方波产生电路还与第三电源及第四电源相连。

3.根据权利要求2所述的可控硅驱动电路，其特征在于，所述方波产生电路包括：

a4口与b4口均与所述第一电源相连的555定时器；

连接于所述555定时器的b3口与所述第一电源之间的第一电阻；

连接于所述555定时器的b3口与b2口之间的第二电阻；所述第二电阻与所述555定时器的b2口的连接点与所述555定时器的a2口相连；

正极与所述第二电阻及所述555定时器的b3口的连接点相连的第一二极管；

连接于所述555定时器的a1口与第一电源之间的第一电容；

连接于所述555定时器的a1口与第一二极管负极之间的第二电容；

连接于所述555定时器的a1口与b1口之间的第三电容；所述555定时器的a1口与第一电容、第二电容及第三电容的连接点接地；

连接于所述控制芯片与第四电源之间的第三电阻；

负极与所述控制芯片和第三电阻的连接点相连的第一稳压二极管；

一端与所述第一稳压二极管正极相连的第四电阻；

连接于所述第四电阻另一端与地之间的第五电阻；

与所述第五电阻并联连接的第四电容；

基极与所述第四电阻及第五电阻连接点相连的三极管；所述三极管的发射极接地；

连接于所述三极管集电极及第三电源之间的第六电阻；

正极与所述三极管集电极相连的第二二极管；所述第二二极管的正极与所述三极管集电极的连接点为所述方波产生电路的输出端；所述第二二极管的负极与所述555定时器的a3口相连。

4.根据权利要求1所述的可控硅驱动电路，其特征在于，所述方波产生电路包括：

b4口与所述第一电源相连的555定时器；

连接于所述555定时器的b3口与所述第一电源之间的第一电阻；

连接于所述555定时器的b3口与b2口之间的第二电阻；所述第二电阻与所述555定时器的b2口的连接点与所述555定时器的a2口相连；

正极与所述第二电阻及所述555定时器的b3口的连接点相连的第一二极管；

连接于所述555定时器的a1口与第一电源之间的第一电容；

连接于所述555定时器的a1口与第一二极管负极之间的第二电容；

连接于所述555定时器的a1口与b1口之间的第三电容；所述555定时器的a1口与第一电容、第二电容及第三电容的连接点接地；

负极与所述控制芯片相连的第一稳压二极管；所述第一稳压二极管的正极与所述555定时器的a4口相连；

一端与所述555定时器的a3口相连的第六电阻；所述第六电阻的另一端为所述方波产生电路的输出端。

5.根据权利要求4所述的可控硅驱动电路，其特征在于，所述方波产生电路还包括：

连接于所述第一稳压二极管正极与所述555定时器的a4口之间的第四电阻；

连接于所述555定时器的a4口与地之间的第五电阻；

与所述第五电阻并联连接的第四电容。

6.根据权利要求3至5任一所述的可控硅驱动电路，其特征在于，所述强触发电路包括：

控制端与所述方波产生电路的输出端相连的开关管；所述开关管的输出端接地；

连接于所述开关管的控制端与输出端之间的第七电阻；

正极与所述开关管的输入端相连的第三二极管；

负极与所述第三二极管负极相连的第二稳压二极管；所述第二稳压二极管的正极与所述第二电源相连；

一端与所述第二电源相连的第八电阻；

连接于所述第八电阻另一端与地之间的第五电容。

7.根据权利要求6所述的可控硅驱动电路，其特征在于，所述开关管为NMOS晶体管或者NPN型三极管。

8.根据权利要求6所述的可控硅驱动电路，其特征在于，所述隔离传输电路为变压器；所述变压器的原边绕组的同名端与所述第八电阻及第五电容的连接点相连，所述变压器的原边绕组的异名端与所述开关管的输入端相连。

9.根据权利要求8所述的可控硅驱动电路，其特征在于，所述变压器为正激式变压器。

10.根据权利要求8所述的可控硅驱动电路，其特征在于，所述门极驱动电路包括：

正极与所述变压器副边绕组同名端相连的第四二极管；

负极与所述第四二极管负极相连的第五二极管；所述第五二极管的正极与所述变压器副边绕组的异名端相连；

一端与所述第四二极管负极相连的第九电阻；

连接于所述第九电阻另一端及所述变压器副边绕组异名端之间的第十电阻；

与所述第十电阻并联的第六电容；所述第六电容与第九电阻的连接点与所述可控硅的门极相连，所述第六电容与变压器副边绕组异名端的连接点与所述可控硅的阴极相连。

Images