CN103684176B - 利用电机定子绕组的残压确定电机转子转速的装置及方法 - Google Patents

Abstract

本发明公开了一种利用电机定子绕组的残压确定电机转子转速的装置及方法，其装置包括微处理器模块，微处理器模块的输入端接有电机定子绕组残压检测电路模块，电机定子绕组残压检测电路模块由依次相接的电压采集电路模块、差分放大电路模块和信号调理电路模块构成；其方法包括步骤：一、电机定子绕组的残压信号采集及传输；二、将残压线电压信号UAB、UBC和UCA转换成残压相电压信号UA、UB和UC，进行Clark变换，得到第j组残压相电压空间矢量的空间相位角φ_j；三、运用最小二乘法进行线性拟合并得到线性拟合直线方程的系数；四、确定出电机转子转速。本发明结构简单，有效地利用了电机定子绕组的残压，工作稳定性高，实现成本低。

Description

利用电机定子绕组的残压确定电机转子转速的装置及方法

技术领域

本发明涉及一种电机转子转速的确定方法，尤其是涉及一种利用电机定子绕组的残压确定电机转子转速的装置及方法。

背景技术

众所周知，正常运行的交流电动机突然失去外加电源电压后，其转子电流将在定子绕组中产生感应电压。该感应电压并不立即减小到零，而是保持一定的时间，此电压被称为失电残余电压，简称残压。失电残压是交流电动机在使用中的普遍现象，由于残压的存在，不但对电机造成影响，而且会影响电源的稳定，因此交流电动机失电残压无论是对电动机还是对电源都是有害的。然而失电残余电压有时又是可以利用的，如用于快速制动、转子绕组故障诊断等。因此有必要利用失电残余电压解决一些技术问题，使失电残余电压起到好的作用。

在离散变频软起动系统中，很关键的一点就是根据电动机的转速进行各频段的切换，在离散变频频段中，电源电压不总是在电动机定子端的，而是间隔地存在三相都不导通的时间段，且该状态持续时间较长，即会产生失电残余电压，所以有必要把该残压利用起来，发挥残压对系统有利的一面。

现有技术中对电机转子转速的检测通常是采用转速传感器来进行的，一方面是需要在电机中外加转速传感器，这在一些场合中是不允许的，另一方面，成本高，安装使用不方便，也没有很好地利用电机定子绕组的残压。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种电路结构简单、接线方便、能够集成在离散变频软启动器中使用、满足任何场合的使用需求、无需增加额外的成本的利用电机定子绕组的残压确定电机转子转速的装置。

为解决上述技术问题，本发明采用的技术方案是：一种利用电机定子绕组的残压确定电机转子转速的装置，其特征在于：包括微处理器模块，所述微处理器模块的输入端接有电机定子绕组残压检测电路模块，所述电机定子绕组残压检测电路模块由依次相接的电压采集电路模块、差分放大电路模块和信号调理电路模块构成；所述电压采集电路模块包括用于对电机定子A相绕组电压进行采集的A相电压采集电路、用于对电机定子B相绕组电压进行采集的B相电压采集电路和用于对电机定子C相绕组电压进行采集的C相电压采集电路，所述差分放大电路模块包括用于将A相电压和B相电压转换为A相绕组与B相绕组之间的AB线电压的第一差分放大电路，用于将B相电压和C相电压转换为B相绕组与C相绕组之间的BC线电压的第二差分放大电路，以及用于将C相电压和A相电压转换为C相绕组与A相绕组之间的CA线电压的第三差分放大电路；所述A相电压采集电路和B相电压采集电路均与所述第一差分放大电路相接，所述B相电压采集电路和C相电压采集电路均与所述第二差分放大电路相接，所述C相电压采集电路和A相电压采集电路均与所述第三差分放大电路相接；所述信号调理电路模块包括用于对AB线电压信号进行异相求和调理的AB线电压信号调理电路、用于对BC线电压信号进行异相求和调理的BC线电压信号调理电路和用于对CA线电压信号进行异相求和调理的CA线电压信号调理电路；所述第一差分放大电路与AB线电压信号调理电路相接，所述第二差分放大电路与BC线电压信号调理电路相接，所述第三差分放大电路与CA线电压信号调理电路相接。

上述的利用电机定子绕组的残压确定电机转子转速的装置，其特征在于：所述A相电压采集电路包括电阻RPL1、电阻RPL4和瞬态抑制二极管TPL1，所述电阻RPL1的一端与电机的A相定子绕组相接，所述电阻RPL1的另一端与电阻RPL4的一端和瞬态抑制二极管TPL1的一端相接且为所述A相电压采集电路的输出端UA，所述电阻RPL4的另一端通过电容CPL1接地，所述瞬态抑制二极管TPL1的另一端接地；所述B相电压采集电路包括电阻RPL2、电阻RPL5和瞬态抑制二极管TPL2，所述电阻RPL2的一端与电机的B相定子绕组相接，所述电阻RPL2的另一端与电阻RPL5的一端和瞬态抑制二极管TPL2的一端相接且为所述B相电压采集电路的输出端UB，所述电阻RPL5的另一端通过电容CPL1接地，所述瞬态抑制二极管TPL2的另一端接地；所述C相电压采集电路包括电阻RPL3、电阻RPL6和瞬态抑制二极管TPL3，所述电阻RPL3的一端与电机的C相定子绕组相接，所述电阻RPL3的另一端与电阻RPL6的一端和瞬态抑制二极管TPL3的一端相接且为所述C相电压采集电路的输出端UC，所述电阻RPL6的另一端通过电容CPL1接地，所述瞬态抑制二极管TPL3的另一端接地。

上述的利用电机定子绕组的残压确定电机转子转速的装置，其特征在于：所述第一差分放大电路包括第一芯片LM324以及电阻RAB1、RAB2、RAB3、RAB4和RAB5，所述第一芯片LM324的第1引脚和第2引脚均与电阻RAB1的一端和电阻RAB2的一端相接，所述第一芯片LM324的第3引脚与B相电压采集电路的输出端相接，所述第一芯片LM324的第4引脚与+12V电源的输出端相接，所述第一芯片LM324的第5引脚与A相电压采集电路的输出端相接，所述电阻RAB1的另一端与所述第一芯片LM324的第6引脚和第7引脚以及电阻RAB4的一端相接，所述电阻RAB2的另一端与电阻RAB3的一端和所述第一芯片LM324的第13引脚相接，所述电阻RAB3的另一端与所述第一芯片LM324的第14引脚相接且为所述第一差分放大电路的AB线电压输出端UAB，所述电阻RAB4的另一端与所述第一芯片LM324的第12引脚和电阻RAB5的一端相接，所述电阻RAB5的另一端接地，所述第一芯片LM324的第11引脚与-12V电源的输出端相接；所述第二差分放大电路包括第二芯片LM324以及电阻RBC1、RBC2、RBC3、RBC4和RBC5，所述第二芯片LM324的第1引脚和第2引脚均与电阻RBC1的一端和电阻RBC2的一端相接，所述第二芯片LM324的第3引脚与C相电压采集电路的输出端相接，所述第二芯片LM324的第4引脚与+12V电源的输出端相接，所述第二芯片LM324的第5引脚与B相电压采集电路的输出端相接，所述电阻RBC1的另一端与所述第二芯片LM324的第6引脚和第7引脚以及电阻RBC4的一端相接，所述电阻RBC2的另一端与电阻RBC3的一端和所述第二芯片LM324的第9引脚相接，所述电阻RBC3的另一端与所述第二芯片LM324的第8引脚相接且为所述第二差分放大电路的BC线电压输出端UBC，所述电阻RBC4的另一端与所述第二芯片LM324的第10引脚和电阻RBC5的一端相接，所述电阻RBC5的另一端接地，所述第二芯片LM324的第11引脚与-12V电源的输出端相接；所述第三差分放大电路包括第三芯片LM324以及电阻RCA1、RCA2、RCA3、RCA4和RCA5，所述第三芯片LM324的第1引脚和第2引脚均与电阻RCA1的一端和电阻RCA2的一端相接，所述第三芯片LM324的第3引脚与A相电压采集电路的输出端相接，所述第三芯片LM324的第4引脚与+12V电源的输出端相接，所述第三芯片LM324的第5引脚与C相电压采集电路的输出端相接，所述电阻RCA1的另一端与所述第三芯片LM324的第6引脚和第7引脚以及电阻RCA4的一端相接，所述电阻RCA2的另一端与电阻RCA3的一端和所述第三芯片LM324的第9引脚相接，所述电阻RCA3的另一端与所述第三芯片LM324的第8引脚相接且为所述第二差分放大电路的CA线电压输出端UCA，所述电阻RCA4的另一端与所述第三芯片LM324的第10引脚和电阻RCA5的一端相接，所述电阻RCA5的另一端接地，所述第三芯片LM324的第11引脚与-12V电源的输出端相接。

上述的利用电机定子绕组的残压确定电机转子转速的装置，其特征在于：所述信号调理电路模块包括用于为AB线电压信号调理电路、BC线电压信号调理电路和CA线电压信号调理电路提供基准电压的基准电压产生电路，所述基准电压产生电路包括第四芯片LM324，第一稳压芯片TL431，电容CVR3，以及电阻REF1、REF2、REF3和REF4；所述第四芯片LM324的第12引脚通过电阻REF2接地，所述第四芯片LM324的第13引脚通过电阻REF3与所述第一稳压芯片TL431的第1引脚和第3引脚相接，所述第一稳压芯片TL431的第2引脚接地，所述第一稳压芯片TL431的第3引脚与电阻REF1的一端相接，所述电阻REF1的另一端与+12V电源的输出端相接且通过电容CVR3接地，所述第四芯片LM324的第14引脚为所述基准电压产生电路的基准电压输出端REF且通过电阻REF4与所述第四芯片LM324的第13引脚相接；所述AB线电压信号调理电路包括第五芯片LM324，电容CUAB1，电阻RUAB2、RUAB3、RUAB4、RUAB5和RUAB6，以及稳压二极管DUAB1和DUAB2；所述第五芯片LM324的第12引脚通过电阻RUAB5接地，所述第五芯片LM324的第13引脚与电阻RUAB2的一端、电阻RUAB3的一端和电阻RUAB4的一端相接，所述电阻RUAB2的另一端与所述第一差分放大电路的AB线电压输出端相接且通过电容CUAB1接地，所述电阻RUAB3的另一端与所述基准电压产生电路的基准电压输出端REF相接，所述电阻RUAB4的另一端与所述第五芯片LM324的第14引脚和电阻RUAB6的一端相接，所述电阻RUAB6的另一端与稳压二极管DUAB1的正极和稳压二极管DUAB2的负极相接且为所述AB线电压信号调理电路的输出端AD_UAB，所述稳压二极管DUAB1的负极与+5V电源的输出端相接，所述稳压二极管DUAB2的正极接地；所述BC线电压信号调理电路包括第六芯片LM324，电容CUBC1，电阻RUBC2、RUBC3、RUBC4、RUBC5和RUBC6，以及稳压二极管DUBC1和DUBC2；所述第六芯片LM324的第12引脚通过电阻RUBC5接地，所述第六芯片LM324的第13引脚与电阻RUBC2的一端、电阻RUBC3的一端和电阻RUBC4的一端相接，所述电阻RUBC2的另一端与所述第二差分放大电路的BC线电压输出端相接且通过电容CUBC1接地，所述电阻RUBC3的另一端与所述基准电压产生电路的基准电压输出端REF相接，所述电阻RUBC4的另一端与所述第六芯片LM324的第14引脚和电阻RUBC6的一端相接，所述电阻RUBC6的另一端与稳压二极管DUBC1的正极和稳压二极管DUBC2的负极相接且为所述BC线电压信号调理电路的输出端AD_UBC，所述稳压二极管DUBC1的负极与+5V电源的输出端相接，所述稳压二极管DUBC2的正极接地；所述CA线电压信号调理电路包括第七芯片LM324，电容CUCA1，电阻RUCA2、RUCA3、RUCA4、RUCA5和RUCA6，以及稳压二极管DUCA1和DUCA2；所述第七芯片LM324的第12引脚通过电阻RUCA5接地，所述第七芯片LM324的第13引脚与电阻RUCA2的一端、电阻RUCA3的一端和电阻RUCA4的一端相接，所述电阻RUCA2的另一端与所述第三差分放大电路的CA线电压输出端相接且通过电容CUCA1接地，所述电阻RUCA3的另一端与所述基准电压产生电路的基准电压输出端REF相接，所述电阻RUCA4的另一端与所述第七芯片LM324的第14引脚和电阻RUCA6的一端相接，所述电阻RUCA6的另一端与稳压二极管DUCA1的正极和稳压二极管DUCA2的负极相接且为所述CA线电压信号调理电路的输出端AD_UCA，所述稳压二极管DUCA1的负极与+5V电源的输出端相接，所述稳压二极管DUCA2的正极接地。

上述的利用电机定子绕组的残压确定电机转子转速的装置，其特征在于：所述微处理器模块包括数字信号处理器芯片DSPIC30F6014以及电源电路、晶振电路、复位电路和校准电压电路，所述电源电路包括电容CAU10、CAU11、CAU12、CAU13和CAU14，所述电容CAU10的一端、电容CAU11的一端、电容CAU12的一端、电容CAU13的一端和电容CAU14的一端均与+5V电源的输出端相接且为所述电源电路的输出端AVDD，所述电容CAU10的另一端、电容CAU11的另一端、电容CAU12的另一端、电容CAU13的另一端和电容CAU14的另一端均接地且为所述电源电路的输出端AVSS；所述晶振电路由晶振XAT1以及电容CAT1和CAT2构成，所述晶振XAT1的一端与电容CAT1的一端和所述数字信号处理器芯片DSPIC30F6014的第49引脚相接，所述晶振XAT1的另一端与电容CAT2的一端和所述数字信号处理器芯片DSPIC30F6014的第50引脚相接，所述电容CAT1的另一端和电容CAT2的另一端均接地；所述复位电路由复位按键SES1、电容CES1以及电阻RES1和RES2构成，所述复位按键SES1的一端与电阻RES1的一端相接，所述电阻RES1的另一端、电阻RES2的一端和电容CES1的一端均与所述数字信号处理器芯片DSPIC30F6014的第9引脚相接，所述电阻RES2的另一端与+5V电源的输出端相接，所述复位按键SES1的另一端和电容CES1的另一端均接地；所述校准电压电路由第二稳压芯片TL431，电容CU15，以及电阻RX1、RX2、RX3和RX4构成；所述第二稳压芯片TL431的第1引脚与电阻RX2的一端和电阻RX3的一端相接，所述第二稳压芯片TL431的第2引脚和电阻RX2的另一端均接地，所述第二稳压芯片TL431的第3引脚与电阻RX1的一端、电阻RX3的另一端和电阻RX4的一端相接，所述电阻RX1的另一端与+5V电源的输出端相接且通过电容CU15接地，所述电阻RX4的另一端与所述数字信号处理器芯片DSPIC30F6014的第24引脚相接；所述数字信号处理器芯片DSPIC30F6014的第11引脚、第26引脚、第31引脚和第51引脚均与所述电源电路的输出端AVSS相接，所述数字信号处理器芯片DSPIC30F6014的第12引脚、第25引脚、第32引脚和第48引脚均与所述电源电路的输出端AVDD相接，所述数字信号处理器芯片DSPIC30F6014的第76引脚为所述微处理器模块的第一信号输出端OUT1，所述数字信号处理器芯片DSPIC30F6014的第77引脚为所述微处理器模块的第二信号输出端OUT2。

本发明还提供了一种有效地利用了电机定子绕组的残压、为离散变频软起动系统的频段切换提供了判断依据、有利于频段切换的利用电机定子绕组的残压确定电机转子转速的方法，其特征在于该方法包括以下步骤：

步骤一、电机定子绕组的残压信号采集及传输：电机断电后，所述电机定子绕组残压检测电路模块对电机定子绕组的残压线电压信号UAB、UBC和UCA进行间隔时间为Δt的等间隔采样，并将其采集到的n组残压线电压信号UAB、UBC和UCA输出给微处理器模块；其中，n为大于2的自然数；

步骤二、首先，所述微处理器模块将其接收到的n组残压线电压信号UAB、UBC和UCA转换成残压相电压信号UA、UB和UC；然后，所述微处理器模块对n组残压相电压信号UA、UB和UC分别进行Clark变换，得到n个采样时刻n组电机定子在静止坐标系中的横轴坐标和电机定子在静止坐标系中的纵轴坐标，其中，电机定子在静止坐标系中的第j组横轴坐标为u_αj，电机定子在静止坐标系中的第j组纵轴坐标为u_βj；最后，所述微处理器模块根据公式：

${\mathrm{\φ}}_J=\arctan \frac{u_{\mathrm{\βj}}}{u_{\mathrm{\αj}}}$

计算得到第j组残压相电压空间矢量的空间相位角φ_j；其中，j=1、2、…、n；

步骤三、运用最小二乘法进行线性拟合并得到线性拟合直线方程的系数：首先，所述微处理器模块根据公式Δφ_j=φ_j+1-φ_j计算得到第j+1组残压相电压空间矢量的空间相位角φ_j+1与第j组残压相电压空间矢量的空间相位角φ_j的差值Δφ_j；接着，所述微处理器模块根据公式计算得到n个数据Y₁、Y₂、…、Y_n；然后，从n个数据Y₁、Y₂、…、Y_n中的第m个数据开始连续取N个数据，并对这N个数据运用最小二乘法进行线性数据拟合，得到线性拟合直线方程Y_i=A+Bi的系数A和B，其中，

$A=\frac{\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{Y}_i}{N}-\frac{N+1}{2}B$

$B=\frac{6[2\underset{i=1}{\overset{N}{\mathrm{\Σ}}}i{Y}_i-(N+1)\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{Y}_i]}{N(N+1)(N-1)}$

N为大于2且小于n-m的自然数，i=1、2、…、N；

步骤四、确定出电机转子转速：所述微处理器模块根据公式w_r0=A-(m-1)Δt·B计算得到电机断电时刻t₀电机转子转速下降的起始转速w_r0，并根据公式计算得到在断电后的时刻t的电机转子转速w_rt。

本发明与现有技术相比具有以下优点：

1、本发明利用电机定子绕组的残压确定电机转子转速的装置的电路结构简单，设计合理，接线方便。

2、本发明A相电压采集电路、B相电压采集电路和C相电压采集电路均运用了电阻分压的方式采集电机定子端的相电压，电路简单，工作可靠性高，很大程度上减小了装置的体积。

3、本发明第一差分放大电路、第二差分放大电路和第三差分放大电路防止了A相电压采集电路、B相电压采集电路和C相电压采集电路中中性点的偏移，抗干扰性能好，使得信号稳定性得到了大幅提高。

4、本发明AB线电压信号调理电路、BC线电压信号调理电路和CA线电压信号调理电路能够分别将AB线电压信号、BC线电压信号和CA线电压信号抬升2.5V，使得信号适合直接输入给微处理器模块，防止了微处理器模块不识别信号的不利影响，使得系统的稳定性更好。

5、本发明利用电机定子绕组的残压确定电机转子转速的方法有效地利用了电机定子绕组的残压来实时确定交流电动机失电后的转子转速，为离散变频软起动系统的频段切换提供了判断依据，有利于频段切换。

6、本发明确定的电机转速结果准确，可靠性高，且使用方便，利用电机定子绕组的残压确定电机转子转速的装置能够集成在离散变频软启动器中使用，满足任何场合的使用需求，且无需增加额外的成本。

综上所述，本发明结构简单，设计合理，有效地利用了电机定子绕组的残压，满足任何场合的使用需求，工作稳定性高，实现成本低，实用性强。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明利用电机定子绕组的残压确定电机转子转速的装置的电路原理框图。

图2为本发明A相电压采集电路、B相电压采集电路和C相电压采集电路的电路原理图。

图3为本发明第一差分放大电路的电路原理图。

图4为本发明第二差分放大电路的电路原理图。

图5为本发明第三差分放大电路的电路原理图。

图6为本发明基准电压产生电路的电路原理图。

图7为本发明AB线电压信号调理电路的电路原理图。

图8为本发明BC线电压信号调理电路的电路原理图。

图9为本发明CA线电压信号调理电路的电路原理图。

图10为本发明微处理器模块的电路原理图。

图11为本发明利用电机定子绕组的残压确定电机转子转速的方法流程框图。

附图标记说明:

1—微处理器模块；                 2—电压采集电路模块；

2-1—A相电压采集电路；            2-2—B相电压采集电路；

2-3—C相电压采集电路；            3—差分放大电路模块；

3-1—第一差分放大电路；           3-2—第二差分放大电路；

3-3—第三差分放大电路；           4—信号调理电路模块；

4-1—信号调理电路模块；；         4-2—BC线电压信号调理电路；

4-3—CA线电压信号调理电路；       4-4—基准电压产生电路。

具体实施方式

如图1所示，本发明利用电机定子绕组的残压确定电机转子转速的装置，包括微处理器模块1，所述微处理器模块1的输入端接有电机定子绕组残压检测电路模块，所述电机定子绕组残压检测电路模块由依次相接的电压采集电路模块2、差分放大电路模块3和信号调理电路模块4构成；所述电压采集电路模块2包括用于对电机定子A相绕组电压进行采集的A相电压采集电路2-1、用于对电机定子B相绕组电压进行采集的B相电压采集电路2-2和用于对电机定子C相绕组电压进行采集的C相电压采集电路2-3，所述差分放大电路模块3包括用于将A相电压和B相电压转换为A相绕组与B相绕组之间的AB线电压的第一差分放大电路3-1，用于将B相电压和C相电压转换为B相绕组与C相绕组之间的BC线电压的第二差分放大电路3-2，以及用于将C相电压和A相电压转换为C相绕组与A相绕组之间的CA线电压的第三差分放大电路3-3；所述A相电压采集电路2-1和B相电压采集电路2-2均与所述第一差分放大电路3-1相接，所述B相电压采集电路2-2和C相电压采集电路2-3均与所述第二差分放大电路3-2相接，所述C相电压采集电路2-3和A相电压采集电路2-1均与所述第三差分放大电路3-3相接；所述信号调理电路模块4包括用于对AB线电压信号进行异相求和调理的AB线电压信号调理电路4-1、用于对BC线电压信号进行异相求和调理的BC线电压信号调理电路4-2和用于对CA线电压信号进行异相求和调理的CA线电压信号调理电路4-3；所述第一差分放大电路3-1与AB线电压信号调理电路4-1相接，所述第二差分放大电路3-2与BC线电压信号调理电路4-2相接，所述第三差分放大电路3-3与CA线电压信号调理电路4-3相接。

如图2所示，本实施例中，所述A相电压采集电路2-1包括电阻RPL1、电阻RPL4和瞬态抑制二极管TPL1，所述电阻RPL1的一端与电机的A相定子绕组相接，所述电阻RPL1的另一端与电阻RPL4的一端和瞬态抑制二极管TPL1的一端相接且为所述A相电压采集电路2-1的输出端UA，所述电阻RPL4的另一端通过电容CPL1接地，所述瞬态抑制二极管TPL1的另一端接地；所述B相电压采集电路2-2包括电阻RPL2、电阻RPL5和瞬态抑制二极管TPL2，所述电阻RPL2的一端与电机的B相定子绕组相接，所述电阻RPL2的另一端与电阻RPL5的一端和瞬态抑制二极管TPL2的一端相接且为所述B相电压采集电路2-2的输出端UB，所述电阻RPL5的另一端通过电容CPL1接地，所述瞬态抑制二极管TPL2的另一端接地；所述C相电压采集电路2-3包括电阻RPL3、电阻RPL6和瞬态抑制二极管TPL3，所述电阻RPL3的一端与电机的C相定子绕组相接，所述电阻RPL3的另一端与电阻RPL6的一端和瞬态抑制二极管TPL3的一端相接且为所述C相电压采集电路2-3的输出端UC，所述电阻RPL6的另一端通过电容CPL1接地，所述瞬态抑制二极管TPL3的另一端接地。A相电压采集电路2-1、B相电压采集电路2-2和C相电压采集电路2-3均运用了电阻分压的方式采集电机定子端的相电压，电路简单，工作可靠性高，很大程度上减小了装置的体积。

本实施例中，如图3所示，所述第一差分放大电路3-1包括第一芯片LM324以及电阻RAB1、RAB2、RAB3、RAB4和RAB5，所述第一芯片LM324的第1引脚和第2引脚均与电阻RAB1的一端和电阻RAB2的一端相接，所述第一芯片LM324的第3引脚与B相电压采集电路2-2的输出端相接，所述第一芯片LM324的第4引脚与+12V电源的输出端相接，所述第一芯片LM324的第5引脚与A相电压采集电路2-1的输出端相接，所述电阻RAB1的另一端与所述第一芯片LM324的第6引脚和第7引脚以及电阻RAB4的一端相接，所述电阻RAB2的另一端与电阻RAB3的一端和所述第一芯片LM324的第13引脚相接，所述电阻RAB3的另一端与所述第一芯片LM324的第14引脚相接且为所述第一差分放大电路3-1的AB线电压输出端UAB，所述电阻RAB4的另一端与所述第一芯片LM324的第12引脚和电阻RAB5的一端相接，所述电阻RAB5的另一端接地，所述第一芯片LM324的第11引脚与-12V电源的输出端相接；如图4所示，所述第二差分放大电路3-2包括第二芯片LM324以及电阻RBC1、RBC2、RBC3、RBC4和RBC5，所述第二芯片LM324的第1引脚和第2引脚均与电阻RBC1的一端和电阻RBC2的一端相接，所述第二芯片LM324的第3引脚与C相电压采集电路2-3的输出端相接，所述第二芯片LM324的第4引脚与+12V电源的输出端相接，所述第二芯片LM324的第5引脚与B相电压采集电路2-2的输出端相接，所述电阻RBC1的另一端与所述第二芯片LM324的第6引脚和第7引脚以及电阻RBC4的一端相接，所述电阻RBC2的另一端与电阻RBC3的一端和所述第二芯片LM324的第9引脚相接，所述电阻RBC3的另一端与所述第二芯片LM324的第8引脚相接且为所述第二差分放大电路3-2的BC线电压输出端UBC，所述电阻RBC4的另一端与所述第二芯片LM324的第10引脚和电阻RBC5的一端相接，所述电阻RBC5的另一端接地，所述第二芯片LM324的第11引脚与-12V电源的输出端相接；如图5所示，所述第三差分放大电路3-3包括第三芯片LM324以及电阻RCA1、RCA2、RCA3、RCA4和RCA5，所述第三芯片LM324的第1引脚和第2引脚均与电阻RCA1的一端和电阻RCA2的一端相接，所述第三芯片LM324的第3引脚与A相电压采集电路2-1的输出端相接，所述第三芯片LM324的第4引脚与+12V电源的输出端相接，所述第三芯片LM324的第5引脚与C相电压采集电路2-3的输出端相接，所述电阻RCA1的另一端与所述第三芯片LM324的第6引脚和第7引脚以及电阻RCA4的一端相接，所述电阻RCA2的另一端与电阻RCA3的一端和所述第三芯片LM324的第9引脚相接，所述电阻RCA3的另一端与所述第三芯片LM324的第8引脚相接且为所述第二差分放大电路3-2的CA线电压输出端UCA，所述电阻RCA4的另一端与所述第三芯片LM324的第10引脚和电阻RCA5的一端相接，所述电阻RCA5的另一端接地，所述第三芯片LM324的第11引脚与-12V电源的输出端相接。第一差分放大电路3-1、第二差分放大电路3-2和第三差分放大电路3-3防止了A相电压采集电路2-1、B相电压采集电路2-2和C相电压采集电路2-3中中性点的偏移，抗干扰性能好，使得信号稳定性得到大幅提高。

本实施例中，如图1所示，所述信号调理电路模块4包括用于为AB线电压信号调理电路4-1、BC线电压信号调理电路4-2和CA线电压信号调理电路4-3提供基准电压的基准电压产生电路4-4，如图6所示，所述基准电压产生电路4-4包括第四芯片LM324，第一稳压芯片TL431，电容CVR3，以及电阻REF1、REF2、REF3和REF4；所述第四芯片LM324的第12引脚通过电阻REF2接地，所述第四芯片LM324的第13引脚通过电阻REF3与所述第一稳压芯片TL431的第1引脚和第3引脚相接，所述第一稳压芯片TL431的第2引脚接地，所述第一稳压芯片TL431的第3引脚与电阻REF1的一端相接，所述电阻REF1的另一端与+12V电源的输出端相接且通过电容CVR3接地，所述第四芯片LM324的第14引脚为所述基准电压产生电路4-4的基准电压输出端REF且通过电阻REF4与所述第四芯片LM324的第13引脚相接；如图7所示，所述AB线电压信号调理电路4-1包括第五芯片LM324，电容CUAB1，电阻RUAB2、RUAB3、RUAB4、RUAB5和RUAB6，以及稳压二极管DUAB1和DUAB2；所述第五芯片LM324的第12引脚通过电阻RUAB5接地，所述第五芯片LM324的第13引脚与电阻RUAB2的一端、电阻RUAB3的一端和电阻RUAB4的一端相接，所述电阻RUAB2的另一端与所述第一差分放大电路3-1的AB线电压输出端相接且通过电容CUAB1接地，所述电阻RUAB3的另一端与所述基准电压产生电路4-4的基准电压输出端REF相接，所述电阻RUAB4的另一端与所述第五芯片LM324的第14引脚和电阻RUAB6的一端相接，所述电阻RUAB6的另一端与稳压二极管DUAB1的正极和稳压二极管DUAB2的负极相接且为所述AB线电压信号调理电路4-1的输出端AD_UAB，所述稳压二极管DUAB1的负极与+5V电源的输出端相接，所述稳压二极管DUAB2的正极接地；如图8所示，所述BC线电压信号调理电路4-2包括第六芯片LM324，电容CUBC1，电阻RUBC2、RUBC3、RUBC4、RUBC5和RUBC6，以及稳压二极管DUBC1和DUBC2；所述第六芯片LM324的第12引脚通过电阻RUBC5接地，所述第六芯片LM324的第13引脚与电阻RUBC2的一端、电阻RUBC3的一端和电阻RUBC4的一端相接，所述电阻RUBC2的另一端与所述第二差分放大电路3-2的BC线电压输出端相接且通过电容CUBC1接地，所述电阻RUBC3的另一端与所述基准电压产生电路4-4的基准电压输出端REF相接，所述电阻RUBC4的另一端与所述第六芯片LM324的第14引脚和电阻RUBC6的一端相接，所述电阻RUBC6的另一端与稳压二极管DUBC1的正极和稳压二极管DUBC2的负极相接且为所述BC线电压信号调理电路4-2的输出端AD_UBC，所述稳压二极管DUBC1的负极与+5V电源的输出端相接，所述稳压二极管DUBC2的正极接地；如图9所示，所述CA线电压信号调理电路4-3包括第七芯片LM324，电容CUCA1，电阻RUCA2、RUCA3、RUCA4、RUCA5和RUCA6，以及稳压二极管DUCA1和DUCA2；所述第七芯片LM324的第12引脚通过电阻RUCA5接地，所述第七芯片LM324的第13引脚与电阻RUCA2的一端、电阻RUCA3的一端和电阻RUCA4的一端相接，所述电阻RUCA2的另一端与所述第三差分放大电路3-3的CA线电压输出端相接且通过电容CUCA1接地，所述电阻RUCA3的另一端与所述基准电压产生电路4-4的基准电压输出端REF相接，所述电阻RUCA4的另一端与所述第七芯片LM324的第14引脚和电阻RUCA6的一端相接，所述电阻RUCA6的另一端与稳压二极管DUCA1的正极和稳压二极管DUCA2的负极相接且为所述CA线电压信号调理电路4-3的输出端AD_UCA，所述稳压二极管DUCA1的负极与+5V电源的输出端相接，所述稳压二极管DUCA2的正极接地。AB线电压信号调理电路4-1、BC线电压信号调理电路4-2和CA线电压信号调理电路4-3能够分别将AB线电压信号、BC线电压信号和CA线电压信号抬升2.5V，使得信号适合直接输入给微处理器模块1，防止了微处理器模块1不识别信号的不利影响，使得系统的稳定性更好。

如图10所示，本实施例中，所述微处理器模块1包括数字信号处理器芯片DSPIC30F6014以及电源电路、晶振电路、复位电路和校准电压电路，所述电源电路包括电容CAU10、CAU11、CAU12、CAU13和CAU14，所述电容CAU10的一端、电容CAU11的一端、电容CAU12的一端、电容CAU13的一端和电容CAU14的一端均与+5V电源的输出端相接且为所述电源电路的输出端AVDD，所述电容CAU10的另一端、电容CAU11的另一端、电容CAU12的另一端、电容CAU13的另一端和电容CAU14的另一端均接地且为所述电源电路的输出端AVSS；所述晶振电路由晶振XAT1以及电容CAT1和CAT2构成，所述晶振XAT1的一端与电容CAT1的一端和所述数字信号处理器芯片DSPIC30F6014的第49引脚相接，所述晶振XAT1的另一端与电容CAT2的一端和所述数字信号处理器芯片DSPIC30F6014的第50引脚相接，所述电容CAT1的另一端和电容CAT2的另一端均接地；所述复位电路由复位按键SES1、电容CES1以及电阻RES1和RES2构成，所述复位按键SES1的一端与电阻RES1的一端相接，所述电阻RES1的另一端、电阻RES2的一端和电容CES1的一端均与所述数字信号处理器芯片DSPIC30F6014的第9引脚相接，所述电阻RES2的另一端与+5V电源的输出端相接，所述复位按键SES1的另一端和电容CES1的另一端均接地；所述校准电压电路由第二稳压芯片TL431，电容CU15，以及电阻RX1、RX2、RX3和RX4构成；所述第二稳压芯片TL431的第1引脚与电阻RX2的一端和电阻RX3的一端相接，所述第二稳压芯片TL431的第2引脚和电阻RX2的另一端均接地，所述第二稳压芯片TL431的第3引脚与电阻RX1的一端、电阻RX3的另一端和电阻RX4的一端相接，所述电阻RX1的另一端与+5V电源的输出端相接且通过电容CU15接地，所述电阻RX4的另一端与所述数字信号处理器芯片DSPIC30F6014的第24引脚相接；所述数字信号处理器芯片DSPIC30F6014的第11引脚、第26引脚、第31引脚和第51引脚均与所述电源电路的输出端AVSS相接，所述数字信号处理器芯片DSPIC30F6014的第12引脚、第25引脚、第32引脚和第48引脚均与所述电源电路的输出端AVDD相接，所述数字信号处理器芯片DSPIC30F6014的第76引脚为所述微处理器模块1的第一信号输出端OUT1，所述数字信号处理器芯片DSPIC30F6014的第77引脚为所述微处理器模块1的第二信号输出端OUT2。

如图11所示，本发明利用电机定子绕组的残压确定电机转子转速的方法，包括以下步骤：

步骤一、电机定子绕组的残压信号采集及传输：电机断电后，所述电机定子绕组残压检测电路模块对电机定子绕组的残压线电压信号UAB、UBC和UCA进行间隔时间为Δt的等间隔采样，并将其采集到的n组残压线电压信号UAB、UBC和UCA输出给微处理器模块1；其中，n为大于2的自然数；

步骤二、首先，所述微处理器模块1将其接收到的n组残压线电压信号UAB、UBC和UCA转换成残压相电压信号UA、UB和UC；然后，所述微处理器模块1对n组残压相电压信号UA、UB和UC分别进行Clark变换，得到n个采样时刻n组电机定子在静止坐标系中的横轴坐标和电机定子在静止坐标系中的纵轴坐标，其中，电机定子在静止坐标系中的第j组横轴坐标为u_αj，电机定子在静止坐标系中的第j组纵轴坐标为u_βj；最后，所述微处理器模块1根据公式：

${\mathrm{\φ}}_J=\arctan \frac{u_{\mathrm{\βj}}}{u_{\mathrm{\αj}}}$

计算得到第j组残压相电压空间矢量的空间相位角φ_j；其中，j=1、2、…、n；

步骤三、运用最小二乘法进行线性拟合并得到线性拟合直线方程的系数：首先，所述微处理器模块1根据公式Δφ_j=φ_j+1-φ_j计算得到第j+1组残压相电压空间矢量的空间相位角φ_j+1与第j组残压相电压空间矢量的空间相位角φ_j的差值Δφ_j；接着，所述微处理器模块（1）根据公式计算得到n个数据Y₁、Y₂、…、Y_n；然后，从n个数据Y₁、Y₂、…、Y_n中的第m个数据开始连续取N个数据，并对这N个数据运用最小二乘法进行线性数据拟合，得到线性拟合直线方程Y_i=A+Bi的系数A和B，其中，

$A=\frac{\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{Y}_i}{N}-\frac{N+1}{2}B$

$B=\frac{6[2\underset{i=1}{\overset{N}{\mathrm{\Σ}}}i{Y}_i-(N+1)\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{Y}_i]}{N(N+1)(N-1)}$

N为大于2且小于n-m的自然数，i=1、2、…、N；

步骤四、确定出电机转子转速：所述微处理器模块1根据公式w_r0=A-(m-1)Δt·B计算得到电机断电时刻t₀电机转子转速下降的起始转速w_r0，并根据公式计算得到在断电后的时刻t的电机转子转速w_rt。

综上所述，本发明有效地利用了电机定子绕组的残压来实时确定交流电动机失电后的转子转速，为离散变频软起动系统的频段切换提供了判断依据，有利于频段切换。本发明确定的电机转速结果准确，可靠性高，且使用方便，利用电机定子绕组的残压确定电机转子转速的装置能够集成在离散变频软启动器中使用，满足任何场合的使用需求，且无需增加额外的成本。

以上所述，仅是本发明的较佳实施例，并非对本发明作任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本发明技术方案的保护范围内。

Claims (2)

1.一种利用电机定子绕组的残压确定电机转子转速的装置，其特征在于：包括微处理器模块（1），所述微处理器模块（1）的输入端接有电机定子绕组残压检测电路模块，所述电机定子绕组残压检测电路模块由依次相接的电压采集电路模块（2）、差分放大电路模块（3）和信号调理电路模块（4）构成；所述电压采集电路模块（2）包括用于对电机定子A相绕组电压进行采集的A相电压采集电路（2-1）、用于对电机定子B相绕组电压进行采集的B相电压采集电路（2-2）和用于对电机定子C相绕组电压进行采集的C相电压采集电路（2-3），所述差分放大电路模块（3）包括用于将A相电压和B相电压转换为A相绕组与B相绕组之间的AB线电压的第一差分放大电路（3-1），用于将B相电压和C相电压转换为B相绕组与C相绕组之间的BC线电压的第二差分放大电路（3-2），以及用于将C相电压和A相电压转换为C相绕组与A相绕组之间的CA线电压的第三差分放大电路（3-3）；所述A相电压采集电路（2-1）和B相电压采集电路（2-2）均与所述第一差分放大电路（3-1）相接，所述B相电压采集电路（2-2）和C相电压采集电路（2-3）均与所述第二差分放大电路（3-2）相接，所述C相电压采集电路（2-3）和A相电压采集电路（2-1）均与所述第三差分放大电路（3-3）相接；所述信号调理电路模块（4）包括用于对AB线电压信号进行异相求和调理的AB线电压信号调理电路（4-1）、用于对BC线电压信号进行异相求和调理的BC线电压信号调理电路（4-2）和用于对CA线电压信号进行异相求和调理的CA线电压信号调理电路（4-3）；所述第一差分放大电路（3-1）与AB线电压信号调理电路（4-1）相接，所述第二差分放大电路（3-2）与BC线电压信号调理电路（4-2）相接，所述第三差分放大电路（3-3）与CA线电压信号调理电路（4-3）相接；

所述A相电压采集电路（2-1）包括电阻RPL1、电阻RPL4和瞬态抑制二极管TPL1，所述电阻RPL1的一端与电机的A相定子绕组相接，所述电阻RPL1的另一端与电阻RPL4的一端和瞬态抑制二极管TPL1的一端相接且为所述A相电压采集电路（2-1）的输出端UA，所述电阻RPL4的另一端通过电容CPL1接地，所述瞬态抑制二极管TPL1的另一端接地；所述B相电压采集电路（2-2）包括电阻RPL2、电阻RPL5和瞬态抑制二极管TPL2，所述电阻RPL2的一端与电机的B相定子绕组相接，所述电阻RPL2的另一端与电阻RPL5的一端和瞬态抑制二极管TPL2的一端相接且为所述B相电压采集电路（2-2）的输出端UB，所述电阻RPL5的另一端通过电容CPL1接地，所述瞬态抑制二极管TPL2的另一端接地；所述C相电压采集电路（2-3）包括电阻RPL3、电阻RPL6和瞬态抑制二极管TPL3，所述电阻RPL3的一端与电机的C相定子绕组相接，所述电阻RPL3的另一端与电阻RPL6的一端和瞬态抑制二极管TPL3的一端相接且为所述C相电压采集电路（2-3）的输出端UC，所述电阻RPL6的另一端通过电容CPL1接地，所述瞬态抑制二极管TPL3的另一端接地；

所述第一差分放大电路（3-1）包括第一芯片LM324以及电阻RAB1、RAB2、RAB3、RAB4和RAB5，所述第一芯片LM324的第1引脚和第2引脚均与电阻RAB1的一端和电阻RAB2的一端相接，所述第一芯片LM324的第3引脚与B相电压采集电路（2-2）的输出端相接，所述第一芯片LM324的第4引脚与+12V电源的输出端相接，所述第一芯片LM324的第5引脚与A相电压采集电路（2-1）的输出端相接，所述电阻RAB1的另一端与所述第一芯片LM324的第6引脚和第7引脚以及电阻RAB4的一端相接，所述电阻RAB2的另一端与电阻RAB3的一端和所述第一芯片LM324的第13引脚相接，所述电阻RAB3的另一端与所述第一芯片LM324的第14引脚相接且为所述第一差分放大电路（3-1）的AB线电压输出端UAB，所述电阻RAB4的另一端与所述第一芯片LM324的第12引脚和电阻RAB5的一端相接，所述电阻RAB5的另一端接地，所述第一芯片LM324的第11引脚与-12V电源的输出端相接；所述第二差分放大电路（3-2）包括第二芯片LM324以及电阻RBC1、RBC2、RBC3、RBC4和RBC5，所述第二芯片LM324的第1引脚和第2引脚均与电阻RBC1的一端和电阻RBC2的一端相接，所述第二芯片LM324的第3引脚与C相电压采集电路（2-3）的输出端相接，所述第二芯片LM324的第4引脚与+12V电源的输出端相接，所述第二芯片LM324的第5引脚与B相电压采集电路（2-2）的输出端相接，所述电阻RBC1的另一端与所述第二芯片LM324的第6引脚和第7引脚以及电阻RBC4的一端相接，所述电阻RBC2的另一端与电阻RBC3的一端和所述第二芯片LM324的第9引脚相接，所述电阻RBC3的另一端与所述第二芯片LM324的第8引脚相接且为所述第二差分放大电路（3-2）的BC线电压输出端UBC，所述电阻RBC4的另一端与所述第二芯片LM324的第10引脚和电阻RBC5的一端相接，所述电阻RBC5的另一端接地，所述第二芯片LM324的第11引脚与-12V电源的输出端相接；所述第三差分放大电路（3-3）包括第三芯片LM324以及电阻RCA1、RCA2、RCA3、RCA4和RCA5，所述第三芯片LM324的第1引脚和第2引脚均与电阻RCA1的一端和电阻RCA2的一端相接，所述第三芯片LM324的第3引脚与A相电压采集电路（2-1）的输出端相接，所述第三芯片LM324的第4引脚与+12V电源的输出端相接，所述第三芯片LM324的第5引脚与C相电压采集电路（2-3）的输出端相接，所述电阻RCA1的另一端与所述第三芯片LM324的第6引脚和第7引脚以及电阻RCA4的一端相接，所述电阻RCA2的另一端与电阻RCA3的一端和所述第三芯片LM324的第9引脚相接，所述电阻RCA3的另一端与所述第三芯片LM324的第8引脚相接且为所述第二差分放大电路（3-2）的CA线电压输出端UCA，所述电阻RCA4的另一端与所述第三芯片LM324的第10引脚和电阻RCA5的一端相接，所述电阻RCA5的另一端接地，所述第三芯片LM324的第11引脚与-12V电源的输出端相接；

所述信号调理电路模块（4）包括用于为AB线电压信号调理电路（4-1）、BC线电压信号调理电路（4-2）和CA线电压信号调理电路（4-3）提供基准电压的基准电压产生电路（4-4），所述基准电压产生电路（4-4）包括第四芯片LM324，第一稳压芯片TL431，电容CVR3，以及电阻REF1、REF2、REF3和REF4；所述第四芯片LM324的第12引脚通过电阻REF2接地，所述第四芯片LM324的第13引脚通过电阻REF3与所述第一稳压芯片TL431的第1引脚和第3引脚相接，所述第一稳压芯片TL431的第2引脚接地，所述第一稳压芯片TL431的第3引脚与电阻REF1的一端相接，所述电阻REF1的另一端与+12V电源的输出端相接且通过电容CVR3接地，所述第四芯片LM324的第14引脚为所述基准电压产生电路（4-4）的基准电压输出端REF且通过电阻REF4与所述第四芯片LM324的第13引脚相接；所述AB线电压信号调理电路（4-1）包括第五芯片LM324，电容CUAB1，电阻RUAB2、RUAB3、RUAB4、RUAB5和RUAB6，以及稳压二极管DUAB1和DUAB2；所述第五芯片LM324的第12引脚通过电阻RUAB5接地，所述第五芯片LM324的第13引脚与电阻RUAB2的一端、电阻RUAB3的一端和电阻RUAB4的一端相接，所述电阻RUAB2的另一端与所述第一差分放大电路（3-1）的AB线电压输出端相接且通过电容CUAB1接地，所述电阻RUAB3的另一端与所述基准电压产生电路（4-4）的基准电压输出端REF相接，所述电阻RUAB4的另一端与所述第五芯片LM324的第14引脚和电阻RUAB6的一端相接，所述电阻RUAB6的另一端与稳压二极管DUAB1的正极和稳压二极管DUAB2的负极相接且为所述AB线电压信号调理电路（4-1）的输出端AD_UAB，所述稳压二极管DUAB1的负极与+5V电源的输出端相接，所述稳压二极管DUAB2的正极接地；所述BC线电压信号调理电路（4-2）包括第六芯片LM324，电容CUBC1，电阻RUBC2、RUBC3、RUBC4、RUBC5和RUBC6，以及稳压二极管DUBC1和DUBC2；所述第六芯片LM324的第12引脚通过电阻RUBC5接地，所述第六芯片LM324的第13引脚与电阻RUBC2的一端、电阻RUBC3的一端和电阻RUBC4的一端相接，所述电阻RUBC2的另一端与所述第二差分放大电路（3-2）的BC线电压输出端相接且通过电容CUBC1接地，所述电阻RUBC3的另一端与所述基准电压产生电路（4-4）的基准电压输出端REF相接，所述电阻RUBC4的另一端与所述第六芯片LM324的第14引脚和电阻RUBC6的一端相接，所述电阻RUBC6的另一端与稳压二极管DUBC1的正极和稳压二极管DUBC2的负极相接且为所述BC线电压信号调理电路（4-2）的输出端AD_UBC，所述稳压二极管DUBC1的负极与+5V电源的输出端相接，所述稳压二极管DUBC2的正极接地；所述CA线电压信号调理电路（4-3）包括第七芯片LM324，电容CUCA1，电阻RUCA2、RUCA3、RUCA4、RUCA5和RUCA6，以及稳压二极管DUCA1和DUCA2；所述第七芯片LM324的第12引脚通过电阻RUCA5接地，所述第七芯片LM324的第13引脚与电阻RUCA2的一端、电阻RUCA3的一端和电阻RUCA4的一端相接，所述电阻RUCA2的另一端与所述第三差分放大电路（3-3）的CA线电压输出端相接且通过电容CUCA1接地，所述电阻RUCA3的另一端与所述基准电压产生电路（4-4）的基准电压输出端REF相接，所述电阻RUCA4的另一端与所述第七芯片LM324的第14引脚和电阻RUCA6的一端相接，所述电阻RUCA6的另一端与稳压二极管DUCA1的正极和稳压二极管DUCA2的负极相接且为所述CA线电压信号调理电路（4-3）的输出端AD_UCA，所述稳压二极管DUCA1的负极与+5V电源的输出端相接，所述稳压二极管DUCA2的正极接地；

所述微处理器模块（1）包括数字信号处理器芯片DSPIC30F6014以及电源电路、晶振电路、复位电路和校准电压电路，所述电源电路包括电容CAU10、CAU11、CAU12、CAU13和CAU14，所述电容CAU10的一端、电容CAU11的一端、电容CAU12的一端、电容CAU13的一端和电容CAU14的一端均与+5V电源的输出端相接且为所述电源电路的输出端AVDD，所述电容CAU10的另一端、电容CAU11的另一端、电容CAU12的另一端、电容CAU13的另一端和电容CAU14的另一端均接地且为所述电源电路的输出端AVSS；所述晶振电路由晶振XAT1以及电容CAT1和CAT2构成，所述晶振XAT1的一端与电容CAT1的一端和所述数字信号处理器芯片DSPIC30F6014的第49引脚相接，所述晶振XAT1的另一端与电容CAT2的一端和所述数字信号处理器芯片DSPIC30F6014的第50引脚相接，所述电容CAT1的另一端和电容CAT2的另一端均接地；所述复位电路由复位按键SES1、电容CES1以及电阻RES1和RES2构成，所述复位按键SES1的一端与电阻RES1的一端相接，所述电阻RES1的另一端、电阻RES2的一端和电容CES1的一端均与所述数字信号处理器芯片DSPIC30F6014的第9引脚相接，所述电阻RES2的另一端与+5V电源的输出端相接，所述复位按键SES1的另一端和电容CES1的另一端均接地；所述校准电压电路由第二稳压芯片TL431，电容CU15，以及电阻RX1、RX2、RX3和RX4构成；所述第二稳压芯片TL431的第1引脚与电阻RX2的一端和电阻RX3的一端相接，所述第二稳压芯片TL431的第2引脚和电阻RX2的另一端均接地，所述第二稳压芯片TL431的第3引脚与电阻RX1的一端、电阻RX3的另一端和电阻RX4的一端相接，所述电阻RX1的另一端与+5V电源的输出端相接且通过电容CU15接地，所述电阻RX4的另一端与所述数字信号处理器芯片DSPIC30F6014的第24引脚相接；所述数字信号处理器芯片DSPIC30F6014的第11引脚、第26引脚、第31引脚和第51引脚均与所述电源电路的输出端AVSS相接，所述数字信号处理器芯片DSPIC30F6014的第12引脚、第25引脚、第32引脚和第48引脚均与所述电源电路的输出端AVDD相接，所述数字信号处理器芯片DSPIC30F6014的第76引脚为所述微处理器模块（1）的第一信号输出端OUT1，所述数字信号处理器芯片DSPIC30F6014的第77引脚为所述微处理器模块（1）的第二信号输出端OUT2。

2.一种利用如权利要求1所述装置确定电机转子转速的方法，其特征在于该方法包括以下步骤：

步骤一、电机定子绕组的残压信号采集及传输：电机断电后，所述电机定子绕组残压检测电路模块对电机定子绕组的残压线电压信号UAB、UBC和UCA进行间隔时间为Δt的等间隔采样，并将其采集到的n组残压线电压信号UAB、UBC和UCA输出给微处理器模块（1）；其中，n为大于2的自然数；

步骤二、首先，所述微处理器模块（1）将其接收到的n组残压线电压信号UAB、UBC和UCA转换成残压相电压信号UA、UB和UC；然后，所述微处理器模块（1）对n组残压相电压信号UA、UB和UC分别进行Clark变换，得到n个采样时刻n组电机定子在静止坐标系中的横轴坐标和电机定子在静止坐标系中的纵轴坐标，其中，电机定子在静止坐标系中的第j组横轴坐标为u_αj，电机定子在静止坐标系中的第j组纵轴坐标为u_βj；最后，所述微处理器模块（1）根据公式：

${\mathrm{\φ}}_j=arctan\frac{u_{\mathrm{\β}j}}{u_{\mathrm{\α}j}}$

计算得到第j组残压相电压空间矢量的空间相位角φ_j；其中，j=1、2、…、n；

步骤三、运用最小二乘法进行线性拟合并得到线性拟合直线方程的系数：首先，所述微处理器模块（1）根据公式Δφ_j=φ_j+1-φ_j计算得到第j+1组残压相电压空间矢量的空间相位角φ_j+1与第j组残压相电压空间矢量的空间相位角φ_j的差值Δφ_j；接着，所述微处理器模块（1）根据公式计算得到n个数据Y₁、Y₂、…、Y_n；然后，从n个数据Y₁、Y₂、…、Y_n中的第m个数据开始连续取N个数据，并对这N个数据运用最小二乘法进行线性数据拟合，得到线性拟合直线方程Y_i=A+Bi的系数A和B，其中，

$A=\frac{\underset{i=1}{\overset{N}{\Σ}}{Y}_i}{N}-\frac{N+1}{2}B$

$B=\frac{6\[2\underset{i=1}{\overset{N}{\Σ}}{\mathrm{iY}}_i-\left(N+1\right)\underset{i=1}{\overset{N}{\Σ}}{Y}_i\]}{N\left(N+1\right)\left(N-1\right)}$

N为大于2且小于n-m的自然数，i=1、2、…、N；

步骤四、确定出电机转子转速：所述微处理器模块（1）根据公式w_r0=A-(m-1)Δt·B计算得到电机断电时刻t₀电机转子转速下降的起始转速w_r0，并根据公式计算得到在断电后的时刻t的电机转子转速w_rt。