CN103683881B

CN103683881B - 加快电源下电速度的电路

Info

Publication number: CN103683881B
Application number: CN201310601364.0A
Authority: CN
Inventors: 张良钿
Original assignee: Fujian Star Net Communication Co Ltd
Current assignee: Shaanxi Gangxin Electronic Technology Co ltd
Priority date: 2013-11-21
Filing date: 2013-11-21
Publication date: 2016-01-27
Anticipated expiration: 2033-11-21
Also published as: CN103683881A

Abstract

本发明提供一种加快电源下电速度的电路，包括检测控制电路和泄放电路，其中：所述检测控制电路包括第一二极管、第一上拉电阻和第一晶体管；所述第一二极管的负极以及所述第一上拉电阻均与电源相连，所述第一二极管的正极与所述第一晶体管的基极相连，所述第一晶体管的集电极与所述第一上拉电阻相连，所述第一晶体管的发射极接地；所述泄放电路包括功率电阻和功率开关；所述功率电阻与所述电源相连，所述功率开关的集电极与所述功率电阻相连，所述功率开关的基极与所述第一晶体管的集电极相连，所述功率开关的发射极接地。通过检测控制电路控制泄放电路的导通与截止，从而实现加快电源的下电速度，且电路结构简单，通用性高。

Description

加快电源下电速度的电路

技术领域

本发明涉及电子技术，尤其涉及一种加快电源下电速度的电路。

背景技术

在电子设备的供电系统中，受电负载通常为非线性负载，为了满足非线性负载的瞬时电流需求，电源上通常有很多储能电容，当电子设备下电时，电源电压先快速下降，到达某个电压值后，残留电压的下电速度变缓，因而在电子设备下电后的一段时间内，部分电路还在供电，导致电子设备没有完全断电，处于不稳定的状态，如果此时立即上电，则会由于部分电路锁死进而导致电子设备异常。

现有技术中，为了加快电源残留电压的下电速度，在电源串接负载电阻和开关，并由软件来控制开关。在电子设备上电和稳态工作的过程中，软件控制开关断开，在电子设备的下电过程中，当软件检测到电源电压下降到预先设置的阈值后，控制开关闭合，通过负载电阻消耗残留电压。

然而，通过软件控制开关的断开和闭合，要求电路中有微控制器，电路设计复杂，通用性差。

发明内容

本发明提供一种加快电源下电速度的电路，以通过简单且通用性高的电路实现电源的快速下电。

本发明提供一种加快电源下电速度的电路，包括检测控制电路和泄放电路，其中：所述检测控制电路包括第一二极管、第一上拉电阻和第一晶体管；所述第一二极管的负极以及所述第一上拉电阻均与电源相连，所述第一二极管的正极与所述第一晶体管的基极相连，所述第一晶体管的集电极与所述第一上拉电阻相连，所述第一晶体管的发射极接地；所述泄放电路包括功率电阻和功率开关；所述功率电阻与所述电源相连，所述功率开关的集电极与所述功率电阻相连，所述功率开关的基极与所述第一晶体管的集电极相连，所述功率开关的发射极接地。

本发明提供的加快电源下电速度的电路，通过采用二极管、晶体管以及电阻，组成检测控制电路和泄放电路，并通过检测控制电路控制泄放电路的导通与截止，从而实现加快电源的下电速度，且电路结构简单，通用性高。

附图说明

图1为本发明加快电源下电速度的电路实施例一的结构示意图；

图2为本发明加快电源下电速度的电路实施例二的结构示意图；

图3为本发明加快电源下电速度的电路的快速下电电压波形示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明加快电源下电速度的电路实施例一的结构示意图。如图1所示，本实施例提供的加快电源下电速度的电路具体可以包括检测控制电路11和泄放电路12，其中：

所述检测控制电路11包括第一二极管111、第一上拉电阻112和第一晶体管113；

所述第一二极管111的负极以及所述第一上拉电阻112均与电源10相连，所述第一二极管111的正极与所述第一晶体管113的基极相连，所述第一晶体管113的集电极与所述第一上拉电阻112相连，所述第一晶体管113的发射极接地；

所述泄放电路12包括功率电阻121和功率开关122；所述功率电阻121与所述电源10相连，所述功率开关122的集电极与所述功率电阻121相连，所述功率开关122的基极与所述第一晶体管113的集电极相连，所述功率开关122的发射极接地。

需要说明的是，所述第一二极管111可以为稳压二极管，所述第一晶体管113可以为NPN型晶体管，所述功率开关122可以为NPN型达林顿管，所述第一二极管111的功能也可以使用电压基准和电压比较器实现，所述第一晶体管113也可以使用场效应管替代，本实施例不对此进行限制。具体的，在一开始下电时，由系统负载102消耗电源电压，直至电源电压低于所述第一二极管111的击穿电压与第一晶体管113的基极（Base，简称：B）发射极（Emitter，简称：E）导通电压之和时，所述第一晶体管113截止，第一晶体管113的集电极（Collector，简称：C）被拉高至电源电压，此时功率开关122导通，功率电阻121消耗电源电压上的储能电容101上的残留电压，从而使电源电压快速下降。

进一步的，为了保护所述第一晶体管113不会在电压过大时被击穿，所述检测控制电路11中还可以包括第一保护电阻114，所述第一保护电阻114连接在所述第一二极管111与所述第一晶体管113的基极之间。

本实施例的技术方案，通过采用二极管、晶体管以及电阻，组成检测控制电路和泄放电路，并通过检测控制电路控制泄放电路的导通与截止，从而实现加快电源的下电速度，且电路结构简单，通用性高。

可选的，为了在上电过程中，不使功率开关导通而额外的增加上电负载，在上述实施例的基础上，本实施例提供的加快电源下电速度的电路还可以包括上电检测电路，所述上电检测电路包括控制电容C₁、第二晶体管Q₃、第二保护电阻R₅、第二上拉电阻R₆以及第三晶体管Q₄，其中：

所述控制电容C₁的第一端分别与所述电源和所述第二晶体管Q₃的基极相连，所述控制电容C₁的第二端接地；所述第二晶体管Q₃的发射极与所述电源相连，所述第二晶体管Q₃的集电极通过所述第二保护电阻R₅接地；所述第三晶体管Q₄的基极与所述第二晶体管Q₃的集电极连接，所述第三晶体管Q₄的集电极通过所述第二上拉电阻R₆与所述电源相连，所述第三晶体管Q₄的集电极与所述第一晶体管113的集电极连接，所述第三晶体管Q₄的发射极接地。

进一步的，所述上电检测电路中还可以包括第二二极管D₄、第三保护电阻R₄以及充电电阻R₇；其中，

所述第二二极管D₄的负极与所述电源相连，所述第二二极管D₄的正极分别与所述充电电阻R₇、所述控制电容C₁的第一端以及所述第二晶体管Q₃的基极连接；所述充电电阻R₇与所述电源相连；所述第三保护电阻R₄连接在所述电源和所述第二晶体管Q₃之间。

需要说明的是，所述第二晶体管可以为PNP型晶体管，所述第三晶体管可以为NPN型晶体管，本实施例中，所述第二晶体管和所述第三晶体管均可以由场效应管替代，本实施例不对此进行限制。

参照表1，具体的，在上电过程中，第二晶体管Q₃和第三晶体管Q₄导通，控制电容C₁充电，且第三晶体管Q₄的集电极电压被拉低至接近0V，所述上电检测电路输出低电平，所述检测控制电路输出高电平。在稳态工作过程中，第二晶体管Q₃和第三晶体管Q₄均截止，所述上电检测电路输出高电平，所述检测控制电路输出低电平，由于所述上电检测电路和所述检测控制电路的输出是“线与”的关系，即，只有在所述上电检测电路和所述检测控制电路的输出均为高电平时，所述上电检测电路和所述检测控制电路的输出才为高电平，所述泄放电路中的功率开关才处于导通状态，功率电阻消耗电路能量，换句话说，在上电过程和稳态工作过程中，所述泄放电路的功率开关一直处于截止状态，所述功率电阻不消耗电路能量，即所述功率电阻不会为电路额外的增加上电负载。

表1上电检测电路和检测控制电路的输出电平真值表

需要说明的是，在具体的实现过程中，晶体管也可以使用场效应管替代，稳压二极管的功能也可以使用电压基准和电压比较器实现，本实施例不对此进行限制。

本实施例的技术方案，通过采用电容、二极管、晶体管以及电阻，组成上电检测电路，与检测控制电路控制之间形成“线与”的输出关系，在上电过程中，控制泄放电路截止，在下电过程中，控制泄放电路导通，从而实现在上电过程中不额外增加上电负载，同时加快电源的下电速度，且电路结构简单，通用性高。

下面通过具体的电路对本发明的加快电源下电速度的电路进行详细说明。

如图2所示，在本实施例中，假设电源电压VDD为12V，电路中，12V电源上的所有储能电容C₀之和为10000μF，系统负载R₀为非线性负载，所述非线性负载的特性为：当VDD大于9V时，R₀=1Ω，当VDD小于9V时，R₀=1KΩ；第一晶体管Q₂和第三晶体管Q₄的BE极导通电压为0.7V，CE极饱和电压为0.4V；第二晶体管Q₃的BE极导通电压为-0.7V，CE极饱和电压为-0.4V；功率开关Q₁选择为NPN达林顿管，BE极导通电压为2V；第一二极管D₁为稳压二极管，稳压值为8.2V；功率电阻R₁的阻值为3.3Ω，第一上拉电阻R₃的阻值为10KΩ，第二上拉电阻R₆的阻值为10KΩ，第一保护电阻R₂的阻值为1KΩ，第二保护电阻R₅的阻值为10KΩ，第三保护电阻R₄的阻值为1KΩ，充电电阻R₇的阻值为1MΩ；控制电容C₁的电容量为1μF；功率开关的驱动极设为点A。

下面依次分析上电过程、稳态工作过程、下电过程中电路的工作原理，参照表2及图3。

在上电过程中，VDD从0V开始逐渐上升，最终稳定在12V。在VDD上升到8.9V之前，即D₁的稳压值8.2V与Q₂的BE极导通电压0.7V之和，VDD通过R₄和Q₃对C₁进行充电，Q₃的C极，即，R₅上的电压被拉高至接近VDD，大约为VDD-0.4V，从而使Q₄导通，Q₄的C极，即A点电压被拉低至0.4V，在这个过程中，Q₂始终处于截止状态，Q₁截止，R₁断开。当VDD上升到高于8.9V时，Q₃和Q₄仍均处于导通状态，A点电压为0.4V，D₁导通，R₂使Q₂导通，A电压为0.4V，小于Q₁的BE极导通电压2V，因此，Q₁截止，R₁断开。

稳态工作过程中，VDD稳定在12V。当VDD达到12V时，C₁充电到11.3V，即VDD-0.7V，此时Q₃处于临界状态，Q₃截止，Q₄截止，VDD通过R₇对C₁充电到12V，以保证Q₃完全截止；D₁和Q₂均导通，A点电压被拉低至0.4V，小于Q₁的BE极导通电压2V，因此，Q₁截止，R₁断开。

下电过程中，VDD由12V逐渐下降到0V。当VDD下降到12V～9V之间，系统负载R₀=1Ω，C₀上的电压迅速下降；D₄正向导通，使C₁上的电压被钳位在VDD+0.7V，因此，在整个下电过程中，Q₃和Q₄均截止；D₁和Q₂均导通，将A点电压拉低至0.4V，小于Q₁的BE极导通电压2V，因此，Q₁截止，R₁断开；当VDD下降到9V～8.9V之间，系统负载减小到1KΩ，Q₄截止，D₁和Q₂导通，A点电压拉低至0.4V，小于Q₁的BE极导通电压2V，因此，Q₁截止，R₁断开，电源电压缓慢下降；当VDD下降到8.9V～2V之间，系统负载R₀=1KΩ，Q₃和Q₄截止，D₁和Q₂截止，Q₂和Q₄都释放了对A点的控制，A点电压通过R₃上拉至VDD，Q₁导通，A点电压为2V，由于Q₁导通，电源通过R₁放电，电源电压迅速下降；当VDD下降到小于2V后，系统负载R₀=1KΩ，Q₃和Q₄均截止，D₁和Q₂均截止，由于VDD小于Q₁的导通电压2V，Q₁截止，电源电压缓慢下降。

表2电路工作过程

使用本实施例提供的加快电源下电速度的电路，可以在下电时VDD达到8.9V～2V这段容易使电路工作不稳定的电压范围中下电速度加快，缩短了电路不稳定的时间，而低于2V的电压对电路而言是安全的，不会导致异常。

在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）或处理器（processor）执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-OnlyMemory，ROM）、随机存取存储器（RandomAccessMemory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种加快电源下电速度的电路，其特征在于，包括检测控制电路和泄放电路、以及上电检测电路，其中：

所述检测控制电路包括第一二极管、第一上拉电阻和第一晶体管；

所述第一二极管的负极以及所述第一上拉电阻均与电源相连，所述第一二极管的正极与所述第一晶体管的基极相连，所述第一晶体管的集电极与所述第一上拉电阻相连，所述第一晶体管的发射极接地；

所述泄放电路包括功率电阻和功率开关；所述功率电阻与所述电源相连，所述功率开关的集电极与所述功率电阻相连，所述功率开关的基极与所述第一晶体管的集电极相连，所述功率开关的发射极接地；

所述检测控制电路中还包括：

第一保护电阻，所述第一保护电阻连接在所述第一二极管与所述第一晶体管的基极之间；

所述上电检测电路包括控制电容、第二晶体管、第二保护电阻、第二上拉电阻以及第三晶体管，其中：

所述控制电容的第一端分别与所述电源和所述第二晶体管的基极相连，所述控制电容的第二端接地；所述第二晶体管的发射极与所述电源相连，所述第二晶体管的集电极通过所述第二保护电阻接地；所述第三晶体管的基极与所述第二晶体管的集电极连接，所述第三晶体管的集电极通过所述第二上拉电阻与所述电源相连，所述第三晶体管的集电极与所述第一晶体管的集电极连接，所述第三晶体管的发射极接地。

2.根据权利要求1所述的电路，其特征在于，所述上电检测电路中还包括第二二极管、第三保护电阻以及充电电阻；其中，

所述第二二极管的负极与所述电源相连，所述第二二极管的正极分别与所述充电电阻、所述控制电容的第一端以及所述第二晶体管的基极连接；所述充电电阻与所述电源相连；所述第三保护电阻连接在所述电源和所述第二晶体管之间。

3.根据权利要求2所述的电路，其特征在于，所述功率开关为NPN型达林顿管。

4.根据权利要求1所述的电路，其特征在于，所述第一二极管为稳压二极管。

5.根据权利要求2所述的电路，其特征在于，所述第一晶体管为NPN型晶体管，所述第二晶体管为PNP型晶体管，所述第三晶体管为NPN型晶体管。