CN103678157B - 数据储存装置以及快闪存储器控制方法 - Google Patents

数据储存装置以及快闪存储器控制方法 Download PDF

Info

Publication number
CN103678157B
CN103678157B CN201310424788.4A CN201310424788A CN103678157B CN 103678157 B CN103678157 B CN 103678157B CN 201310424788 A CN201310424788 A CN 201310424788A CN 103678157 B CN103678157 B CN 103678157B
Authority
CN
China
Prior art keywords
flash memory
block
big
big block
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310424788.4A
Other languages
English (en)
Other versions
CN103678157A (zh
Inventor
郑张铠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN103678157A publication Critical patent/CN103678157A/zh
Application granted granted Critical
Publication of CN103678157B publication Critical patent/CN103678157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种数据储存装置以及快闪存储器控制方法，该数据储存装置包括一快闪存储器模块。该种快闪存储器模块包括多个快闪存储器芯片。快闪存储器模块的控制器将划分该快闪存储器模块的储存空间为多个大区块(XBlocks)，以管理该快闪存储器模块。关于空间释放，该控制器抹除至少一大区块。控制器更会移动上述大区块内的数据，以达成抹写平均。

Description

数据储存装置以及快闪存储器控制方法
技术领域
本发明主要关于数据储存装置，且特别有关于快闪存储器控制方法。
背景技术
快闪存储器为常用的非挥发性存储器，经电性方式抹除以及程序化。以与非门快闪存储器(NAND FLASH)为例，主要用来实现存储卡(memory card)、通用序列总线闪存装置(USB FLASH device)、固态硬盘(SSD)、嵌入式快闪存储器模块(eMMC)...等产品。
在快闪存储器使用上，其中损坏的空间需要被隔离，不应用于快闪存储器的正常操作。若快闪存储器有大多数空间损坏，快闪存储器的操作效率将相当差，快闪存储器的使用寿命会快速缩短。
如何延长快闪存储器的使用寿命为本技术领域一项重要课题。
发明内容
本说明书揭露一种数据储存装置以及一种快闪存储器控制方法。特别是，本说明书所揭露的技术是将多个快闪存储器芯片(a plurality of FLASH chips例如，编号为CE0至CEN)包装或耦接在一起，以形成一快闪存储器模块。特别是，不同的快闪存储器芯片可在同时被存取。不同快闪存储器芯片的数据读/写无须限定以分时方式(time-slice manner)实现。
根据本说明书一种实施方式所实现的一数据储存装置包括一快闪存储器模块以及一控制器。快闪存储器模块包括多个快闪存储器芯片。控制器会将快闪存储器模块的储存空间划分为多个大区块(XBlocks)，以管理该快闪存储器模块。关于快闪存储器模块的空间释放，该控制器会抹除(erase)至少一个大区块(XBlock)。该控制器更会移动大区块上的数据，以作抹写平均(wear leveling)。
根据本说明书另外一种实施方式所实现的一快闪存储器控制方法包括以下步骤：提供具有多个快闪存储器芯片的一快闪存储器模块；划分该快闪存储器模块为多个大区块(XBlocks)，以管理该快闪存储器模块；抹除至少一大区块(XBlock)，以释放空间；以及，于大区块上间移动数据，以作抹写平均。
下文特举实施例，并配合所附附图，详细说明本发明的内容。
附图说明
图1以方块图图解根据本说明书所揭露的一种实施方式所实现的一数据储存装置100；
图2图解一种三阶层的储存空间划分概念；
图3以流程图图解根据本说明书所揭露的一种实施方式而实现的一种储存空间划分程序；
图4根据本说明书所揭露的一种实施方式图解快闪存储器模块102的抹写平均技术；
图5以统计图表说明不同快闪存储器芯片CE0～CE3中不同次区块(MBlocks)的抹除计数。
【附图标记说明】
100～数据储存装置；102～快闪存储器模块；
104～控制器；106～主机；
202…216～页；
402～数据大区块(data XBlocks)；
404～闲置大区块(spare XBlocks)；
406～冷数据大区块；
408～高抹除计数的大区块；
CE0…CE3～四个快闪存储器芯片；
EC1…EC4～抹除计数；
Plane1、Plane2～各快闪存储器芯片内的两个面空间；
S302、S304～步骤；
XBlk1…XBlk4～大区块(XBlocks)。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求界定之。
图1以方块图图解根据本说明书所揭露的一种实施方式所实现的一数据储存装置100。数据储存装置100包括一快闪存储器模块102以及一控制器104。控制器104可耦接主机106。主机106可发指令给该控制器104，以操作该快闪存储器模块102。
该快闪存储器模块102包括多个快闪存储器芯片CE0～CE3。特别是，不同的快闪存储器芯片CE0～CE3可在同时间被存取。不同快闪存储器芯片CE0～CE3的数据读/写无须限定以分时方式进行。
控制器104将快闪存储器模块102的储存空间划分为多个大区块XBlocks，如，XBlk1、XBlk2、XBlk3以及XBlk4等，以管理该快闪存储器模块102。特别是，这些大区块中至少部分大区块各自提供的储存空间是散布在不同快闪存储器芯片CE0～CE3上；大区块XBlk1～XBlk3即其代表。这些大区块XBlk1～XBlk3(各自提供的储存空间是散布在至少两个不同的快闪存储器芯片上)是以跨芯片空间划分方式获得。若快闪存储器芯片CE0～CE3损坏程度不均，最佳状态的快闪存储器芯片(假设为CE3)经跨芯片空间划分后所余留的未划分空间会交由控制器104划分为大区块(XBlocks)，以提升储存密度；例如，完整由单一快闪存储器芯片CE3提供的大区块XBlk4即为一种实施例。
快闪存储器模块102的空间须以大区块(XBlock)为单位释放。控制器104所实施、用于释放空间的抹除操作是操作于整个大区块(XBlock)上。
控制器104可更将数据自一源头大区块搬移到目标大区块，以达到抹写平均。在一种实施方式中，控制器104会将热门数据(hot data，常变动)搬移到快闪存储器模块102中不常使用的这些大区块上，使不同快闪存储器芯片CE0～CE3抹写平均。所述跨芯片区块划分方式使得无特定快闪存储器芯片会被偏重使用。因此，快闪存储器模块102的寿命将被显著延长。
控制器104可记录各个大区块的抹除计数。根据各个大区块的抹除计数，控制器104可判断该大区块应为源头大区块或是目标大区块。关于一大区块，每当抹除操作操作于其上，其抹除计数需递增1。控制器104也可根据大区块的抹除计数判断该大区块是否为鲜少使用的大区块。在一种实施方式中，控制器104可以各个大区块的信息空间(informationspace)储存各个大区块的抹除计数。如图所示，抹除计数EC1是对应大区块XBlk1而记录，抹除计数EC2是对应大区块XBlk2而记录，抹除计数EC3是对应大区块XBlk3而记录，且抹除计数EC4是对应大区块XBlk4而记录。不同大区块之间的抹写平均是基于这些区块的这些抹除计数而实施。
快闪存储器模块102的储存空间可以阶层方式作划分。图2图解一种三阶层储存空间划分。图中所示的快闪存储器模块102有四个快闪存储器芯片CE0～CE3。每个快闪存储器芯片是以两个面(planes)Plane1以及Plane提供多个页(pages)的空间。控制器104以一页为一小区块(FBlock)。例如，页202为一小区块(FBlock)，而页204为另外一小区块(FBlock)。控制器104将单一快闪存储器芯片不同面所供应的两个小区块(FBlocks)归类为一次大区块(MBlock)。例如，快闪存储器芯片CE0的第一与第二面Plane1以及Plane2所分别提供的小区块(FBlocks)202与204结合成一次大区块(MBlock)。类似地，快闪存储器芯片CE1上的小区块(FBlocks)206与208结合成一次大区块(MBlock)，快闪存储器芯片CE2上的小区块(FBlocks)210与212结合成一次大区块(MBlock)，快闪存储器芯片CE3上的小区块(FBlocks)214与216结合成一次大区块(MBlock)。此外，基于所揭露的技术，不同快闪存储器芯片CE0～CE3所提供的四个次大区块(MBlocks)结合成一大区块(XBlock)─例如，图1所示的大区块XBlk1、XBlk2、XBlk3。
特别是，所揭露的阶层划分架构并不限定以图2方式实现。一快闪存储器模块(FLASH memory module)所具有的快闪存储器芯片(FLASH chips)总数可为N1，与快闪存储器模块的设计有关。各快闪存储器芯片包括N2个不同的面(planes)；N2为一数值，于快闪存储器芯片的设计有关。一面的N3页(pages)组成一小区块(FBlock)，数值N3由使用者设定。单一快闪存储器芯片上N2面所供应的N2个小区块(FBlocks)组成一次大区块(MBlock)。所揭露的大区块(XBlock)包括N1个次大区块(MBlocks)。一大区块(XBlock)所具有的N1个次大区块(MBlocks)可散布在至少两个不同的快闪存储器芯片上。若这些快闪存储器芯片的损坏程度相当不相等，有些大区块可以状况最好的该个快闪存储器芯片单独供应；也就是，一大区块(Xblock)的N1个次大区块(MBlocks)可属于同样的一个快闪存储器芯片。
根据本说明书所揭露的一种实施方式，图3以流程图图解一储存空间划分程序，在快闪存储器模块102开卡过程中执行。根据一开卡指令，于格式化该快闪存储器模块102前执行步骤S302，由控制器104扫描该快闪存储器模块102，找出快闪存储器模块102中损坏的空间。步骤S304中，控制器104是根据扫描结果划分快闪存储器模块102的储存空间为多个大区块(XBlocks)，其中将快闪存储器模块102损坏的空间排除不使用。如图1所示，大区块XBlk1～XBlk4等即为划分结果。某些实施方式是于步骤S304建立一映射表，标示这些快闪存储器芯片中的次大区块(MBlocks)如何划分为大区块(Xblocks)。
图4根据本说明书所揭露的一种实施方式图解快闪存储器模块102的一种抹写平均技术。快闪存储器模块102依照所揭露技术划分多个大区块(XBlocks)。数据大区块(dataXBlocks)402储存数据。闲置大区块(spare XBlocks)404为自由空间，等待配置使用。借由一抹写平均技术，鲜少变化的数据由冷数据大区块406搬移至具有高抹除计数的大区块408。因此，濒临损坏的大区块408借储存冷门数据而冷却，而先前鲜少使用的大区块406则得以释放出来作热门数据储存。
图5以统计图图解不同快闪存储器芯片CE0～CE3上不同次大区块(MBlocks)的抹除计数。如图所示，经由所揭露的技术，不同快闪存储器芯片CE0～CE3的次大区块(MBlocks)均匀地被使用。没有物理空间会遭过度偏重使用。因此，快闪存储器模块102的寿命有效延长。
在某些实施方式中，控制器104可包括一计算单元、以及存有只读程序码(ROMcode)的一只读存储器(ROM)。只读程序码是基于所揭露的技术而编码，交由该计算单元执行。所揭露的储存空间划分以及抹写平均技术因而是以固件方式实现。此外，涉及所揭露的储存空间划分与抹写平均技术的任何快闪存储器控制方法都属于本案欲保护的技术范围。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (14)

1.一种数据储存装置，包括：
一快闪存储器模块，包括多个快闪存储器芯片；以及
一控制器，划分该快闪存储器模块的储存空间为多个大区块，以管理该快闪存储器模块；
其中：
该控制器抹除至少一大区块作空间释放；且
该控制器于大区块间移动数据，以作抹写平均；
其中：
该控制器于该快闪存储器模块的开卡程序扫描该快闪存储器模块，以寻出该快闪存储器模块的损坏空间；且
基于扫描结果，该控制器将该快闪存储器模块划分为上述多个大区块，以将该快闪存储器模块的损坏空间排除不使用；
若扫描结果显示上述不同的快闪存储器芯片损坏程度不均，经跨芯片区块划分后，一最佳状况快闪存储器芯片的未划分空间交由该控制器划分为多个大区块；且
上述跨芯片区块划分所得的大区块所提供的空间是散布在至少两个上述快闪存储器芯片上。
2.如权利要求1所述的数据储存装置，其特征在于，该多个大区块中至少部分大区块各自的空间是散布在不同的上述快闪存储器芯片上。
3.如权利要求1所述的数据储存装置，其特征在于，该控制器自一源头大区块移动数据至一目标大区块，以达成抹写平均。
4.如权利要求3所述的数据储存装置，其特征在于：
该控制器更记录各个大区块的抹除计数；且
该控制器是基于一大区块的上述抹除计数判断该大区块为上述源头大区 块或是上述目标大区块。
5.如权利要求4所述的数据储存装置，其特征在于：
该控制器以各个大区块的信息空间储存各个大区块的上述抹除计数。
6.如权利要求1所述的数据储存装置，其特征在于：
该快闪存储器模块内的上述快闪存储器芯片的总量为4；
各快闪存储器芯片包括隶属第一面的多个页以及隶属第二面的多个页；
该控制器以各页为一小区块；
该控制器以单一快闪存储器芯片的两个不同面所提供的两个小区块为一次大区块；且
该控制器所划分而得的各个大区块包括4个次大区块。
7.如权利要求1所述的数据储存装置，其特征在于：
该快闪存储器模块内的上述快闪存储器芯片的总量为N1；
各快闪存储器芯片包括N2个面所提供的多个页，N2为数值；
该控制器以单一面的N3个页为一小区块，N3为数值；
该控制器以单一快闪存储器芯片的N2个不同面所提供的N2个小区块为一次大区块；且
该控制器所划分而得的各个大区块包括N1个次大区块。
8.一种快闪存储器控制方法，包括：
提供包括多个快闪存储器芯片的一快闪存储器模块；
划分该快闪存储器模块的储存空间为多个大区块，以管理该快闪存储器模块；
抹除至少一大区块，以作空间释放；
于上述大区块间移动数据，以作抹写平均；
于该快闪存储器模块的开卡程序扫描该快闪存储器模块，以寻出该快闪存储器模块的损坏空间；且
基于扫描结果，将该快闪存储器模块划分为上述多个大区块，以将该快闪存储器模块的损坏空间排除不使用；
若扫描结果显示上述不同的快闪存储器芯片的损坏程度不均，经跨芯片区块划分后，将一最佳状况快闪存储器芯片的未划分空间划分为多个大区块，
其中，上述跨芯片区块划分所得的大区块所提供的空间是散布在至少两个上述快闪存储器芯片上。
9.如权利要求8所述的快闪存储器控制方法，其特征在于，该多个大区块中至少部分大区块各自的空间是散布在不同的上述快闪存储器芯片上。
10.如权利要求8所述的快闪存储器控制方法，其特征在于，上述于大区块间移动数据的步骤是自一源头大区块移动数据至一目标大区块，以达成抹写平均。
11.如权利要求10所述的快闪存储器控制方法，其特征在于，更包括：
记录各个大区块的抹除计数；且
基于一大区块的上述抹除计数，判断该大区块为上述源头大区块或是上述目标大区块。
12.如权利要求11所述的快闪存储器控制方法，其特征在于，更包括：
以各个大区块的信息空间储存各个大区块的上述抹除计数。
13.如权利要求8所述的快闪存储器控制方法，其特征在于：
该快闪存储器模块内的上述快闪存储器芯片的总量为4；
各快闪存储器芯片包括隶属第一面的多个页以及隶属第二面的多个页；
各页被视为一小区块；
以单一快闪存储器芯片的两个不同面所提供的两个小区块为一次大区块；且
各个上述大区块包括4个次大区块。
14.如权利要求8所述的快闪存储器控制方法，其特征在于：
该快闪存储器模块内的上述快闪存储器芯片的总量为N1；
各快闪存储器芯片包括N2个面所提供的多个页，N2为数值；
以单一面的N3个页为一小区块，N3为数值；
以单一快闪存储器芯片的N2个不同面所提供的N2个小区块为一次大区块；且
各个大区块包括N1个次大区块。
CN201310424788.4A 2012-09-20 2013-09-17 数据储存装置以及快闪存储器控制方法 Active CN103678157B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261703447P 2012-09-20 2012-09-20
US61/703,447 2012-09-20
US13/966,554 US9013922B2 (en) 2012-09-20 2013-08-14 Data storage device and flash memory control method thereof
US13/966,554 2013-08-14

Publications (2)

Publication Number Publication Date
CN103678157A CN103678157A (zh) 2014-03-26
CN103678157B true CN103678157B (zh) 2017-01-18

Family

ID=50274322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310424788.4A Active CN103678157B (zh) 2012-09-20 2013-09-17 数据储存装置以及快闪存储器控制方法

Country Status (3)

Country Link
US (1) US9013922B2 (zh)
CN (1) CN103678157B (zh)
TW (1) TWI515728B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160078966A1 (en) * 2014-09-14 2016-03-17 Transcend Information, Inc. Method of performing wear management in non-volatile memory devices
TWI520140B (zh) * 2014-11-03 2016-02-01 慧榮科技股份有限公司 資料儲存裝置以及快閃記憶體控制方法
TWI688861B (zh) * 2018-09-18 2020-03-21 新唐科技股份有限公司 資料處理裝置及其資料保護方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701389A (zh) * 2002-10-28 2005-11-23 桑迪士克股份有限公司 维持非易失性存储系统中的平均擦除计数
CN101046771A (zh) * 2006-03-29 2007-10-03 株式会社日立制作所 使用闪存的存储系统及其平均读写方法和平均读写程序
CN102341793A (zh) * 2009-03-04 2012-02-01 美光科技公司 存储器块选择

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI298836B (en) * 2005-10-12 2008-07-11 Sunplus Technology Co Ltd Apparatus for controlling flash memory and method thereof
KR20120128978A (ko) * 2011-05-18 2012-11-28 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 관리 방법
CN102955743A (zh) * 2011-08-25 2013-03-06 建兴电子科技股份有限公司 固态储存装置及其损耗平均控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1701389A (zh) * 2002-10-28 2005-11-23 桑迪士克股份有限公司 维持非易失性存储系统中的平均擦除计数
CN101046771A (zh) * 2006-03-29 2007-10-03 株式会社日立制作所 使用闪存的存储系统及其平均读写方法和平均读写程序
CN102341793A (zh) * 2009-03-04 2012-02-01 美光科技公司 存储器块选择

Also Published As

Publication number Publication date
TW201413721A (zh) 2014-04-01
US9013922B2 (en) 2015-04-21
US20140078825A1 (en) 2014-03-20
CN103678157A (zh) 2014-03-26
TWI515728B (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
CN109902039A (zh) 存储器控制器、存储器系统及于一存储器中管理数据配置的方法
EP2291746B1 (en) Hybrid memory management
US9158671B2 (en) Nonvolatile memory system with migration manager
KR101324688B1 (ko) 영구 가비지 컬렉션을 갖는 메모리 시스템
KR100441587B1 (ko) 블록 얼라인먼트 기능을 갖는 반도체 기억 장치
CN102841851B (zh) 闪存管理方法和闪存设备
CN104424112B (zh) 数据储存装置以及快闪存储器控制方法
US20130326119A1 (en) Storage device having nonvolatile memory device and write method
TW201737094A (zh) 包含動態超區塊之記憶體裝置及相關方法與電子系統
CN101169760B (zh) 电子硬盘的存储空间的管理方法
CN104866246A (zh) 一种混合固态硬盘
US20100030948A1 (en) Solid state storage system with data attribute wear leveling and method of controlling the solid state storage system
CN109901782A (zh) 数据储存装置与数据储存方法
TW201142593A (en) Method and system for concurrent background and foreground operations in a non-volatile memory array
TWI515736B (zh) 資料儲存裝置以及快閃記憶體控制方法
CN103902475B (zh) 一种基于队列管理机制的固态硬盘并行访问方法及装置
US20150339223A1 (en) Memory system and method
CN109656833A (zh) 数据储存装置的非挥发式存储器的命名空间规划
KR20170099437A (ko) 메모리 시스템 및 이의 동작 방법
CN103678157B (zh) 数据储存装置以及快闪存储器控制方法
CN112130749A (zh) 数据储存装置以及非挥发式存储器控制方法
CN101110058A (zh) 闪速存储器的回收方法
CN104021094B (zh) 数据储存装置与快闪存储器控制方法
Yong et al. Design and implementation of virtual stream management for NAND flash-based storage
CN115114180A (zh) 在快闪存储器中进行耗损平衡操作的方法和相关控制器以及储存系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant