CN103632697A

CN103632697A - 存储器装置

Info

Publication number: CN103632697A
Application number: CN201310034045.6A
Authority: CN
Inventors: 陈建诚; 荘钧隆; 陈明忠; 王韵婷; 彭彦棋; 汪政鸿
Original assignee: Skymedi Corp
Current assignee: Skymedi Corp
Priority date: 2012-08-21
Filing date: 2013-01-29
Publication date: 2014-03-12
Also published as: US20140055940A1; TW201409245A

Abstract

一种存储器装置，包含控制板和导电外壳。在一个实施例中，控制板的电路接地电性耦接至导电外壳，以形成一个共同接地接触。在另一个实施例中，通过调整导体的宽度和/或差分对的相邻导体的间距，使得导体位于不同位置的差分阻抗维持在特定范围内。

Description

存储器装置

技术领域

本发明涉及一种存储器装置，特别是关于一种具较少噪声和/或位于特定范围内的差分阻抗的存储器装置。

背景技术

USB3.0是通用串行总线（USB）的第三修订版，其定义连接在电脑与电子装置之间的连接器及其协定。USB3.0支援5G位/秒的数据速率（也称超速率（Super Speed）），该速率远大于通用串行总线第二修订版USB2.0所支援的480M位/秒（也称高速率（High Speed））。USB3.0的数据速率容易受噪声（例如电源噪声）影响，因而影响信号的完整性并降低数据速率。USB3.0所支援的数据速率还会受阻抗的影响，特别是差分对的差分阻抗，其会因阻抗不匹配或者因阻抗未能位于USB3.0规范的特定范围因而增加反射。

芯片直接封装（chip-on-board,COB）是一种封装技术，其将裸芯片直接安装在印刷电路板上，接着涂布成型材料以保护裸芯片。COB具有高信号密度及较小封装，因此近来逐渐使用在具有USB连接器的电子装置（例如快闪存储器装置）中，使得电子装置具有更多功能、更大密度及更小型化。然而，局限在成型材料的裸晶不容易散热或者不容易置换损坏的裸晶。

因此需要提出一种新颖的存储器装置，用来屏障电源噪声且能维持差分阻抗在USB3.0所规范的特定范围内。

发明内容

综上所述，本发明实施例提供一种存储器装置，其电路与导电外壳具有共同接地接触，因而得以屏障电路免于受到电源噪声影响。本发明实施例还提供一种存储器装置，使得不同位置的差分阻抗可以控制维持在特定范围内。

根据本发明实施例，存储器装置包含控制板和导电外壳。控制板包含基板，多个第一导体设置在基板的前端表面，多个第二导体设置在基板上和第一导体的后端，以及绝缘支架具有多个贯穿孔用以让第二导体穿过。导电外壳用来围住控制板。在一个实施例中，控制板的电路接地电性耦接至导电外壳，以形成一个共同接地接触。在另一个实施例中，通过调整第二导体的宽度和/或差分对的相邻第二导体的间距，使得第二导体位于不同位置的差分阻抗维持在特定范围。

附图说明

图1是示出本发明实施例的具有较少噪声的存储器装置的分解透视图。

图2A是示出图1具有控制板的支持框体的透视图。

图2B是示出具有绝缘支架的控制板的透视图。

图3是示出图1的第二导体的放大透视图。

图4是示出图1具有控制板的支持框体的另一透视图。

图5是示出图1的控制板的侧面剖视图。

图6A是示出图5沿A-A’的控制板的剖面图。

图6B是示出图5沿B-B’的控制板的剖面图。

图6C是示出图6沿C-C’的控制板的剖面图。

图7A是示出发射差分对（TX）的宽度/间距调整前后的反射损失。

图7B是示出接收差分对（RX）的宽度/间距调整前后的反射损失。

图8A是示出发射差分对（TX）的宽度/间距调整前后的电压驻波比（VSWR）。

图8B是示出接收差分对（RX）的宽度/间距调整前后的电压驻波比（VSWR）。

符号说明

1000 存储器装置

11 导电外壳

111 散热孔

112 固定孔

12 控制板

121 基板

1211 印刷电路板

1212 成型层

122 第一导体

123 第二导体

1231 （第一）延伸导体

1232 （第二）延伸导体

124 绝缘支架

1241 延伸脚

1242 突出部

1243 凹陷部

125 存储器控制器

126 储存单元

127 低压降稳压器

128 电源转换器

13 支持框体

131 底板

1311 开口

132A 前侧壁

132B 后侧壁

133 顶板

1331 开口

1332 开口

s1、s2、s3 宽度

w1、w2、w3 间距

具体实施方式

图1示出本发明实施例的具有较少噪声的存储器装置1000的分解透视图。本实施例以快闪存储器装置作为例示，其具有符合USB3.0协定的插头连接器，但本发明不限定于此。

如图1所示，存储器装置1000包含导电外壳11、控制板12和支持框体13。支持框体13用来支持控制板12，如图2A所示。具有控制板12的支持框体13可以被导电外壳11围住。

支持框体13包含底板131，用来承载控制板12。底板131的前端和后端分别垂直延伸有前侧壁132A及后侧壁132B。由此，底板131、前侧壁132A和后侧壁132B定义出一空间，用来配合控制板12。在本说明书中，“前端”是指向插座连接器（未显示），其可以承接存储器装置1000。虽然本实施例的前侧壁132A和后侧壁132B是用来局限控制板12，然而在其他实施例中，控制板12可以通过其他固定机制来固定到支持框体13，因而可以以省略前侧壁132A和后侧壁132B。在本实施例中，后侧壁132B的顶侧还可以延伸一顶板133，其大致平行于底板131。上述后侧壁132B的顶侧是相对于其底侧，也即底板131与后侧壁132B的交接处。本实施例的底板131可以具有至少一个开口1311用来散热。顶板133也可以具有至少一个开口1331用来散热。此外，顶板133的开口1331还可以用来容纳电子元件（未显示），其设置在导电外壳12的顶面。

如图1所示，本实施例的导电外壳11可以具有至少一个散热孔或开口111，可以设置在导电外壳111的顶面。导电外壳11还可以具有至少一个固定孔112，可以设置在导电外壳111的顶面，当存储器装置1000插入插座连接器（未显示）后，可以让存储器装置1000与插座连接器稳固结合。

在本实施例中，如图1所示，控制板12主要包含基板121，其前端表面上设置有多个平行的第一导体（例如金手指）122。根据USB3.0的规范，四个第一导体122分别指定为电源（VBUS）、USB2.0差分对（D-及D+）及电源回路接地（GND）。控制板12还包含多个平行的第二导体123，设置在基板121上和第一导体122的后端。根据USB3.0规范，五个第二导体123分别指定为超速率（Super Speed）接收差分对（SSRX-及SSRX+）、信号回路接地（GND_DRAIN）及超速率发射差分对（SSTX-及SSTX+）。控制板12还包含绝缘支架124，其具有多个（例如五个）贯穿孔，用来让第二导体123穿过。绝缘支架124为长形并在基板121的幅宽方向横跨并固定于基板121。绝缘支架124的前侧连接或延伸有至少两个延伸脚1241，用来抵抗绝缘支架124向前倾的力。如图2A所示，支持框体13的顶板133的前端可以用来抵抗绝缘支架124向后倾的力。在本实施例中，绝缘支架124的宽度应尽可能薄，例如0.75至0.9毫米之间，以减少接收/发射差分对的第二导体123有阻抗不连续情形。虽然图1及图2A所示绝缘支架124具有均匀宽度，然而，一般来说，绝缘支架124从一端至另一端可以具有不同的宽度。图2B显示另一种控制板12，位于其上的绝缘支架124具有至少一个突出部1242及至少一个凹陷部1243。具有突出/凹陷部1242/1243的绝缘支架124可以利于制造过程中对绝缘支架124的夹持。

图3是示出图1的第二导体123的放大透视图。相较于第一导体122是嵌入基板121使其具有平坦表面，第二导体123则是具有曲面并设置在基板121上。第二导体123具有前端部，前端部悬置于基板121的顶面之上；中央部，中央部穿过绝缘支架124的贯穿孔；以及后端部，后端部部分停靠在基板121的顶面并电性耦接至控制板12的电路，例如通过导电垫片（未显示）。根据本实施例的特征之一，信号回路接地（GND_DRAIN）的第二导体123具有至少一个（第一）延伸导体1231，其可以接触于导电外壳11，用来形成控制板12的电路与导电外壳11之间的一个共同接地接触。由此，控制板12的电路的电源噪声即可以从导电外壳11被导出，因而得以屏障控制板12的电路免于受到电源噪声影响。如图3所示，信号回路接地（GND_DRAIN）的第二导体123向上延伸有两个延伸导体1231。延伸导体1231通过顶板133的开口1332而最后与导电外壳11接触。延伸导体1231并不一定要通过向上延伸以接触导电外壳11的顶部。例如，延伸导体1231也可以通过水平延伸以接触导电外壳11的侧部。上述共同接地接触也可以通过第二延伸导体1232（而非第一延伸导体1231）来达到，如图4所示。图4所示的第二延伸导体1232可以直接或间接设置在基板121的顶面，其接触到导电外壳11并电性耦接至控制板12的电路接地。

图5是示出图1的控制板12的侧面剖视图。在本实施例中，至少一个存储器控制器125及储存单元（例如快闪存储器）126通过芯片直接封装（COB）技术而设置在印刷电路板（PCB）1211。接着，以成型层1212覆盖存储器控制器125及储存单元126。至少一个电源相关电路（例如低压降（LDO）稳压器127）和电源转换器128设置在基板121的表面（例如顶面）。电源相关电路和电源转换器128所产生的热可以通过空气散逸，而不会被局限于基板121内。

如前所述，一对第二导体123被指定为超速率接收差分对（SSRX-及SSRX+），且另一对第二导体123被指定为超速率发射差分对（SSTX-及SSTX+）。接收及发射差分对支援5G位/秒的数据速率（亦即超速率）。根据USB3.0的规范，差分对的差分阻抗必须介于75-105欧姆，才能降低因阻抗不匹配所造成的反射，因而确保所规范的数据速率。

根据本实施例的另一特征，通过调整第二导体123的宽度和/或相邻第二导体123之间的间距，使得第二导体123位于不同位置的差分阻抗可以控制于特定范围内。由此，一般来说，第二导体123位于不同位置的宽度可以不相同，和/或相邻第二导体123位于不同位置的间距可以不相同。第二导体123（即使是差分对）位于相同位置的宽度也可以不同。在本实施例中，每ㄧ第二导体123与插座连接器（未显示）接触的部分（最前端部分）的宽度及位置必须符合USB3.0的规范。

图6A是示出图5沿A-A’的控制板12的剖面图。在这个例子中，差分对的第二导体123被绝缘支架124的绝缘材料所围绕，其差分阻抗为103欧姆，符合USB3.0的规范。

图6B是示出图5沿B-B’的控制板12的剖面图。在这个例子中，差分对的第二导体123被空气所围绕，其差分阻抗（例如176欧姆）高于图6A，假设两者的差分对具有相同宽度及间距。为了降低图6B的差分阻抗使其位于特定范围内，图6B的第二导体123的宽度w2（例如1.48毫米）大于图6A的第二导体123的宽度w1（例如0.68毫米），且图6B的第二导体123的间距s2（例如0.22毫米）小于图6A的第二导体123的间距s1（例如0.62毫米）。由此，图6B可以得到100欧姆的差分阻抗。一般来说，第二导体123越宽，其差分阻抗越小。另一方面来说，第二导体123的间距越小，其差分阻抗越小。

图6C是示出图5沿C-C’的控制板12的剖面图。在这个例子中，差分对的第二导体123一边被空气所围绕，另一边被基板121所围绕，其差分阻抗（例如122欧姆）高于图6A，假设两者的差分对具有相同宽度及间距。为了降低图6C的差分阻抗使其位于特定范围内，图6C的第二导体123的宽度w3（例如0.97毫米）大于图6A的第二导体123的宽度w1（例如0.68毫米），且图6C的第二导体123的间距s3（例如0.30毫米）小于图6A的第二导体123的间距s1（例如0.62毫米）。由此，图6C可以得到100欧姆的差分阻抗。

通过考量差分对的第二导体123所围绕的介质（例如空气、绝缘支架124或基板121），并调整其宽度和/或间距后，差分对的第二导体123可以具有增进的反射损失（return loss）及电压驻波比（voltage standingwave ratio,VSWR）。图7A是示出发射差分对（TX）之宽度/间距调整前后的反射损失。如图所示，调整后发射差分对的反射损失小于原始发射差分对，表示调整后的发射差分对，对于阻抗不匹配所产生的反射较小于原始发射差分对。类似的情形，图7B是示出接收差分对（RX）之宽度/间距调整前后的反射损失。如图所示，调整后接收差分对的反射损失不但小于原始接收差分对，且调整后接收差分对的反射损失曲线也较原始接收差分对来得平坦，表示第二导体123位于不同位置的差分阻抗可以维持在预设范围内。由此，差分对可以具有较宽广的频宽。

图8A是示出发射差分对（TX）之宽度/间距调整前后的电压驻波比（VSWR）。如图所示，调整后发射差分对的电压驻波比小于原始发射差分对，表示调整后的发射差分对，对于阻抗不匹配所产生的反射较小于原始发射差分对。此外，调整后发射差分对的电压驻波比曲线也较原始发射差分对来得平坦，表示第二导体123位于不同位置的差分阻抗可以维持在预设范围内。类似的情形，图8B是示出接收差分对（RX）之宽度/间距调整前后的电压驻波比（VSWR）。如图所示，调整后接收差分对的电压驻波比小于且较平坦于原始接收差分对。

以上所述仅为本发明的较佳实施例，并非用来限定本发明的权利要求范围；凡其它未脱离本发明的精神下所完成的等效改变或修饰，均应包含在下述的权利要求范围内。

Claims

1.一种存储器装置，包括：

控制板，该控制板包含：基板，多个第一导体设置在该基板的前端表面，多个第二导体设置在该基板上和所述第一导体的后端；以及绝缘支架，该绝缘支架具有多个贯穿孔，用以让所述第二导体穿过；以及

导电外壳，该导电外壳用来围住所述控制板；

其中，所述控制板的电路接地电性耦接至所述导电外壳，以形成一个共同接地接触。

2.根据权利要求1所述的存储器装置，该存储器装置符合通用串行总线USB3.0的规范。

3.根据权利要求1所述的存储器装置，该存储器装置还包含支持框体，所述支持框体具有底板，用来承载所述控制板。

4.根据权利要求3所述的存储器装置，其中，所述支持框体还包括：

前侧壁，该前侧壁大致从所述底板的前侧延伸；以及

后侧壁，该后侧壁大致从所述底板的后侧延伸；

其中，所述底板、所述前侧壁和所述后侧壁定义出空间，用来配合所述控制板。

5.根据权利要求4所述的存储器装置，其中，所述支持框体还包括:

顶板，该顶板从所述后侧壁的顶侧延伸，且大致平行于所述底板；

其中，所述顶板的前端抵抗所述绝缘支架向后倾的力。

6.根据权利要求5所述的存储器装置，其中，所述底板、所述顶板或所述导电外壳具有至少一个开孔，以利于散热。

7.根据权利要求1所述的存储器装置，该存储器装置还包括至少两个延伸脚，该延伸脚从所述绝缘支架的前侧延伸。

8.根据权利要求1所述的存储器装置，其中，所述第二导体具有前端部，该前端部悬置于所述基板的顶面之上；中央部，该中央部穿过所述绝缘支架的贯穿孔；以及后端部，该后端部部分停靠于所述基板的顶面。

9.根据权利要求1所述的存储器装置，其中，被指定为接地的所述第二导体还包含至少一个延伸导体，该延伸导体向上延伸与所述导电外壳接触，从而形成所述共同接地接触。

10.根据权利要求1所述的存储器装置，该存储器装置还包含延伸导体；该延伸导体设置在所述基板的顶面，并且该延伸导体接触所述导电外壳并电性耦接至所述电路接地，从而形成所述共同接地接触。

11.根据权利要求1项所述的存储器装置，其中，所述控制板包括：

印刷电路板；

存储器控制器和储存单元，该存储器控制器和该储存单元通过芯片直接封装技术而设置在所述印刷电路板上；以及

成型层，该成型层覆盖所述印刷电路板、所述存储器控制器和所述储存单元。

12.根据权利要求11所述的存储器装置，其中，所述控制板还包含至少一个电源相关元件，该电源相关元件设置在所述基板的表面。

13.一种存储器装置，该存储器装置包括：

控制板，该控制板包含：基板，多个第一导体设置在所述基板的前端表面，多个第二导体设置在所述基板上和所述第一导体的后端；以及绝缘支架，该绝缘支架具有多个贯穿孔，用以让所述第二导体穿过；以及

导电外壳，该导电外壳用来围住所述控制板；

其中，所述多个第二导体包含至少一个差分对；通过调整所述第二导体的宽度和/或所述差分对的相邻第二导体的间距，使得所述第二导体位于不同位置的差分阻抗维持在一特定范围内。

14.根据权利要求13所述的存储器装置，该存储器装置符合通用串行总线USB3.0的规范。

15.根据权利要求13所述的存储器装置，该存储器装置还包含支持框体，该支持框体具有用来承载所述控制板的底板。

16.根据权利要求13所述的存储器装置，其中，所述第二导体越宽，则所述差分阻抗越小。

17.根据权利要求13所述的存储器装置，其中，所述差分对的相邻第二导体的间距越小，则所述差分阻抗越小。

18.根据权利要求13所述的存储器装置，其中，所述第二导体具有前端部，该前端部悬置在所述基板的顶面上；中央部，该中央部穿过所述绝缘支架的贯穿孔；以及后端部，该后端部部分停靠在所述基板的顶面。

19.根据权利要求18所述的存储器装置，其中，所述第二导体的部分前端部的宽度大于所述第二导体的部分中央部的宽度。

20.根据权利要求19所述的存储器装置，其中，所述差分对的相邻第二导体的前端部的间距小于所述差分对的相邻第二导体的中央部的间距。

21.根据权利要求18所述的存储器装置，其中，所述第二导体的后端部的宽度大于所述第二导体的中央部的宽度。

22.根据权利要求21所述的存储器装置，其中，所述差分对的相邻第二导体的后端部的间距小于所述差分对的相邻第二导体的中央部的间距。