CN103616591B - 一种智能变电站合并单元特性的仿真装置及其仿真方法 - Google Patents

Abstract

本发明涉及电力系统各电压等级动态仿真装置及其仿真方法，具体涉及一种智能变电站合并单元特性的仿真装置及其仿真方法。该装置符合DL/T860通信规约，本装置的功能是接收多个传统电压、电流互感器的二次信号，并转换为符合DL/T860.92和GB/T20840.8的光数字信号，同时可仿真合并单元的各种特性，包括同步和失步特性，采样值报文的丢帧、延时、延时偏差、延时抖动，采样频率偏差及抖动，可实时修改采样值报文的同步标志、状态字、品质位，可模拟采样值偏差、叠加谐波分量。本发明解决了智能变电站动态模拟仿真过程中针对电子式互感器及合并单元异常情况仿真难于实现的问题，可广泛引用与智能变电站二次设备可靠性研究和测试中。

Description

一种智能变电站合并单元特性的仿真装置及其仿真方法

技术领域

本发明涉及电力系统各电压等级动态仿真装置及其仿真方法，具体涉及一种智能变电站合并单元特性的仿真装置及其仿真方法。

背景技术

作为智能电网的核心内容之一，智能变电站的研究和建设规模也将得到极大的发展。在智能变电站中，各二次设备之间的连接全部采用高速的网络通信，二次设备的制造全部基于标准化、模块化的设计，数据、资源的共享得到最大化。其中，继电保护装置、测控装置、故障录波装置及安全自动装置等间隔层设备获取一次设备电压、电流的途径不再是直接来源于基于电缆的互感器二次信号，而是来自于以光缆为物理载体的光数字信号。实现互感器二次信号到上述光数字信号转换的装置即为合并单元，其作用是对接入的多个互感器的输入信号按照要求进行同步采样，并转换成规定格式的光数字报文。

作为智能变电站的重要组成单元之一，合并单元是全站间隔层设备的唯一数据来源，其特性好坏直接影响智能变电站的整体运行工况，因此要实现对智能变电站的动态模拟仿真，开展相关测试研究，其核心之一是实现对合并单元的特性仿真。合并单元的主要特性包括：采样频率及其抖动、延时准确度及其抖动、对时准确度、丢帧率、采样准确度、波形畸变率、报文特性等。现有的合并单元仿真装置不能更好的实现合并单元的上述特性对智能变电站的影响。

发明内容

针对现有技术的不足，本发明的目的是提供一种智能变电站合并单元特性的仿真装置，另一目的是提供一种智能变电站合并单元特性的仿真方法，本发明可有效模拟合并单元的以下特性：采样频率及其抖动、延时准确度及其抖动、对时准确度、丢帧率、采样准确度、波形畸变率、报文特性等，为智能变电站的研究和应用提供了必要的科学技术手段，适用于各电力科学研究单位、监测单位及高校电力专业实验室等。

本发明的目的是采用下述技术方案实现的：

本发明提供一种智能变电站合并单元特性的仿真装置，所述合并单元用于将互感器的二次信号转换为光数字信号，其改进之处在于，所述装置包括依次连接的传感器、模数转换器、CPLD、CPU和FPGA；所述FPGA分别与光串口驱动器和光纤以太网模块连接，恒温晶振分别与CPU和FPGA连接；所述装置设有存储器系统和电以太网模块，所述存储器系统分别与CPU和CPLD连接；所述电以太网模块与CPU连接；

所述仿真装置仿真合并单元的以下特性：采样频率偏差及抖动、同步及失步特性、采样值报文的丢帧、延时、延时偏差、延时抖动，实时修改采样值报文的同步标志、状态字、品质位，模拟采样值偏差和叠加谐波分量特性。

进一步地，所述装置包括光纤发送器、光纤收发器和光纤接收器，所述光纤发送器与光串口驱动器连接；所述光纤收发器与光纤以太网模块的光纤以太网PHY芯片连接；所述光纤接收器与FPGA连接，用于将时间同步信号传输给FPGA。

进一步地，所述传感器为24路传感器，用于将来自电力互感器的二次电压和电流转换为幅值为5V的小信号电压；所述模数转换器用于将幅值为5V的小信号电压转换为数字量采样值，所述模数转换器由4片组成16位的模数转换器，每片模数转换器具有6个独立的采样保持器。

进一步地，所述CPU为双核CPU，采用PowerPC内核的MPC8377E，所述CPU内建PCI-E控制器，通过PCI-E总线连接FPGA，用来向FPGA传输经编码、打包之后的采样值报文；所述CPU内建以太网MAC，通过标准的RGMII总线与外部电以太网MAC连接，所述电以太网MAC与RJ45接头连接。

进一步地，所述FPGA用于完成模数转换时间控制、采样值报文发送时间控制和恒温晶振调理任务；

其中，模数转换时间控制包括：实现与外部光纤以太网接口和光串口的通信，并且通过PCI-E总线从CPU获取采样值报文；所述FPGA根据采样值报文的类型选择相应的数据接口，将DL/T860.92格式的采样值报文发送给光纤以太网MAC，将GB/T20840.8格式的采样值报文发送给光串口驱动器；

所述采样值报文发送时间控制包括：采样值报文发送时间由CPU计算得出，FPGA在CPU指定时刻发送采样值报文；

所述恒温晶振调理包括：接收来自全球定位系统GPS的光PPS或者光IRIG-B码的对时信号，并对恒温晶振进行调理，实现系统的时间与全球定位系统GPS同步。

进一步地，所述存储器系统包括Flash存储器和DDR2存储器；所述FLASH存储器通过数据地址线与CPLD的片选信号引脚连接，所述FLASH存储器容量为256Mbit，所述DDR2存储器与CPU连接，DDR2存储器由4片X161G DDR2扩展为64位DDR2。

进一步地，所述光纤以太网模块包括光纤以太网PHY芯片，用于负责DL/T860.92格式采样值报文的发送，其链路层由FPGA实现，物理层由光纤以太网PHY芯片和光纤收发器实现。

进一步地，所述光串口驱动器用于负责GB/T20840.8格式的采样值报文的发送，采用光串口驱动器将来自FPGA的弱信号转换成强信号以驱动光纤发送器；所述电以太网模块作为实现上位机和下位机的通讯接口，由CPU内建的以太网控制器、外部的以太网物理层和RJ45接头组成。

进一步地，所述CPLD用于完成装置内器件的寻址工作以及逻辑功能，逻辑功能包括LED灯的控制和启动模数转换信号。

本发明基于另一目的提供的一种智能变电站合并单元特性的仿真方法，其改进之处在于，所述方法采用的装置为智能变电站合并单元的仿真装置，所述方法包括下述步骤：

步骤一：采样值获取：模数转换器完成转换之后触发CPU中断，进入中断处理程序，在中断处理程序中，CPU获取24路采样值；

步骤二：判断是否模拟丢帧处理：如果要模拟丢帧，则直接跳转至步骤七；否则进入步骤三；

步骤三：采样值处理：所述CPU对采样值进行进一步处理，包括以下方面：①根据采样值报文的通道设置，将采样值复制多份，包括模拟采样值双AD功能；②对要错值处理的通道进行比例放大、数据平移处理；③叠加谐波分量；

步骤四：采样值报文编码；将采样值作为通道数据编码DL/T860.92格式或者GB/T20840.8格式的采样值报文；

步骤五：FPGA计算采样值报文发送时间；

步骤六：将采样值报文、报文发送时间及控制信息发送给PFGA，FPGA根据以上控制信息在CPU的特定时刻通过光纤以太网接口或者光纤串口发送采样值报文；所述控制信息包括发送接口类型、接口号、波特率和编码格式；

步骤七：计算下一采样时刻；所述仿真装置模拟合并单元的同步和失步特性、采样频率的偏差和抖动特性，每一次采样时刻均根据设置计算得出；计算出采样时刻后，CPU将采样时刻信息写入CPLD，CPLD在CPU的指定时刻触发模数转换器的转换启动。

与现有技术比，本发明达到的有益效果是：

1、本发明提供的一种智能变电站动态模拟仿真专用合并单元特性仿真装置，解决了智能变电站动态模拟仿真过程中针对电子式互感器及合并单元异常情况仿真难于实现的问题，可广泛引用与智能变电站二次设备可靠性研究和测试中。

2、本装置的功能是接收多个传统电压、电流互感器的二次信号，并转换为符合DL/T860.92和GB/T20840.8的光数字信号，同时可仿真合并单元的各种特性。

3、本装置具有以下特点：

（1）独立传感器机箱，可按需要配置传感器的类型。

（2）可独立转换24路模拟量。

（3）具有8个光纤以太网接口，6个光串口。

（4）支持4～12.8kHz连续可调采样频率，可有效仿真采样频率偏差和抖动。

（5）可接入时间同步信号，模拟合并单元的同步和失步特性。

（6）可模拟采样值报文的丢帧、延时、延时偏差、延时抖动。

（7）试验过程中可实时修改采样值报文的同步标志、状态字、品质位。

（8）可模拟采样值偏差、叠加谐波分量。

本发明的装置为智能变电站的研究和应用提供了必要的科学技术手段，适用于各电力科学研究单位、监测单位及高校电力专业实验室等。

附图说明

图1是本发明提供的智能变电站动态模拟专用合并单元特性的仿真装置结构图；

图2是本发明提供的智能变电站动态模拟专用合并单元特性的仿真装置功能技术原理图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的详细说明。

本发明提供一种智能变电站合并单元特性的仿真装置，其结构图如图1所示，本发明结构以双核CPU、FPGA、存储系统的DDR2存储器为核心，再加上传感器、模数转换器、CPLD、光纤以太网模块、光串口驱动器、恒温晶振等外围部件组成。传感器、模数转换器、CPLD、CPU和FPGA依次连接；所述FPGA分别与光串口驱动器和光纤以太网模块连接，恒温晶振分别与CPU和FPGA连接；所述装置设有存储器系统和电以太网模块，所述存储器系统分别与CPU和CPLD连接；所述电以太网模块与CPU连接；光纤发送器与光串口驱动器连接；所述光纤收发器与光纤以太网模块的光纤以太网PHY芯片连接；所述光纤接收器与FPGA连接，用于将时间同步信号传输给FPGA。

其中，各部件功能如下：24路模拟量接入机箱，可接入额定值为5A、1A的电流和100V电压，转换为幅值为5V的电压信号；24路电压信号由24路16位模数转换器进行采样；CPU主要完成测试流程控制、采样值报文的编码等任务；DDR2存储器主要负责运行数据的高速存取；FPGA主要完成模数转换时间控制、采样值报文发送时间控制、恒温晶振调理等任务；CPLD主要完成外围器件寻址及其他逻辑功能。

<1>CPU采用PowerPC内核的MPC8377E，内建PCI-E控制器，通过PCI-E总线连接FPGA，用来向FPGA高速传输经编码、打包之后的采样值报文。CPU内建以太网MAC，通过标准的RGMII总线与外部点以太网MAC连接。

<2>FPGA功能之一是实现与外部光纤以太网接口和光串口的通信，并且通过PCI-E总线从CPU获取采样值报文。FPGA根据采样值报文的类型选择相应的数据接口，DL/T860.92格式的报文发送给光纤以太网MAC，GB/T20840.8格式的报文发送给光串口驱动器。

<3>FPGA功能之二是实现采样值报文发送时间控制，发送时刻由CPU计算得出，FPGA在CPU指定时刻发送采样值报文。

<4>FPGA功能之三是实现时间同步，接收来自GPS的光PPS或者光IRIG-B码对时信号，并对恒温晶振进行调理，以实现系统的时间系统与GPS同步。

<5>存储器系统由两部分组成：Flash存储器和DDR2存储器。Flash存储器容量为256Mbit，DDR2存储器由4片X161G DDR2扩展为64位DDR2。

<6>光纤以太网模块主要负责DL/T860.92格式采样值报文的发送，其链路层由FPGA实现，物理层由光纤以太网PHY芯片和光纤收发器实现。

<7>光串口模块主要负责GB/T20840.8格式的采样值报文的发送，由光串口驱动器将来自FPGA的弱信号转换成强信号以驱动光纤发送器。

<8>电以太网模块实现了上、下位机通讯的接口，由CPU内建的以太网控制器、外部的以太网物理层、RJ45接头组成。

<9>CPLD完成系统内各部分器件的寻址工作以及其他逻辑功能，例如LED灯的控制、启动模数转换信号等。

<10>24路传感器用来将来自电力互感器的二次电压、电流转换为幅值为5V的小信号电压。

<11>模数转换器的作用是将幅值为5V的小信号电压转换为数字量采样值，由4片组成，每片模数转换器具有6个独立的采样保持器

图2为合并单元特性仿真过程流程图，描述了从互感器输入到采样值报文由光纤以太网接口或光串口发送的完整流程中各种仿真功能的实现方法。其详细步骤如下：

步骤一：采样值获取。模数转换器完成转换之后触发CPU中断，进入中断处理程序，在中断处理程序中，CPU获取24路采样值。

步骤二：丢帧处理。如果要模拟丢帧，则直接跳到；否则计入步骤三。

步骤三：采样值处理。在这一步中，CPU根据需要对采样值进行进一步处理，包括以下几个方面：根据采样值报文的通道设置，将采样值复制多份，例如模拟采样值双AD功能；对要错值处理的通道进行比例放大、数据平移处理；根据需要叠加谐波分量。

步骤四：采样值报文编码。将采样值作为通道数据编码为DL/T860.92格式或者GB/T20840.8格式的采样值报文。

步骤五：FPGA计算报文发送时刻。为了模拟采样值报文的延时、延时偏差、延时抖动特性，需要计算该帧报文的发送时刻。

步骤六：将采样值报文、报文发送时间及控制信息发送给PFGA，FPGA根据以上控制信息在CPU的特定时刻通过光纤以太网接口或者光纤串口发送采样值报文；所述控制信息包括发送接口类型、接口号、波特率和编码格式；该过程由PFGA硬件实现，无需CPU干预。

步骤七：计算下一采样时刻。本发明可以模拟合并单元的同步和失步特性、采样频率的偏差和抖动特性，因此采样间隔是不固定的，每一次采样时刻均需要根据设置计算得出。计算出采样时刻之后，CPU将该信息写入CPLD，CPLD接下来在指定时刻触发模数转换器的转换启动，该过程由CPLD硬件完成，无需CPU干预。

本发明提供的装置的功能是接收多个传统电压、电流互感器的二次信号，并转换为符合DL/T860.92和GB/T20840.8的光数字信号，同时可仿真合并单元的各种特性，包括同步和失步特性，采样值报文的丢帧、延时、延时偏差、延时抖动，采样频率偏差及抖动，可实时修改采样值报文的同步标志、状态字、品质位，可模拟采样值偏差、叠加谐波分量。为智能变电站的研究和应用提供了必要的科学技术手段，适用于各电力科学研究单位、监测单位及高校电力专业实验室等。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。

Claims (2)

1.一种智能变电站合并单元特性的仿真装置，所述合并单元用于将互感器的二次信号转换为光数字信号，其特征在于，所述装置包括依次连接的传感器、模数转换器、CPLD、CPU和FPGA；所述FPGA分别与光串口驱动器和光纤以太网模块连接，恒温晶振分别与CPU和FPGA连接；所述装置设有存储器系统和电以太网模块，所述存储器系统分别与CPU和CPLD连接；所述电以太网模块与CPU连接；

所述仿真装置仿真合并单元的以下特性：采样频率偏差及抖动、同步及失步特性、采样值报文的丢帧、延时、延时偏差、延时抖动，实时修改采样值报文的同步标志、状态字、品质位，模拟采样值偏差和叠加谐波分量特性；

所述装置包括光纤发送器、光纤收发器和光纤接收器，所述光纤发送器与光串口驱动器连接；所述光纤收发器与光纤以太网模块的光纤以太网PHY芯片连接；所述光纤接收器与FPGA连接，用于将时间同步信号传输给FPGA；

所述传感器为24路传感器，用于将来自电力互感器的二次电压和电流转换为幅值为5V的小信号电压；所述模数转换器用于将幅值为5V的小信号电压转换为数字量采样值，所述模数转换器由4片组成16位的模数转换器，每片模数转换器具有6个独立的采样保持器；

所述CPU为双核CPU，采用PowerPC内核的MPC8377E，所述CPU内建PCI-E控制器，通过PCI-E总线连接FPGA，用来向FPGA传输经编码、打包之后的采样值报文；所述CPU内建以太网MAC，通过标准的RGMII总线与外部电以太网MAC连接，所述电以太网MAC与RJ45接头连接；

所述FPGA用于完成模数转换时间控制、采样值报文发送时间控制和恒温晶振调理任务；

其中，模数转换时间控制包括：实现与外部光纤以太网接口和光串口的通信，并且通过PCI-E总线从CPU获取采样值报文；所述FPGA根据采样值报文的类型选择相应的数据接口，将DL/T 860.92格式的采样值报文发送给光纤以太网MAC，将GB/T 20840.8格式的采样值报文发送给光串口驱动器；

所述采样值报文发送时间控制包括：采样值报文发送时间由CPU计算得出，FPGA在CPU指定时刻发送采样值报文；

所述恒温晶振调理包括：接收来自全球定位系统GPS的光PPS或者光IRIG-B码的对时信号，并对恒温晶振进行调理，实现系统的时间与全球定位系统GPS同步；

所述存储器系统包括Flash存储器和DDR2存储器；所述Flash存储器通过数据地址线与CPLD的片选信号引脚连接，所述Flash存储器容量为256Mbit，所述DDR2存储器与CPU连接，DDR2存储器由4片X161G DDR2扩展为64位DDR2；

所述光纤以太网模块包括光纤以太网PHY芯片，用于负责DL/T 860.92格式采样值报文的发送，其链路层由FPGA实现，物理层由光纤以太网PHY芯片和光纤收发器实现；

所述光串口驱动器用于负责GB/T 20840.8格式的采样值报文的发送，采用光串口驱动器将来自FPGA的弱信号转换成强信号以驱动光纤发送器；所述电以太网模块作为实现上位机和下位机的通讯接口，由CPU内建的以太网控制器、外部的以太网物理层和RJ45接头组成；

所述CPLD用于完成装置内器件的寻址工作以及逻辑功能，逻辑功能包括LED灯的控制和启动模数转换信号。

2.一种智能变电站合并单元特性的仿真方法，其特征在于，所述方法采用的装置为智能变电站合并单元的仿真装置，所述方法包括下述步骤：

步骤一：采样值获取：模数转换器完成转换之后触发CPU中断，进入中断处理程序，在中断处理程序中，CPU获取24路采样值；

步骤二：判断是否模拟丢帧处理：如果要模拟丢帧，则直接跳转至步骤七；否则进入步骤三；

步骤三：采样值处理：所述CPU对采样值进行进一步处理，包括以下方面：①根据采样值报文的通道设置，将采样值复制多份，包括模拟采样值双AD功能；②对采样值处理的通道进行比例放大、数据平移处理；③叠加谐波分量；

步骤四：采样值报文编码；将采样值作为通道数据编码DL/T 860.92格式或者GB/T20840.8格式的采样值报文；

步骤五：FPGA计算采样值报文发送时间；

步骤六：将采样值报文、报文发送时间及控制信息发送给PFGA，FPGA根据以上控制信息在CPU的特定时刻通过光纤以太网接口或者光纤串口发送采样值报文；所述控制信息包括发送接口类型、接口号、波特率和编码格式；

步骤七：计算下一采样时刻；所述仿真装置模拟合并单元的同步和失步特性、采样频率的偏差和抖动特性，每一次采样时刻均根据设置计算得出；计算出采样时刻后，CPU将采样时刻信息写入CPLD，CPLD在CPU的指定时刻触发模数转换器的转换启动。