CN103606129B - 图像处理系统中控制器与图像处理芯片的寻址方法和系统 - Google Patents
图像处理系统中控制器与图像处理芯片的寻址方法和系统 Download PDFInfo
- Publication number
- CN103606129B CN103606129B CN201310632807.2A CN201310632807A CN103606129B CN 103606129 B CN103606129 B CN 103606129B CN 201310632807 A CN201310632807 A CN 201310632807A CN 103606129 B CN103606129 B CN 103606129B
- Authority
- CN
- China
- Prior art keywords
- image processing
- module
- processing algorithm
- register
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
Abstract
一种图像处理系统中控制器与图像处理芯片的寻址方法和系统,其中方法包括:对图像处理芯片中的图像处理算法组件设置坐标参数;创建一个包括x选通寄存器、y选通寄存器、公用寄存器模块的寄存模块,并且建立所述寄存模块与图像处理算法组件的映射关系;通过总线获取控制器的寻址指令,其中寻址指令包括目标的图像处理算法组件的坐标参数和操作指令;在所述寄存模块中的x选通寄存器、y选通寄存器中对应写入所述寻址指令的坐标参数;根据所述寻址指令的操作指令对写入的坐标参数对应的图像处理算法组件执行相应的操作。通过本发明简化了寄存器地址空间,可有效解决地址空间不足的问题。
Description
技术领域
本发明涉及通信技术领域,特别是涉及一种图像处理系统中控制器与图像处理芯片的寻址方法和系统。
背景技术
目前图像处理领域,用解码芯片对图像数据进行采集,用图像处理芯片作为图像数据处理中心,用控制器作为控制中心控制图像处理芯片以及外围电路工作。比如可以采用FPGA芯片作为图像处理芯片,ARM或者MCU等CPU芯片作为控制器。而在这样的数据处理模式中,CPU芯片与FPGA芯片之间的通讯起着非常重要的作用。
传统中各种寻址方式基本都采用以下模式:FPGA提供相应的若干寄存器,为其定义地址空间,供CPU访问,由CPU通过各种总线方式向图像处理芯片发送操作指令,根据操作指令对图像处理芯片内寄存器进行读写。当FPGA处理多通道数据,并且每一通道的数据需要经过若干图像处理算法组件的处理时,FPGA对寄存器地址空间的定义通常采用以下方式:按数据通道划分“行”,每个通道内按各个图像处理算法组件划分“列”,有多少个寄存器就定义多少个地址,块内寄存器与地址一一对应(即每个图像处理算法组件需要定义对应地址个数的寄存器),如图1所示。
这样的寻址方式存在的问题是:在处理的图像数据通道数越多,特别是每一通道又需要经过许多图像处理算法组件处理的时候,就必须定义数量非常庞大的寄存器地址,来供CPU读写访问。而若CPU与FPGA通讯时采用的总线方式寻址相对有限,就会有地址空间不足的问题。比如,在已经成型的系统中,假如采用的总线方式,地址线有10根线,那么CPU能寻址到的地址空间就只有1024个。在比较庞大的系统中,如果FPGA内部采用传统的寄存器定义方法,当需要的寄存器数量比1024个多时,有地址空间不足的问题。另外,当需要增加或者减少寄存器时,编程灵活性也较低;同时因为寄存器数量多,显得代码累赘,修改代码时,容易造成遗漏或者混淆。
发明内容
基于此,有必要针对图像处理时地址空间不足的问题,提供一种图像处理系统中控制器与图像处理芯片的寻址方法和系统。
一种图像处理系统中控制器与图像处理芯片的寻址方法,包括:
对图像处理芯片中的图像处理算法组件设置坐标参数,所述坐标参数包括x参数和y参数;
创建一个包括x选通寄存器、y选通寄存器、公用寄存器模块的寄存模块,并且建立所述寄存模块与图像处理算法组件的映射关系,其中,所述公用寄存器模块中地址寄存器个数大于或等于地址空间最大的图像处理算法组件中的寄存器数量;
通过总线获取控制器的寻址指令,其中寻址指令包括目标的图像处理算法组件的坐标参数和操作指令;
在所述寄存模块中的x选通寄存器、y选通寄存器中对应写入所述寻址指令的坐标参数;
根据所述寻址指令的操作指令对写入的坐标参数对应的图像处理算法组件执行读操作或者写操作。
一种图像处理系统中控制器与图像处理芯片的寻址系统,包括:
坐标参数设置模块,用于对图像处理芯片中的图像处理算法组件设置坐标参数,所述坐标参数包括x参数和y参数;
创建模块,用于创建一个包括x选通寄存器、y选通寄存器、公用寄存器模块的寄存模块,并且建立所述寄存模块与图像处理算法组件的映射关系,其中,所述公用寄存器模块中地址寄存器个数大于或等于地址空间最大的图像处理算法组件中的寄存器数量;
寻址指令获取模块,用于通过总线获取控制器的寻址指令,其中寻址指令包括目标的图像处理算法组件的坐标参数和操作指令;
坐标参数写入模块,用于在所述寄存模块中的x选通寄存器、y选通寄存器中对应写入所述寻址指令的坐标参数;
处理模块,用于根据所述寻址指令的操作指令对写入的坐标参数对应的图像处理算法组件执行读操作或者写操作。
上述图像处理系统中控制器与图像处理芯片的寻址方法和系统,通过对图像处理芯片中的图像处理算法组件设置坐标参数,创建一个包括x选通寄存器、y选通寄存器、公用寄存器模块的寄存模块,并且建立所述寄存模块与图像处理算法组件的映射关系,从而实现根据写入寄存模块的坐标参数定位各图像处理算法组件,通过寄存模块的公用寄存器模块实现对图像处理算法组件的读写操作。本方案在实现寻址的同时,由于只需要寄存模块的公用寄存器模块中地址寄存器个数大于或等于地址空间最大的图像处理算法组件中的寄存器数量即可,因此通过寄存模块进行寻址时可以大大节省寻址空间,避免地址空间不足的问题,从而实现有效寻址。同时由于设置寄存模块,简化了寄存器地址空间,同时增强了地址空间的可拓展性。
附图说明
图1为传统技术中图像处理芯片内寄存器地址空间设置方法结构示意图;
图2为本发明图像处理系统中控制器与图像处理芯片的寻址方法实施例的流程示意图;
图3为本发明具体运用实例中寄存模块的结构示意图;
图4为本发明图像处理系统中控制器与图像处理芯片的寻址系统实施例的结构示意图。
具体实施方式
以下针对本发明图像处理系统中控制器与图像处理芯片的寻址方法和系统的各实施例进行详细的描述。
如图2所示,为本发明图像处理系统中控制器与图像处理芯片的寻址方法实施例的流程示意图,包括步骤:
步骤S201:对图像处理芯片中的图像处理算法组件设置坐标参数,坐标参数包括x参数和y参数;
设置坐标参数的目的是为了方便后续可以通过寄存模块关联到图像处理算法组件。因此,坐标参数只是为了起标识作用。比如,x参数可以为一个标号,y参数为空。x参数和y参数也可以构成二维坐标(x,y)。设置二维坐标的方法有很多种,可以根据需要进行设置,只要图像处理芯片中不存在相同的二维坐标即可。
在其中一个实施例中,步骤S201包括:
在图像处理芯片中,将图像处理算法组件所在数据通道序号设为该图像处理算法组件的y参数,将图像处理算法组件在同一数据通道内所在图像处理算法组件序号设为该图像处理算法组件的x参数。
由于在图像处理芯片中,常常按照通道数划分成对应“行”(通道序号即为第几行),每个通道内按照图像处理算法组件个数划分对应“列”(组件序号即为第几列)。因此,本实施例直接以图像处理算法组件所在“列”作为横坐标,图像处理算法组件所在“行”作为纵坐标,即可构成该图像处理算法组件的坐标参数(x,y)。通过这种方式,不用对每个图像处理算法组件一一设置坐标参数,只要知道图像处理算法组件所在行数和列数即可得到该图像处理算法组件的坐标参数,提高设置效率。
步骤S202:创建一个包括x选通寄存器、y选通寄存器、公用寄存器模块的寄存模块,并且建立寄存模块与图像处理算法组件的映射关系,其中,公用寄存器模块中地址寄存器个数大于或等于地址空间最大的图像处理算法组件中的寄存器数量;
一般情况下,公用寄存器模块中地址寄存器只需要等于地址空间最大的图像处理算法组件中的寄存器数量,这种方式完全可以实现对每个图像处理算法组件的寻址。当然,为了避免由于增加图像处理算法组件导致可能增大地址空间的情况(比如增加的图像处理算法组件的寄存器数量大于原来地址空间最大的图像处理算法组件中的寄存器数量),首次设置时可以设置为大于地址空间最大的图像处理算法组件中的寄存器数量,即稍微设置大一些。
另外,由于增加图像处理算法组件导致增大地址空间时,也可以通过修改寄存模块中的公用寄存器模块的寄存器个数,从而实现寻址。由于只需修改寄存模块,因此大大简化操作步骤,无需更改大量代码,避免造成遗漏或者混淆。比如,当增加图像处理算法组件或者增加通道数,需要扩展寄存器地址空间时,只需要在图像处理芯片内部增加条件选择性语句,例如“if”语句或者“case”语句,即增加选择的选项,控制器需要访问所增加的图像处理算法组件时,对x寄存器以及y寄存器写入对应值,即可实现对所增加图像处理算法组件的寄存器的访问工作,而不必增加定义额外的寄存器地址空间,大大简化寄存器空间。
步骤S203:通过总线获取控制器的寻址指令,其中寻址指令包括目标的图像处理算法组件的坐标参数和操作指令;
其中,目标的图像处理算法组件是指待访问的图像处理算法组件。
步骤S204:在寄存模块中的x选通寄存器、y选通寄存器中对应写入寻址指令的坐标参数;
在寄存模块中的x选通寄存器、y选通寄存器中对应写入寻址指令的坐标参数,即在x选台寄存器中写入x参数,在y选台寄存器中写入y参数,即可根据坐标(x,y)把寄存模块中的公用寄存器模块与第y通道、第x个组件的寄存模块关联起来。
步骤S205:根据寻址指令的操作指令对写入的坐标参数对应的图像处理算法组件执行相应的操作。
根据寄存模块中写入的坐标参数映射出对应的图像处理算法组件,即将寄存模块中的公用寄存器模块与该图像处理算法组件关联起来,然后通过寄存模块中的公用寄存器模块对该图像处理算法组件进行读写操作。通过寄存模块中的公用寄存器模块对该图像处理算法组件进行读写操作的方式有很多种。
操作指令为读指令,举其中一个实施例进行说明:
步骤S205包括:
根据所述寄存模块中写入的坐标参数映射至对应的图像处理算法组件;
将该图像处理算法组件的数据赋值到所述寄存模块的公用寄存器模块中;
通过总线将公用寄存器模块中赋值的数据转发至控制器。
操作指令为写指令,举其中一个实施例进行说明:
还包括:通过总线获取写入数据,将写入数据写入寄存模块的公用寄存器模块中;其中,写入数据是指要写入待操作的图像处理算法组件的内容。
步骤S205包括:
根据寄存模块中写入的坐标参数映射至对应的图像处理算法组件;
将寄存模块的公用寄存器模块中的写入数据赋值到该图像处理算法组件中。
在其中一个实施例中,图像处理芯片为多路图像处理芯片。由于多路图像处理芯片需要处理多路图像,则需要更多的图像处理算法组件,采用传统方法由于图像处理算法组件的增多,相应寄存器个数增加,则需要更多总线进行寻址,否则出现地址空间不足。而本方案只需满足公用寄存器模块中地址寄存器个数大于或等于地址空间最大的图像处理算法组件中的寄存器数量即可,由于单个图像处理算法组件中的寄存器数量不会特别大,因此不存在地址空间不足的情况。
通过本发明方案,简化寄存器地址空间,可有效解决寄存器地址空间不足的问题。增加寄存器地址空间的可拓展性。通过设置选通寄存器的方式,大大增强编程的灵活度。同时,降低代码冗余度,避免由于寄存器过多过杂而导致混淆或者遗漏。
本发明中各实施例可以自由组合,比如写入操作实施例与具体设置坐标参数实施例组合,写入操作实施例后还可以与读操作实施例进行组合等。具体根据实际需要进行组合,在此不再一一赘述。
本实方案列举其中一个具体运用实例进行说明。
有n路视频图像输入,包括第一通道解码芯片、第二通道解码芯片……第n通道解码芯片、FPGA芯片、CPU芯片、总线。其中,解码芯片负责采集图像数据;FPGA芯片,用于图像数据处理;CPU芯片,作为控制中心控制FPGA芯片以及外围电路工作。总线用于CPU与FPGA进行通讯。其中FPGA芯片中处理n路图像,每一路图像在FPGA中均经过m个图像处理算法组件处理。
当FPGA与CPU通讯时,对FPGA芯片中的图像处理算法组件设置坐标参数,坐标参数包括x参数和y参数。如图3所示,在FPGA芯片中创建一个包括x选通寄存器310(负责定位同一通道内的模块)、y选通寄存器320(负责定位通道)、公用寄存器模块330的寄存模块,并且建立寄存模块与图像处理算法组件的映射关系,其中,公用寄存器模块中地址寄存器个数等于地址空间最大的图像处理算法组件中的寄存器数量。
当CPU需要对第y通道,第x个模块进行读写操作时,即往垂直选通寄存器Y中写入y,再往水平选通寄存器X中写入x,则FPGA根据坐标(x,y)把寄存模块中的公用寄存器模块与第y通道、第x个模块的寄存器关联起来,此时公用寄存器模块即属于CPU所要进行读写操作的第y通道、第x模块。然后CPU即可对其中的寄存器进行相应的操作。当CPU要操作其它通道的其它模块的寄存器时,仅需修改X以及Y寄存器,即可实现。
比如,在这些图像处理算法组件中,寄存器数量最多的图像处理算法组件包含的寄存器有50个,那在这个公共寄存器模块的公用寄存器模块设置50个寄存器;
CPU想访问第三通道,第二个图像处理算法组件的寄存器(以下简称“组件23”,它的寄存器个数为30个),就往Y选通寄存器写3,往X选通寄存器写2,
这时,“组件23”的寄存器就与寄存模块的公用寄存器模块的寄存器的前30个关联起来。当然,不一定是前30个,也可以是其中30个,具体更加需要设置。为了方便后续读写操作,一般设置为前30个。
写操作时,CPU往寄存模块的公用寄存器模块的第16个寄存器(寻址为第16个地址空间)写入A值时,A值就会自动赋值给“组件23”的第16个寄存器;
同样,读操作时,读公用寄存器模块的第16个寄存器的值也等价于“组件23”的第16个寄存器的值。
以上读写操作用程序语言可以完全可以简单实现,当往坐标寄存器中写入确定值之后,对公用寄存器模块中寄存器的操作也就完全等同于对“组件23”的操作。
根据上述方法,本发明还提供一种图像处理系统中控制器与图像处理芯片的寻址系统,如图4所示,为本发明图像处理系统中控制器与图像处理芯片的寻址系统实施例的结构示意图,包括:
坐标参数设置模块410,用于对图像处理芯片中的图像处理算法组件设置坐标参数,坐标参数包括x参数和y参数;
创建模块420,用于创建一个包括x选通寄存器、y选通寄存器、公用寄存器模块的寄存模块,并且建立寄存模块与图像处理算法组件的映射关系,其中,公用寄存器模块中地址寄存器个数大于或等于地址空间最大的图像处理算法组件中的寄存器数量;
寻址指令获取模块430,用于通过总线获取控制器的寻址指令,其中寻址指令包括目标的图像处理算法组件的坐标参数和操作指令;
坐标参数写入模块440,用于在寄存模块中的x选通寄存器、y选通寄存器中对应写入寻址指令的坐标参数;
处理模块450,用于根据寻址指令的操作指令对写入的坐标参数对应的图像处理算法组件执行相应的操作。
在其中一个实施例中,所述操作指令为读指令,
所述处理模块包括:
第一映射模块,用于根据所述寄存模块中写入的坐标参数映射至对应的图像处理算法组件;
第一赋值模块,用于将该图像处理算法组件的数据赋值到所述寄存模块的公用寄存器模块中;
数据发送模块,用于通过总线将公用寄存器模块中赋值的数据转发至控制器。
在其中一个实施例中,所述操作指令为写指令,还包括:
写入数据获取模块,用于通过总线获取写入数据;
数据写入模块,用于将所述数据写入所述寄存模块的公用寄存器模块中;
所述处理模块包括:
第二映射模块,用于根据所述寄存模块中写入的坐标参数映射至对应的图像处理算法组件;
第二赋值模块,用于将所述寄存模块的公用寄存器模块中的写入数据赋值到该图像处理算法组件中。
在其中一个实施例中,所述坐标参数设置模块包括:
纵坐标设置模块,用于在图像处理芯片中,将图像处理算法组件所在数据通道序号设为该图像处理算法组件的y参数;
横坐标设置模块,用于在图像处理芯片中,将图像处理算法组件在同一数据通道内所在图像处理算法组件序号设为该图像处理算法组件的x参数。
在其中一个实施例中,所述图像处理芯片为多路图像处理芯片。
本发明的图像处理系统中控制器与图像处理芯片的寻址系统与本发明的图像处理系统中控制器与图像处理芯片的寻址方法是一一对应的,上述图像处理系统中控制器与图像处理芯片的寻址方法实施例中的相关技术特征及其技术效果均适用于图像处理系统中控制器与图像处理芯片的寻址系统实施例中,在此不再赘述。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种图像处理系统中控制器与图像处理芯片的寻址方法,其特征在于,包括:
对图像处理芯片中的图像处理算法组件设置坐标参数,所述坐标参数包括x参数和y参数;
创建一个包括x选通寄存器、y选通寄存器、公用寄存器模块的寄存模块,并且建立所述寄存模块与图像处理算法组件的映射关系,其中,所述公用寄存器模块中地址寄存器个数大于或等于地址空间最大的图像处理算法组件中的寄存器数量;
通过总线获取控制器的寻址指令,其中寻址指令包括目标的图像处理算法组件的坐标参数和操作指令;
在所述寄存模块中的x选通寄存器、y选通寄存器中对应写入所述寻址指令的坐标参数;
根据所述寻址指令的操作指令对写入的坐标参数对应的图像处理算法组件执行读操作或者写操作。
2.根据权利要求1所述的图像处理系统中控制器与图像处理芯片的寻址方法,其特征在于,所述操作指令为读指令;
所述根据所述寻址指令的操作指令对写入的坐标参数对应的图像处理算法组件执行读操作或者写操作步骤,包括:
根据所述寄存模块中写入的坐标参数映射至对应的图像处理算法组件;
将该图像处理算法组件的数据赋值到所述寄存模块的公用寄存器模块中;
通过总线将公用寄存器模块中赋值的数据转发至控制器。
3.根据权利要求1所述的图像处理系统中控制器与图像处理芯片的寻址方法,其特征在于,所述操作指令为写指令;
还包括:
通过总线获取写入数据,将所述写入数据写入所述寄存模块的公用寄存器模块中;
所述根据所述寻址指令的操作指令对写入的坐标参数对应的图像处理算法组件执行读操作或者写操作步骤,包括:
根据所述寄存模块中写入的坐标参数映射至对应的图像处理算法组件;
将所述寄存模块的公用寄存器模块中的写入数据赋值到该图像处理算法组件中。
4.根据权利要求1至3任意一项所述的图像处理系统中控制器与图像处理芯片的寻址方法,其特征在于,所述对图像处理芯片中的图像处理算法组件设置坐标参数步骤,包括:
在图像处理芯片中,将图像处理算法组件所在数据通道序号设为该图像处理算法组件的y参数,将图像处理算法组件在同一数据通道内所在图像处理算法组件序号设为该图像处理算法组件的x参数。
5.根据权利要求1至3任意一项所述的图像处理系统中控制器与图像处理芯片的寻址方法,其特征在于,所述图像处理芯片为多路图像处理芯片。
6.一种图像处理系统中控制器与图像处理芯片的寻址系统,其特征在于,包括:
坐标参数设置模块,用于对图像处理芯片中的图像处理算法组件设置坐标参数,所述坐标参数包括x参数和y参数;
创建模块,用于创建一个包括x选通寄存器、y选通寄存器、公用寄存器模块的寄存模块,并且建立所述寄存模块与图像处理算法组件的映射关系,其中,所述公用寄存器模块中地址寄存器个数大于或等于地址空间最大的图像处理算法组件中的寄存器数量;
寻址指令获取模块,用于通过总线获取控制器的寻址指令,其中寻址指令包括目标的图像处理算法组件的坐标参数和操作指令;
坐标参数写入模块,用于在所述寄存模块中的x选通寄存器、y选通寄存器中对应写入所述寻址指令的坐标参数;
处理模块,用于根据所述寻址指令的操作指令对写入的坐标参数对应的图像处理算法组件执行读操作或者写操作。
7.根据权利要求6所述的图像处理系统中控制器与图像处理芯片的寻址系统,其特征在于,所述操作指令为读指令,
所述处理模块包括:
第一映射模块,用于根据所述寄存模块中写入的坐标参数映射至对应的图像处理算法组件;
第一赋值模块,用于将该图像处理算法组件的数据赋值到所述寄存模块的公用寄存器模块中;
数据发送模块,用于通过总线将公用寄存器模块中赋值的数据转发至控制器。
8.根据权利要求6所述的图像处理系统中控制器与图像处理芯片的寻址系统,其特征在于,所述操作指令为写指令,还包括:
写入数据获取模块,用于通过总线获取写入数据;
数据写入模块,用于将所述数据写入所述寄存模块的公用寄存器模块中;
所述处理模块包括:
第二映射模块,用于根据所述寄存模块中写入的坐标参数映射至对应的图像处理算法组件;
第二赋值模块,用于将所述寄存模块的公用寄存器模块中的写入数据赋值到该图像处理算法组件中。
9.根据权利要求6至8任意一项所述的图像处理系统中控制器与图像处理芯片的寻址系统,其特征在于,所述坐标参数设置模块包括:
纵坐标设置模块,用于在图像处理芯片中,将图像处理算法组件所在数据通道序号设为该图像处理算法组件的y参数;
横坐标设置模块,用于在图像处理芯片中,将图像处理算法组件在同一数据通道内所在图像处理算法组件序号设为该图像处理算法组件的x参数。
10.根据权利要求6至8任意一项所述的图像处理系统中控制器与图像处理芯片的寻址系统,其特征在于,所述图像处理芯片为多路图像处理芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310632807.2A CN103606129B (zh) | 2013-11-29 | 2013-11-29 | 图像处理系统中控制器与图像处理芯片的寻址方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310632807.2A CN103606129B (zh) | 2013-11-29 | 2013-11-29 | 图像处理系统中控制器与图像处理芯片的寻址方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103606129A CN103606129A (zh) | 2014-02-26 |
CN103606129B true CN103606129B (zh) | 2016-08-24 |
Family
ID=50124349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310632807.2A Expired - Fee Related CN103606129B (zh) | 2013-11-29 | 2013-11-29 | 图像处理系统中控制器与图像处理芯片的寻址方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103606129B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106775596A (zh) * | 2016-11-22 | 2017-05-31 | 北京航天自动控制研究所 | 一种红外图像线性插值膨胀硬件处理方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1189902A (zh) * | 1995-05-11 | 1998-08-05 | 株式会社日立制作所 | 具有运算功能的半导体存储器及使用该存储器的处理器 |
CN1914592A (zh) * | 2003-12-09 | 2007-02-14 | Arm有限公司 | 执行具有单元大小控制的紧缩数据操作的方法和设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7106369B2 (en) * | 2001-08-17 | 2006-09-12 | Hewlett-Packard Development Company, L.P. | Continuous audio capture in an image capturing device |
US7515678B2 (en) * | 2005-11-23 | 2009-04-07 | General Electric Company | Method and system for performing CT image reconstruction with motion artifact correction |
-
2013
- 2013-11-29 CN CN201310632807.2A patent/CN103606129B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1189902A (zh) * | 1995-05-11 | 1998-08-05 | 株式会社日立制作所 | 具有运算功能的半导体存储器及使用该存储器的处理器 |
CN1914592A (zh) * | 2003-12-09 | 2007-02-14 | Arm有限公司 | 执行具有单元大小控制的紧缩数据操作的方法和设备 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106775596A (zh) * | 2016-11-22 | 2017-05-31 | 北京航天自动控制研究所 | 一种红外图像线性插值膨胀硬件处理方法 |
CN106775596B (zh) * | 2016-11-22 | 2019-01-15 | 北京航天自动控制研究所 | 一种红外图像线性插值膨胀硬件处理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103606129A (zh) | 2014-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102681946B (zh) | 内存访问方法和装置 | |
US8825947B1 (en) | System and method for managing data access in non-volatile memory | |
US9405675B1 (en) | System and method for managing execution of internal commands and host commands in a solid-state memory | |
US20060041735A1 (en) | Pretranslating input/output buffers in environments with multiple page sizes | |
CN102810116B (zh) | 一种基于数据库连接的自动路由和负载均衡的方法及系统 | |
CN104461387A (zh) | 一种提高固态硬盘对未映射区域的读性能的方法 | |
CN101038531A (zh) | 用于嵌入式系统中部件的共用接口 | |
CN102722458A (zh) | 一种用于多根共享系统的i/o重映射方法和装置 | |
US11403173B2 (en) | Multiple read and write port memory | |
US20130238852A1 (en) | Management interface for multiple storage subsystems virtualization | |
CN104169891A (zh) | 一种访问内存的方法及设备 | |
US7318114B1 (en) | System and method for dynamic memory interleaving and de-interleaving | |
CN105408875A (zh) | 在存储器接口上的分布式过程执行和文件系统 | |
CN104021094B (zh) | 数据储存装置与快闪存储器控制方法 | |
CN106383742A (zh) | 一种基于linux的IO调度方法 | |
US20150279433A1 (en) | Allocating memory address space between dimms using memory controllers | |
US20180107619A1 (en) | Method for shared distributed memory management in multi-core solid state drive | |
CN104991874B (zh) | 一种基于scst的多控制器存储设备alua配置方法 | |
CN103606129B (zh) | 图像处理系统中控制器与图像处理芯片的寻址方法和系统 | |
CN104899159A (zh) | 高速缓冲存储器Cache地址的映射处理方法和装置 | |
CN104408069A (zh) | 一种基于布隆过滤器思想的一致性目录设计方法 | |
CN104808950B (zh) | 对嵌入式存储器元件的模式依赖性访问 | |
CN104714898B (zh) | 一种Cache的分配方法和装置 | |
CN102804150B (zh) | 数据处理装置、数据处理方法及数据共享系统 | |
CN109656838A (zh) | 处理器系统及其存储器控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 510670 Guangdong Province, Guangzhou high tech Industrial Development Zone Kezhu Road No. 233 Patentee after: VTRON GROUP Co.,Ltd. Address before: 510663 Guangzhou province high tech Industrial Development Zone, Guangdong, Cai road, No. 6, No. Patentee before: VTRON TECHNOLOGIES Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160824 Termination date: 20211129 |