CN103579082B - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN103579082B
CN103579082B CN201210251100.2A CN201210251100A CN103579082B CN 103579082 B CN103579082 B CN 103579082B CN 201210251100 A CN201210251100 A CN 201210251100A CN 103579082 B CN103579082 B CN 103579082B
Authority
CN
China
Prior art keywords
layer
electric connection
defect
connection layer
type doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210251100.2A
Other languages
English (en)
Other versions
CN103579082A (zh
Inventor
谢炎璋
许进恭
刘恒
李君超
施雅萱
陈嘉南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PHOSTEK Inc
Original Assignee
PHOSTEK Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PHOSTEK Inc filed Critical PHOSTEK Inc
Priority to CN201210251100.2A priority Critical patent/CN103579082B/zh
Publication of CN103579082A publication Critical patent/CN103579082A/zh
Application granted granted Critical
Publication of CN103579082B publication Critical patent/CN103579082B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体装置的形成方法，包括：形成第一型掺杂层、第二型掺杂层及电性耦合于第一型掺杂层与第二型掺杂层之间的内部电性连接层。在一实施例中，使用四族元素前驱物(group IV based precursor)与氮基前驱物(nitrogen based precursor)以形成内部电性连接层。在另一实施例中，使用含碳材料作为掺杂源以形成内部电性连接层，且内部电性连接层中碳元素的掺杂浓度大于1017原子/立方厘米。在又一实施例中，内部电性连接层的形成温度小于第一型掺杂层的形成温度及第二型掺杂层的形成温度。

Description

半导体装置的形成方法
技术领域
本发明涉及一种半导体装置的形成方法，特别是关于一种形成具有内部电性连接层的半导体装置的方法。
背景技术
为了提升发光二极管（LED）的发光效率，方法之一是使用穿隧接面（tunnel junction）将两个或多个发光二极管迭加起来。迭加发光二极管较单一发光二极管放射更多的光线，因而可提高亮度。使用穿隧接面还可强化电流的分散（spreading），使得主动层内更多的载子可进行再结合（recombination）。此外，迭加发光二极管较同样数目的单一发光二极管具有较少的电极接触，不但可节省空间，且可降低所造成的电致迁移（electromigration）问题。
传统形成穿隧接面的方法之一是使用重掺杂技术，如美国专利第6,822,991号，题为“含有穿隧接面的发光装置（Light Emitting DevicesIncluding Tunnel Junctions）”。由于穿隧距离通常很短，因此，使用重掺杂技术较难达到所要的穿隧接面。再者，重掺杂也可能影响到邻近层级的掺杂浓度。
传统形成穿隧接面的另一方法是使用极化（polarization）技术，如美国专利第6,878,975号，题为“极化场增强的穿隧结构（PolarizationField Enhanced Tunnel Structures）”。此种方法需要较复杂的工艺控制，且会限制材料使用的选择性。
上述传统发光二极管所遭遇的问题也经常出现于其它半导体装置，例如太阳能电池、二极管等。因此，亟需提出一种新颖的半导体装置制造方法，用以解决上述的问题。
发明内容
鉴于上述，本发明实施例的目的之一在于提出一种半导体装置制造方法，其形成内部电性连接层，可提升半导体装置的操作效率。
根据本发明实施例，首先提供一基材，再形成第一型掺杂层于基材上。接着，形成第二型掺杂层及内部电性连接层，使得内部电性连接层电性耦合于第一型掺杂层与第二型掺杂层之间。在一实施例中，使用四族元素前驱物(group IV based precursor)与氮基前驱物(nitrogenbased precursor)以形成内部电性连接层。在另一实施例中，使用含碳材料作为掺杂源以形成内部电性连接层，且内部电性连接层中碳元素的掺杂浓度大于1017原子/立方厘米。在又一实施例中，内部电性连接层的形成温度小于第一型掺杂层的形成温度及第二型掺杂层的形成温度。
附图说明
图1A显示本发明第一实施例的半导体装置的剖面图。
图1B显示本发明第一实施例的另一半导体装置的剖面图。
图2A显示本发明第二实施例的半导体装置的剖面图。
图2B显示本发明第二实施例的另一半导体装置的剖面图。
图3A显示本发明第三实施例的半导体装置的剖面图。
图3B显示本发明第三实施例的另一半导体装置的剖面图。
图4A至图4C显示各种穿隧机制。
主要组件符号说明
100 半导体装置
101 半导体装置
11 第一半导体组件
111 n型掺杂层
112 中间层
113 p型掺杂层
12 内部电性连接层
13 第一半导体组件
131 n型掺杂层
132 中间层
133 p型掺杂层
14 缺陷减少层
200 半导体装置
201 半导体装置
21 第一半导体组件
211 n型掺杂层
212 中间层
213 p型掺杂层
22 内部电性连接层
23 第一半导体组件
231 n型掺杂层
232 中间层
233 p型掺杂层
24 缺陷减少层
300 半导体装置
301 半导体装置
31 第一半导体组件
311 n型掺杂层
312 中间层
313 p型掺杂层
32 内部电性连接层
33 第一半导体组件
331 n型掺杂层
332 中间层
333 p型掺杂层
34 缺陷减少层
具体实施方式
图1A显示本发明第一实施例的半导体装置100的剖面图。图式仅显示出与实施例相关的组件。本发明实施例可广泛应用于各种半导体装置，例如半导体发光装置（如发光二极管）、光检测器（photodetector）、太阳能电池、晶体管、二极管（如雷射二极管）等。
如图1A所示，首先形成第一半导体组件11，其由下而上依次包含n型掺杂层111、中间层112及p型掺杂层113。举例来说，对发光二极管而言，中间层112为发光层；对太阳能电池而言，中间层112为光吸收层。在本说明书中，p型及n型可分别称为第一型及第二型；p型及n型也可分别称为第二型及第一型。在本实施例的一范例中，在形成p型掺杂层113时，可以使用含碳材料作为掺杂源，使得p型掺杂层113含有碳元素，其浓度大于1017原子/立方厘米（atoms/cm3）。一般来说，p型掺杂层113的优选掺杂浓度范围为1018~1021原子/立方厘米，且p型掺杂层113包含三族元素的氮化物。在本实施例的另一范例中，p型掺杂层113的p掺杂(p-dopant)浓度范围为1018~1021原子/立方厘米。
接着，形成内部电性连接层12于p型掺杂层113上。内部电性连接层12的形成可使用化学气相沉积、物理气相沉积、或植入（implantation）技术。根据本发明第一实施例的特征之一，在形成内部电性连接层12时，使用四族元素前躯物（group IV-based precursor，例如碳基前躯物）及氮基前驱物（nitrogen-based precursor），使得内部电性连接层12包含有四族元素与氮元素，其中，四族元素与氮元素的原子数占上述内部电性连接层12总原子数百分比的50%以上。上述四族元素可为碳、硅或锗。
本实施例的内部电性连接层12还可包含镁元素，其浓度大于1017原子/立方厘米，优选范围为1019~1022原子/立方厘米。在一实施例中，在形成内部电性连接层12时，不使用三族前躯物，使得内部电性连接层12不包含三族元素（例如铝、镓、铟）。
在本实施例的一范例中，在形成内部电性连接层12时，可以使用含碳材料作为掺杂源，使得内部电性连接层12包含碳元素，其浓度大于1017原子/立方厘米，优选范围为1018~1020原子/立方厘米。在本实施例的另一范例中，内部电性连接层12的形成步骤包含使用一碳基前驱物(carbon based precursor)。两者的差异点在于使用掺杂源的碳元素浓度较低，使用碳基前驱物的碳元素浓度较高(通常大于或等于内部电性连接层12总原子数的0.5%)。
在本实施例中，内部电性连接层12可为非连续（discontinuous）层，例如具有岛状结构。本实施例的内部电性连接层12也可为非单晶(non-single crystal)结构。在本实施例中，内部电性连接层12的厚度小于或等于100纳米。
接下来，如图1A所示，在内部电性连接层12上形成第二半导体组件13。在本实施例中，第二半导体组件13由下而上依次包含n型掺杂层131、中间层132及p型掺杂层133。藉此，内部电性连接层12位于p型掺杂层113与n型掺杂层131之间，用以电性耦合p型掺杂层113与n型掺杂层131。在本实施例的部分范例中，可藉由多个内部电性连接层12电性耦合并堆栈多个半导体组件。
在本实施例的又一范例中，在形成n型掺杂层131时，可以使用含碳材料作为掺杂源，使得n型掺杂层131含有碳元素，其浓度大于1017原子/立方厘米。一般来说，n型掺杂层131的优选掺杂浓度范围为1018~1021原子/立方厘米，且n型掺杂层131包含三族元素的氮化物。在本实施例的再一范例中，n型掺杂层131的n掺杂(n-dopant)浓度范围为1018~1021原子/立方厘米。
根据上述实施例所形成的半导体装置100，当p型掺杂层113与n型掺杂层131反向导通时，其反向电压降（reverse voltage drop）小于或等于1伏特（volt）。在本实施例中，n型掺杂层111及中间层112可作为p型掺杂层113的基材，或者可在n型掺杂层111底下再形成一基材（未显示于图式中）。
在本实施例的一应用例子中，内部电性连接层12作为一种缺陷诱导（defect-induced）内部电性连接层，用以提供第一缺陷密度，且缺陷诱导内部电性连接层12的成长面具有第二缺陷密度。其中，第一缺陷密度为第二缺陷密度的5倍以上，且缺陷诱导内部电性连接层12的厚度小于或等于100纳米。
在本实施例中，缺陷诱导内部电性连接层12与n型掺杂层131之间还包含一缺陷减少层（defect reduction layer）14（如图1B所示的半导体装置101），邻接于缺陷诱导内部电性连接层12，用以提供第三缺陷密度，且缺陷减少层14的成长面具有第四缺陷密度，其中，第三缺陷密度为第四缺陷密度的的5分之1以下，且缺陷减少层14的厚度大于或等于10纳米。
当缺陷诱导内部电性连接层12用以作为p型掺杂层113与n型掺杂层131之间的穿隧接面层时，可有以下的各种穿隧机制。在一穿隧机制中，缺陷诱导内部电性连接层12的穿隧机制为F-N穿隧(Fowler-Nordheim Tunneling)，如第四A图所示。F-N穿隧的传导机制与直接穿隧（第四B图）最大的不同是，F-N穿隧是发生在接面材料的晶格常数差异过大，造成能带形变(Band Bending)的现象，此时电荷穿隧的能障距离会明显减少，因而产生了F-N穿隧电流。
在另一穿隧机制中，缺陷诱导内部电性连接层12的穿隧机制为F-P穿隧(Frenkel-Poole Emission)，如第四C图所示。高介电系数材料（如氮化硅）中常包含了高密度的缺陷(Trap Medium)，这些缺陷会在价电带与导电带的边缘形成多余的暂存能阶。因热游离而产生的电子电洞对或从其它方式进入氮化硅的载子，会被这些缺陷给捕捉。当施加电场在介电层时，藉由电场辅助的热游离方式会将绝缘层中被陷阱捕捉的电子-电洞跃升至导电带或价电带而造成电子电洞的流动，而跃升至导电带或价电带的载子可以经过数次跃升/捕捉(Hopping)，载子就会流过介电层而形成穿隧电流，此机制称之为F-P穿隧。在此机制中，缺陷数目决定了穿隧电流的大小。
图2A显示本发明第二实施例的半导体装置200的剖面图。图式仅显示出与实施例相关的组件。本发明实施例可广泛应用于各种半导体装置，例如半导体发光装置（如发光二极管）、光检测器（photodetector）、太阳能电池、晶体管、二极管（如雷射二极管）等。
如图2A所示，首先形成第一半导体组件21，其由下而上依次包含n型掺杂层211、中间层212及p型掺杂层213。举例来说，对发光二极管而言，中间层212为发光层；对太阳能电池而言，中间层212为光吸收层。在本说明书中，p型及n型可分别称为第一型及第二型；p型及n型也可分别称为第二型及第一型。在本实施例的一范例中，在形成p型掺杂层213时，可以使用含碳材料作为掺杂源，使得p型掺杂层213含有碳元素，其浓度大于1017原子/立方厘米（atoms/cm3）。一般来说，p型掺杂层213的优选掺杂浓度范围为1018~1021原子/立方厘米，且p型掺杂层213包含三族元素的氮化物。在本实施例的另一范例中，p型掺杂层213的p掺杂(p-dopant)浓度范围为1018~1021原子/立方厘米。
接着，形成内部电性连接层22于p型掺杂层213上。内部电性连接层22的形成可使用化学气相沉积、物理气相沉积、或植入（implantation）技术。根据本发明第二实施例的特征之一，在形成内部电性连接层22时，还可使用含碳材料作为掺杂源，使得内部电性连接层22包含碳元素，其浓度大于1017原子/立方厘米，优选范围为1018~1020原子/立方厘米。
本实施例在形成内部电性连接层22时，可以使用四族元素前躯物（group IV-based precursor，例如碳基前躯物）及氮基前驱物（nitrogen-based precursor），使得内部电性连接层22包含有四族元素与氮元素，其中，四族元素与氮元素的原子数占上述22内部电性连接层总原子数百分比的50%以上。上述四族元素可为碳、硅或锗。
本实施例的内部电性连接层22还可包含镁元素，其浓度大于1017原子/立方厘米，优选范围为1019~1022原子/立方厘米。在一实施例中，在形成内部电性连接层22时，不使用三族前躯物，使得内部电性连接层22不包含三族元素（例如铝、镓、铟）。
在本实施例中，内部电性连接层22可为非连续（discontinuous）层，例如具有岛状结构。本实施例的内部电性连接层22也可为非单晶(non-single crystal)结构。在本实施例中，内部电性连接层22的厚度小于或等于100纳米。
接下来，如图2A所示，在内部电性连接层22上形成第二半导体组件23。在本实施例中，第二半导体组件23由下而上依次包含n型掺杂层231、中间层232及p型掺杂层233。藉此，内部电性连接层22位于p型掺杂层213与n型掺杂层231之间，用以电性耦合p型掺杂层213与n型掺杂层231。在本实施例的部分范例中，可藉由多个内部电性连接层22电性耦合并堆栈多个半导体组件。
在本实施例的又一范例中，在形成n型掺杂层231时，可以使用含碳材料作为掺杂源，使得n型掺杂层231含有碳元素，其浓度大于1017原子/立方厘米。一般来说，n型掺杂层231的优选掺杂浓度范围为1018~1021原子/立方厘米，且n型掺杂层231包含三族元素的氮化物。在本实施例的再一范例中，n型掺杂层的n掺杂(n-dopant)浓度范围为1018~1021原子/立方厘米。
根据上述实施例所形成的半导体装置200，当p型掺杂层213与n型掺杂层231反向导通时，其反向电压降（reverse voltage drop）小于或等于1伏特（volt）。在本实施例中，n型掺杂层211及中间层212可作为p型掺杂层213的基材，或者可在n型掺杂层211底下还形成一基材（未显示于图式中）。
在本实施例的一应用例子中，内部电性连接层22作为一种缺陷诱导（defect-induced）内部电性连接层，用以提供第一缺陷密度，且缺陷诱导内部电性连接层22的成长面具有第二缺陷密度。其中，第一缺陷密度为第二缺陷密度的5倍以上，且缺陷诱导内部电性连接层22的厚度小于或等于100纳米。
在本实施例中，缺陷诱导内部电性连接层22与n型掺杂层231之间还包含一缺陷减少层（defect reduction layer）24（如图2B所示的半导体装置201），邻接于缺陷诱导内部电性连接层22，用以提供第三缺陷密度，且缺陷减少层24的成长面具有第四缺陷密度，其中，第三缺陷密度为第四缺陷密度的的5分之1以下，且缺陷减少层24的厚度大于或等于10纳米。当缺陷诱导内部电性连接层22用以作为p型掺杂层213与n型掺杂层231之间的穿隧接面层时，可有不同的各种穿隧机制，请参考第一实施例所述。
图3A显示本发明第三实施例的半导体装置300的剖面图。图式仅显示出与实施例相关的组件。本发明实施例可广泛应用于各种半导体装置，例如半导体发光装置（如发光二极管）、光检测器（photodetector）、太阳能电池、晶体管、二极管（如雷射二极管）等。
如图3A所示，首先形成第一半导体组件31，其由下而上依次包含n型掺杂层311、中间层312及p型掺杂层313。举例来说，对发光二极管而言，中间层312为发光层；对太阳能电池而言，中间层312为光吸收层。在本说明书中，p型及n型可分别称为第一型及第二型；p型及n型也可分别称为第二型及第一型。在本实施例的一范例中，在形成p型掺杂层313时，可以使用含碳材料作为掺杂源，使得p型掺杂层313含有碳元素，其浓度大于1017原子/立方厘米（atoms/cm3）。一般来说，p型掺杂层313的优选掺杂浓度范围为1018~1021原子/立方厘米，且p型掺杂层313包含三族元素的氮化物。在本实施例的另一范例中，p型掺杂层313的p掺杂(p-dopant)浓度范围为1018~1021原子/立方厘米。
根据本发明第三实施例的特征之一，在第一温度在p型掺杂层313与n型掺杂层331之间形成低温内部电性连接层32，用以电性耦合该p型掺杂层313与该n型掺杂层331。上述第一温度可为400~1000℃。在本实施例中，所谓“低温”是指低温内部电性连接层32的形成温度小于p型掺杂层313的形成温度，且小于n型掺杂层331的形成温度。
在本实施例的一范例中，在形成内部电性连接层32时，可以使用含碳材料作为掺杂源，使得内部电性连接层32包含碳元素，其浓度大于1017原子/立方厘米，优选范围为1018~1020原子/立方厘米。在本实施例的另一范例中，内部电性连接层32的形成步骤包含使用一碳基前驱物(carbon based precursor)。两者的差异点在于使用掺杂源的碳元素浓度较低，使用碳基前驱物的碳元素浓度较高(通常大于或等于内部电性连接层32总原子数的0.5%)。
本实施例在形成内部电性连接层32时，可以使用四族元素前躯物（group IV-based precursor，例如碳基前躯物）及氮基前驱物（nitrogen-based precursor），使得内部电性连接层32包含有四族元素与氮元素，其中，四族元素与氮元素的原子数占上述内部电性连接层32总原子数百分比的50%以上。上述四族元素可为碳、硅或锗。
本实施例的内部电性连接层32还可包含镁元素，其浓度大于1017原子/立方厘米，优选范围为1019~1022原子/立方厘米。在一实施例中，在形成内部电性连接层32时，不使用三族前躯物，使得内部电性连接层32不包含三族元素（例如铝、镓、铟）。
在本实施例中，内部电性连接层32可为非连续（discontinuous）层，例如具有岛状结构。本实施例的内部电性连接层32也可为非单晶(non-single crystal)结构。在本实施例中，内部电性连接层32的厚度小于或等于100纳米。
接下来，如图3A所示，在内部电性连接层32上形成第二半导体组件33。在本实施例中，第二半导体组件33由下而上依次包含n型掺杂层331、中间层332及p型掺杂层333。藉此，内部电性连接层32位于p型掺杂层313与n型掺杂层331之间，用以电性耦合p型掺杂层313与n型掺杂层331。在本实施例的部分范例中，可藉由多个内部电性连接层32电性耦合并堆栈多个半导体组件。
在本实施例的又一范例中，在形成n型掺杂层331时，可以使用含碳材料作为掺杂源，使得n型掺杂层331含有碳元素，其浓度大于1017原子/立方厘米。一般来说，n型掺杂层331的优选掺杂浓度范围为1018~1021原子/立方厘米，且n型掺杂层331包含三族元素的氮化物。在本实施例的再一范例中，n型掺杂层的n掺杂(n-dopant)浓度范围为1018~1021原子/立方厘米。
根据上述实施例所形成的半导体装置300，当p型掺杂层313与n型掺杂层331反向导通时，其反向电压降（reverse voltage drop）小于或等于1伏特（volt）。在本实施例中，n型掺杂层311及中间层312可作为p型掺杂层313的基材，或者可在n型掺杂层311底下还形成一基材（未显示于图式中）。
在本实施例的一应用例子中，内部电性连接层32作为一种缺陷诱导（defect-induced）内部电性连接层，用以提供第一缺陷密度，且缺陷诱导内部电性连接层32的成长面具有第二缺陷密度。其中，第一缺陷密度为第二缺陷密度的5倍以上，且缺陷诱导内部电性连接层32的厚度小于或等于100纳米。
在本实施例中，缺陷诱导内部电性连接层32与n型掺杂层331之间还包含一缺陷减少层（defect reduction layer）34（如图3B所示的半导体装置301），邻接于缺陷诱导内部电性连接层32，用以提供第三缺陷密度，且缺陷减少层34的成长面具有第四缺陷密度，其中，第三缺陷密度为第四缺陷密度的的5分之1以下，且缺陷减少层34的厚度大于或等于10纳米。当缺陷诱导内部电性连接层32用以作为p型掺杂层313与n型掺杂层331之间的穿隧接面层时，可有不同的各种穿隧机制，请参考第一实施例所述。
在本实施例中，低温内部电性连接层32包含氧化物(oxide)、氮化物(nitride)、硅化物(silicide)、氮氧化物(oxynitride)、碳氮化物(carbonitride)、碳化物(carbide)、碳(carbon)、硅(silicon)、金属(metal)或其任意组合。例如，低温内部电性连接层32可包含氧化硅(siliconoxide)、氮化硅(silicon nitride)、氮化镁(magnesium nitride)、氮化镓(gallium nitride)、氮化铝(aluminum nitride)、氮化铟(indium nitride)、氮氧化硅(silicon oxynitride)、碳化硅(silicon carbide)、铝(aluminum)、镓(gallium)或其任意组合。
本实施例的低温内部电性连接层32可包含一金属基化合物(metal-based compound)，其为非化学当量比(non-stoichiometric)，且其中的金属元素（例如镁(magnesium)、铝(aluminum)、镓(gallium)或铟(indium)）为过量(with excess metal element)。所述金属基化合物可包含金属氧化物(metal oxide)、金属氮化物(metal nitride)、金属氮氧化物(metal oxynitride)或金属碳化物(metal carbide)。
除了上述金属基化合物所形成的层以外，低温内部电性连接层32还可包含一氧化物(oxide)、氮化物(nitride)、硅化物(silicide)、氮氧化物(oxynitride)、碳氮化物(carbonitride)、碳化物(carbide)、碳(carbon)、硅(silicon)或金属(metal)所形成的层。
以上所述仅为本发明的优选实施例而已，并非用以限定本发明的范围；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求所限定的范围内。

Claims (16)

1.一种半导体装置的形成方法，包含：
提供一基材；
在所述基材上形成一第一型掺杂层；
藉由一四族元素前驱物与一氮基前驱物形成一内部电性连接层，且该内部电性连接层中的四族元素与氮元素的原子数占该内部电性连接层总原子数百分比的50％以上；及
形成一第二型掺杂层，其中，所述内部电性连接层位于所述第一型掺杂层与所述第二型掺杂层之间，且电性耦合所述第一型掺杂层与所述第二型掺杂层，其中，所述内部电性连接层为缺陷诱导内部电性连接层，所述缺陷诱导内部电性连接层提供一第一缺陷密度，该缺陷诱导内部电性连接层的成长面具有一第二缺陷密度，该第一缺陷密度为该第二缺陷密度的5倍以上，该缺陷诱导内部电性连接层的厚度小于或等于100纳米。
2.一种半导体装置的形成方法，包含：
提供一基材；
在所述基材上形成一第一型掺杂层；
使用含碳材料作为掺杂源以形成一内部电性连接层，且该内部电性连接层中碳元素的掺杂浓度大于1017原子/立方厘米；及
形成一第二型掺杂层，其中，所述内部电性连接层位于所述第一型掺杂层与所述第二型掺杂层之间，且电性耦合所述第一型掺杂层与所述第二型掺杂层，其中，所述内部电性连接层为缺陷诱导内部电性连接层，所述缺陷诱导内部电性连接层提供一第一缺陷密度，该缺陷诱导内部电性连接层的成长面具有一第二缺陷密度，该第一缺陷密度为该第二缺陷密度的5倍以上，该缺陷诱导内部电性连接层的厚度小于或等于100纳米。
3.一种半导体装置的形成方法，包含：
提供一基材；
在所述基材上形成一第一型掺杂层；
在一第一温度形成一内部电性连接层；及
形成一第二型掺杂层，其中，所述内部电性连接层位于所述第一型掺杂层与所述第二型掺杂层之间，且电性耦合所述第一型掺杂层与所述第二型掺杂层，所述第一温度小于所述第一型掺杂层的形成温度及所述第二型掺杂层的形成温度，其中，所述内部电性连接层为缺陷诱导内部电性连接层，所述缺陷诱导内部电性连接层提供一第一缺陷密度，该缺陷诱导内部电性连接层的成长面具有一第二缺陷密度，该第一缺陷密度为该第二缺陷密度的5倍以上，该缺陷诱导内部电性连接层的厚度小于或等于100纳米。
4.如权利要求3所述的半导体装置的形成方法，其中，所述第一温度范围约为400～1000℃。
5.如权利要求1或3所述的半导体装置的形成方法，其中，所述内部电性连接层的形成步骤包含使用一碳基前驱物。
6.如权利要求1或3所述的半导体装置的形成方法，其中，所述内部电性连接层的形成步骤包含使用含碳材料作为掺杂源，且所述内部电性连接层中碳元素的掺杂浓度大于1017原子/立方厘米。
7.如权利要求1、2或3所述的半导体装置的形成方法，其中，所述第一型掺杂层的形成步骤包含使用含碳材料作为掺杂源，且所述第一型掺杂层中碳元素的掺杂浓度大于1017原子/立方厘米。
8.如权利要求1、2或3所述半导体装置的形成方法，其中，所述第二型掺杂层的形成步骤包含使用含碳材料作为掺杂源，且所述第二型掺杂层中碳元素掺杂浓度大于1017原子/立方厘米。
9.如权利要求1、2或3所述的半导体装置的形成方法，其中，所述第一型掺杂层为p型掺杂层，p掺杂浓度范围为1018～1021原子/立方厘米。
10.如权利要求1、2或3所述的半导体装置的形成方法，其中所述第二型掺杂层为n型掺杂层，n掺杂浓度范围为1018～1021原子/立方厘米。
11.如权利要求1、2或3所述的半导体装置的形成方法，其中，所述半导体装置包含两个或两个以上半导体组件，所述第一型掺杂层位于其中一个所述半导体组件，所述第二型掺杂层位于另一个所述半导体组件，所述内部电性连接层位于这两个半导体组件之间，藉以电性耦合这两个半导体组件，且所述第一型掺杂层与所述第二型掺杂层包含三族元素的氮化物。
12.如权利要求1或2或3所述的半导体装置的形成方法，还包含在所述缺陷诱导内部电性连接层与所述第二型掺杂层之间形成一缺陷减少层，该缺陷减少层邻接所述缺陷诱导内部电性连接层，该缺陷减少层用以提供一第三缺陷密度，该缺陷减少层的成长面具有一第四缺陷密度，该第三缺陷密度为该第四缺陷密度的的5分之1以下，该缺陷减少层的厚度大于或等于10纳米。
13.如权利要求1或2所述的半导体装置的形成方法，其中，所述内部电性连接层以化学气相沉积、物理气相沉积或植入技术所形成。
14.如权利要求3所述的半导体装置的形成方法，其中，所述内部电性连接层包含氧化物、氮化物、硅化物、氮氧化物、碳氮化物、碳化物、碳、硅、金属或其任意组合。
15.如权利要求3所述的半导体装置的形成方法，其中，所述内部电性连接层包含一金属基化合物，该金属基化合物为非化学当量比，且金属元素为过量。
16.如权利要求2或3所述的半导体装置的形成方法，其中，所述内部电性连接层的形成步骤还包含藉由一四族元素前驱物与一氮基前驱物形成所述内部电性连接层，且所述内部电性连接层中的四族元素与氮元素的原子数占该内部电性连接层总原子数百分比的50％以上。
CN201210251100.2A 2012-07-19 2012-07-19 半导体装置的形成方法 Expired - Fee Related CN103579082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210251100.2A CN103579082B (zh) 2012-07-19 2012-07-19 半导体装置的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210251100.2A CN103579082B (zh) 2012-07-19 2012-07-19 半导体装置的形成方法

Publications (2)

Publication Number Publication Date
CN103579082A CN103579082A (zh) 2014-02-12
CN103579082B true CN103579082B (zh) 2016-10-12

Family

ID=50050571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210251100.2A Expired - Fee Related CN103579082B (zh) 2012-07-19 2012-07-19 半导体装置的形成方法

Country Status (1)

Country Link
CN (1) CN103579082B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262037A (zh) * 2007-03-08 2008-09-10 夏普株式会社 氮化物半导体发光装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878975B2 (en) * 2002-02-08 2005-04-12 Agilent Technologies, Inc. Polarization field enhanced tunnel structures
US6822991B2 (en) * 2002-09-30 2004-11-23 Lumileds Lighting U.S., Llc Light emitting devices including tunnel junctions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262037A (zh) * 2007-03-08 2008-09-10 夏普株式会社 氮化物半导体发光装置

Also Published As

Publication number Publication date
CN103579082A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
Wei et al. Epitaxial growth of CsPbX3 (X= Cl, Br, I) perovskite quantum dots via surface chemical conversion of Cs2GeF6 double perovskites: a novel strategy for the formation of leadless hybrid perovskite phosphors with enhanced stability
CN102569571B (zh) 半导体发光二极管及其制造方法
Gaffuri et al. Potential substitutes for critical materials in white LEDs: Technological challenges and market opportunities
CN101262037B (zh) 氮化物半导体发光装置
CN105845797A (zh) 一种led外延结构及其制备方法
Nami et al. Tailoring the morphology and luminescence of GaN/InGaN core–shell nanowires using bottom-up selective-area epitaxy
CN106328788B (zh) GaN基LED外延结构及其制造方法
CN104465898B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
Zhang et al. White electroluminescence from ZnO nanorods/p-GaN heterojunction light-emitting diodes under reverse bias
CN108550670A (zh) 氮化物半导体结构及半导体发光元件
CN104900778B (zh) 一种发光二极管外延片的生长方法及外延片
US10256366B2 (en) Light-emitting diode and method of fabricating the same
Guo et al. The role of deep-red emission CuInS2/ZnS QDs in white light emitting diodes
KR101517995B1 (ko) 그래핀에 의하여 광증폭된 발광 소자 및 이의 제조방법
CN103579082B (zh) 半导体装置的形成方法
Huang et al. Current-controlled electroluminescence from light-emitting diodes based on Tm, Er, and Eu codoped Ga2O3 thin films
Goh et al. Controlled electroluminescence of n-ZnMgO/p-GaN light-emitting diodes
CN103098240B (zh) 具有MgO角锥结构的发光装置及其制造方法
Tatebayashi et al. Localized-surface-plasmon-enhanced GaN: Eu-based red light-emitting diodes utilizing silver nanoparticles
CN103579426B (zh) 半导体装置
US8980728B2 (en) Method of manufacturing a semiconductor apparatus
US8963297B2 (en) Semiconductor apparatus
CN103456858B (zh) 发光元件及其制作方法
TW201214767A (en) White light emitting diode
TWI470788B (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161012

Termination date: 20180719