CN103529288A - 一种读取多路射频信号功率值的方法及检波电路 - Google Patents

Abstract

本发明属于移动通讯技术领域，尤其涉及一种读取多路射频信号功率值的方法及检波电路，所述方法包括：读取多路信号功率时，配置AD转换器芯片，将AD转换器输入口电压拉低并延迟；切换射频信号，将需要读取功率值的射频信号送入检波电路；配置AD转换器输入口为高阻状态，射频功率电压充电上升并延迟；读取LTE导频的瞬间功率值。本发明检波出来的各路信号间的功率误差很小，在检波输出端加功率保持电路，确保LTE在有用户和没用户时信号功率采样的准确性，便于CPU采样读数。采用功率保持残留电压消除技术，消除前面一路功率检测电压的影响，使CPU能快速读取功率电压。

Description

一种读取多路射频信号功率值的方法及检波电路

技术领域

本发明属于移动通讯技术领域，尤其涉及一种读取多路射频信号功率值的方法及检波电路。

背景技术

随着移动数据业务的高速增长，移动通信技术不断发展演进，LTE作为最接近LTE-Advanced（4G）的技术标准，其网络的建设已经开始，MIMO作为LTE以及未来4G网络标准的关键技术之一，为使其效果最好，需要通过功率检测以及功率控制达到多路的功率平衡。

传统的检波、滤波方式，在LTE工作中没有用户时无法检测出LTE基站发射出的导频功率，需要对检测出来的功率进行功率保持采样，采用了功率保持后，由于其输出进入的AD转换器阻抗很高，故在切换到另外一路射频信号读取功率值时，其残留电压会保持很长时间，直接影响到MIMO支路下一个通道功率的读取，如果功率检测不准，功率平衡功能就难以实现，影响MIMO通信效果。而且，传统功率检测、滤波电路无法检测出瞬间的LTE导频功率。

发明内容

本发明实施例提供一种读取多路射频信号功率值的方法及检波电路，旨在解决现有技术无法检测出瞬间的LTE导频功率的问题。

本发明实施例是这样实现的，一种读取多路射频信号功率值的方法，所述方法包括：

读取多路信号功率时，配置AD转换器芯片，将AD转换器输入口电压拉低并延迟；

切换射频信号，将需要读取功率值的射频信号送入检波电路；

配置AD转换器输入口为高阻状态，射频功率电压充电上升并延迟；

读取LTE导频的瞬间功率值。

本发明实施例还提供一种用于上述方法的检波电路，所述电路包括:

用于切换射频信号的射频信号切换开关，用于检测射频信号的检波器，用于在检波输出端保持功率的功率保持电路，以及用于将模拟信号转换成数字信号的AD转换器，所述射频信号切换开关、检波器、功率保持电路，以及AD转换器依次连接。

本发明在检测LTE导频的瞬间功率时，在切换射频信号前，通过CPU配置AD转换器芯片，将AD转换器输入口电压拉低并延迟，在切换射频信号后，配置AD转换器输入口为高阻状态，射频功率电压充电上升，再读取功率值，这样检波出来的各路信号间的功率误差很小，在检波输出端加功率保持电路，确保LTE在有用户和没用户时信号功率采样的准确性，便于CPU采样读数。采用功率保持残留电压消除技术，消除前面一路功率检测电压的影响，使CPU能快速读取功率电压。

附图说明

图1表示本发明实施例提供的读取多路射频信号功率值的方法流程图；

图2表示本发明实施例提供的读取多路射频信号功率值的方法流程图；

图3表示本发明实施例提供的AD转换器输入口功率电压读取示意图；

图4表示本发明实施例提供的用于读取多路射频信号功率值的方法的检波电路示意图；

图5表示本发明实施例提供的功率保持电路示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1示出了本发明实施例提供的一种读取多路射频信号功率值的方法流程图，详述如下：

在步骤S101中，读取多路信号功率时，配置AD转换器芯片，将AD转换器输入口电压拉低并延迟；

在本发明实施例中，在读取多路信号功率时，CPU首先配置AD转换器输入口，把AD转换器输入口电压拉低1ms左右。

在步骤S102中，切换射频信号，将需要读取功率值的射频信号送入检波电路；

在步骤S103中，配置AD转换器输入口为高阻状态，射频功率电压充电上升并延迟；

在步骤S104中，读取LTE导频的瞬间功率值。

在本发明实施例中，包括两部分：一是功率保持部分，二是功率采样前消除前一个检波电压影响。在读取多路信号功率时，CPU首先配置AD转换器输入口，把AD转换器输入口电压拉低1ms左右，在CPU控制下，首先切换射频信号，把需要读功率值支路的射频信号送入检波电路。再把AD转换器输入口配置为高阻状态，然后读取功率值。这样的一个电频拉低就清除了前面功率保持电路的电压，当AD转换器输入口变为高阻状态时，需要检测的射频功率电压就保持在AD转换器输入口了，读取的功率电压值就不会受到前一电路的影响。传统思路通过AD转换器输入口自然放电方式，需要等很长时间才能检测出新切换支路的功率电压值。

图2示出了本发明实施例提供的一种读取多路射频信号功率值的方法流程图，详述如下：

在步骤S201中，读取多路信号功率时，配置AD转换器芯片，将AD转换器输入口电压拉低并延迟；

在本发明实施例中，射频信号为TDD模式或FDD模式。

在步骤S202中，切换射频信号，将需要读取功率值的射频信号送入检波电路；

在步骤S203中，配置AD转换器输入口为高阻状态，功率检测电压通过功率保持电路的二极管对所述功率保持电路的电容充电并延迟；

在步骤S204中，配置AD转换器多次采样取平均值作为功率值。

图3示出了AD输入口功率电压读取示意图，详述如下：

T1、T2时间段有射频信号时或者有杂波干扰信号时，功率电压上升和保持；

T3时间段CPU控制AD转换器芯片，把AD转换器输入口电压拉低，消除杂波干扰电压或者前一个射频射频支路保持的电压影响；

T4时间段AD转换器输入口电压拉低保持；

T5时间段CPU配置AD转换器输入口为高阻状态，射频功率电压充电上升阶段；

T6时间段第一路射频功率保持阶段，在这个阶段，CPU配置AD转换器采样抽取，可多次抽取采样取平均，确保采样准确度；

T7时间段是在第一路射频信号完成采样读取后，CPU控制AD转换器芯片，把AD转换器输入口电压拉低并保持一段时间，消除这个射频支路支路保持的电压影响；

T8时间段CPU拉低AD转换器输入口电压保持低电平，CPU控制射频切换开关，把第二路射频信号送给检波器；

在本发明实施例中，T7和T8时间段的步骤可以互换。

T9时间段CPU配置AD转换器输入口为高阻状态，第二路射频功率电压充电上升阶段；

T10时间段第二路射频功率保持阶段，在这个阶段，CPU配置AD转换器采样抽取，可多次抽取采样取平均，确保采样准确度；

T11时间段是在第二路射频信号完成采样读取后，CPU控制AD转换器芯片，把AD转换器输入口电压拉低并保持一段时间，消除这个射频支路支路保持的电压影响，可以继续监测第三路、第四路。。。N路射频信号功率电压。

总之，从上面可以看出在读取任何一个射频之路的功率电压值时，都要先完成一个将AD转换器输入口电平拉低的动作，以消除杂波干扰后者前一个射频支路保持的射频功率电压的影响。

图4示出了本发明实施例提供的一种用于读取多路射频信号功率值的方法的检波电路，为了便于说明，仅示出了与本发明实施例相关的部分。

检波电路包括:切换射频信号的射频信号切换开关41，检测射频信号的检波器42，在检波输出端保持功率的功率保持电路43，以及将模拟信号转换成数字信号的AD转换器44，射频信号切换开关41、检波器42、功率保持电路43，以及AD转换器44依次连接。

其中，功率保持电路43如图5所示，包括：

二极管D1，电容C1，以及电阻R1，二极管D1的阴极分别接电容C1的一端、电阻R1的一端以及AD转换器的输入端，二极管D1的阳极接检波器输出端，电容C1的另一端接电源地，电阻R1的另一端接电源地。

功率检测电压送来时对电容C1进行充电，调整电阻R1的阻值和电容C1的容值来调整进入AD转换器输入口的电压充电上升时间，以及当功率检测电压没有时的放电时间参数（也就是功率保持时间的长短）。其中的电容C1和电阻R1可以是电路系统的分布电容和电阻，也可以是阻抗较高的AD转换器输入口电阻来实现。

本发明实施例主要是将多路信号经过切换开关切换，在不同的时间对不同的射频信号检波，在检波输出端加功率保持以便CPU采样读数的检波方法，在功率读取时对于前一个检波电压影响消除处理技术。

在本发明实施例中，假设需要先检测第一路射频信号，再检测第二路射频信号。CPU先控制射频切换开关电路，将第一路信号接通至检波器，此时检波器检测的就是第一路信号。

当第一路信号CPU采样读数完成后，CPU控制射频切换开关电路将第二路信号接通至检波器，此时检波器检测的就是第二路信号。经过一定的保护时间间隔，CPU采样读数。当第二路信号CPU采样读数完成后，CPU可控制射频开关检测第一路信号，也可以检测第N路信号。

上述电路中的AD转换器必须采用输入阻抗高的器件，以减少其对保持时间的影响，二极管D1主要是阻断RC电路能量反向释放，要求二极管的反向阻抗高。功率保持电路43保持时间在忽略掉AD转换器和二极管影响后，主要有RC电路的电阻值和电容值决定。为了快速检测出瞬间功率信号，要求电阻R的电阻阻值大，电容C的容值小。射频信号功率检测出电压时才能快速给给RC电路充电并保持住，实际电路中可以直接利用电路的分布参数来实现，R电阻阻值可无限大（即取消R电阻）缩短充电时间。在实验室对于LTE功率检测时，其充电时间可以在50us完成对RC电路充电并保持住该电压，由AD转换器读取其电压值。

在不同的应用场合，开关切换时间、保护时间以及CPU采样读数时间等可以根据实际需要由CPU灵活控制。

当检测信号为TDD-LTE模式或者FDD-LTE模式的信号时，为了读数准确，需要在检波输出端加功率保持电路43。功率保持电路43由功率反向阻断电路二极管D1、电阻R、电容C组成。以检测TDD-LTE下行输出功率为例，检波器的在下行时隙时正常输出检测到的电压，上行时隙时无输出，从示波器上可以看到其检波输出类似一个一个的方波，当在下行时隙时检波器正常输出检测到的电压经过二极管D1使二极管导通后，再经过R1给C1充电。当信号切换至上行时隙时检波器无输出，二极管D1反向截止，C1上的电压不会马上下降至很低，而是通过电阻R和CPU AD转换器采样脚的输入电阻Rs放电后缓慢下降，当信号切换至下行时，又会给电容C1充电，如果充电的时间足够短，而放电时间足够长，可以使C1上的电压即使在上行时隙也可基本保持不变，CPU的采样读数也会很准确。

由于要使充电时间足够短，一方面对检波器的输出能力有要求，另一方面要求电阻R阻值和电容C容值要小，但是电容C容值太小，其放电的时间又会变短。根据RC充放电公式：

t=RC*Ln[(V1-V0)/(V1-Vt)]

其中，V0为电容上的初始电压值，V1为电容最终可充到或放到的电压值，Vt为t时刻电容上的电压值，当我们将电阻R选为1MΩ，电容C选为0.01UF，通过公式计算其充电时间为3.912毫秒，由于检波器不能看成是理想的电压源，所以实际测试出来的充电时间为5毫秒左右，非常的短。

另外，放电时间的选择很重要，如果放电时间太长，多路信号切换时间间隔就要加长；放电时间太短，不能保证电容C上的电压在上行时隙基本保持不变，会导致检测不准确。由于CPU AD转换器采样脚的输入电阻Rs的值是固定的，根据CPU资料可查到为350KΩ，所以电阻R和电容C的值就决定了放电时间。这里放电电阻R1选为1MΩ,其与CPU AD转换器采样脚的输入电阻Rs并联后总阻值约为：

R1*Rs/(R1+Rs)=259KΩ

在电容C选为1UF时根据RC充放电公式其放电时间约为1013毫秒，实际测试出来的放电时间为950毫秒左右，完全放电完成需要5秒钟时间，如果再流出5秒保护时间，在切换读取第二路射频功率检测电压是就需要10秒钟时间，对于TDD-LTE信号一个子帧才1毫秒的时间来说，950毫秒的放电时间可以满足电容C上的电压在上行时隙基本保持不变的需要。由于信号间切换和准确读取时间间隔太长，实际应用中会导致电路功率显示很慢，因此要采用对前一个功率信号电压影响消除技术。从功率保持电路的原理上来看，它的加入不会对FDD信号带来影响，所此检波电路用在FDD模式的信号上也没有问题。从上述情况看，两路信号间切换需要花5～10秒时间。

本发明在检测LTE导频的瞬间功率时，在切换射频信号前，通过CPU配置AD转换器芯片，将AD转换器输入口电压拉低并延迟，在切换射频信号后，配置AD输入口为高阻状态，射频功率电压充电上升，再读取功率值，这样检波出来的各路信号间的功率误差很小，在检波输出端加功率保持电路，确保LTE在有用户和没用户时信号功率采样的准确性，便于CPU采样读数。采用功率保持残留电压消除技术，消除前面一路功率检测电压的影响，使CPU能快速读取功率电压。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种读取多路射频信号功率值的方法，其特征在于，所述方法包括：

读取多路信号功率时，配置AD转换器芯片，将AD转换器输入口电压拉低并延迟；

切换射频信号，将需要读取功率值的射频信号送入检波电路；

配置AD转换器输入口为高阻状态，射频功率电压充电上升并延迟；

读取LTE导频的瞬间功率值。

2.如权利要求1所述的方法，其特征在于，所述射频功率电压充电上升并延迟具体为：

功率检测电压通过功率保持电路的二极管对所述功率保持电路的电容充电并延迟。

3.如权利要求1所述的方法，其特征在于，所述读取LTE导频的瞬间功率值具体为：

配置AD转换器多次采样取平均值作为功率值。

4.如权利要求1所述的方法，其特征在于，所述将AD转换器输入口电压拉低并延迟的延迟的时间为1ms。

5.如权利要求1所述的方法，其特征在于，所述射频信号为TDD模式或FDD模式。

6.一种用于权利要求1所述方法的检波电路，其特征在于，所述电路包括:

用于切换射频信号的射频信号切换开关，用于检测射频信号的检波器，用于在检波输出端保持功率的功率保持电路，以及用于将模拟信号转换成数字信号的AD转换器，所述射频信号切换开关、检波器、功率保持电路，以及AD转换器依次连接。

7.如权利要求1所述的检波电路，其特征在于，所述功率保持电路包括：

二极管D1，电容C1，以及电阻R1，二极管D1的阴极分别接电容C1的一端、电阻R1的一端以及AD转换器的输入端，二极管D1的阳极接检波器输出端，电容C1的另一端接电源地，电阻R1的另一端接电源地。

Images