CN103514939A - 数据存储电路 - Google Patents

数据存储电路 Download PDF

Info

Publication number
CN103514939A
CN103514939A CN201210206442.2A CN201210206442A CN103514939A CN 103514939 A CN103514939 A CN 103514939A CN 201210206442 A CN201210206442 A CN 201210206442A CN 103514939 A CN103514939 A CN 103514939A
Authority
CN
China
Prior art keywords
data
data storage
storage circuitry
static ram
flash memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210206442.2A
Other languages
English (en)
Inventor
邓洪波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Industrial Park New Hongbo Communication Technology Co Ltd
Original Assignee
Suzhou Industrial Park New Hongbo Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Industrial Park New Hongbo Communication Technology Co Ltd filed Critical Suzhou Industrial Park New Hongbo Communication Technology Co Ltd
Priority to CN201210206442.2A priority Critical patent/CN103514939A/zh
Publication of CN103514939A publication Critical patent/CN103514939A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • Power Sources (AREA)

Abstract

本发明提供了一种数据存储电路，其包括：主卡、同步串行外设接口以及分别与所述主卡和所述同步串行外设接口相连接的静态随机存取存储器和闪存存储器。所述静态随机存取存储器与所述闪存存储器并联连接于所述数据存储电路中，从而主卡在每次进行数据抄读时，可先将数据保存在读写速度很快的静态随机存取存储器中，在数据抄读完成后，需要存储时，再按照闪存存储器地址将数据及数据的发生时间依次存储到闪存存储器中，这样不仅能够满足读写速度快且及时存储有效数据的需求，同时还能达到存储容量大且查询方便的目的。

Description

数据存储电路
技术领域
本发明涉及一种存储电路，尤其涉及一种对电表数据进行存储的数据存储电路。
背景技术
CPU主卡是机架式多功能电表的重要组成部分，主要完成对电表子卡的电量及实时数据的采集，按照规定协议向通讯主站进行数据传输，并支持主站数据的实时查询。CPU主卡存储的数据分实时一类数据及曲线二类数据，一类数据包括终端抄读的电表电量当前值及功率电压电流等实时数据，终端只保存最后一次的数据；二类数据包括按设置冻结、间隔冻结保存的各曲线数据，需记录不同时刻产生的各种电表数据。二类数据同时保存多天的数据，保存二类数据时需要同时保存发生数据时的时间，以方便主站查询数据时进行查找。
对于多功能电表，需要存储并便于查找大量的二类曲线数据。终端安装设置有冻结间隔来存储二类曲线数据，冻结间隔按规约可设为15、30或60分钟。若按15分钟的冻结间隔计算，则每天要存储96个时间点的历史数据。即终端不仅要记录二类曲线数据，同时还要记录每天96个时间点发生的电表数据的存储位置，以方便数据查询。但现有的数据存储电路，不能在读写速度快、及时存储有效数据的同时，满足存储容量大且查询方便的需求。
有鉴于此，有必要对现有的数据存储电路予以改进，以满足上述需求。
发明内容
本发明的目的在于提供一种能够同时满足读写速度快、及时存储有效数据，存储容量大且查询方便的数据存储电路。
为实现上述发明目的，本发明的一种数据存储电路，其包括：主卡、同步串行外设接口以及分别与所述主卡和所述同步串行外设接口相连接的静态随机存取存储器和闪存存储器，所述静态随机存取存储器与所述闪存存储器并联连接于所述数据存储电路中。
作为本发明的进一步改进，所述主卡与所述静态随机存取存储器和所述闪存存储器之间分别连接有主机输出/从机输入数据线、主机输入/从机输出数据线、串行时钟线以及复位线。
作为本发明的进一步改进，所述同步串行外设接口与所述静态随机存取存储器和所述闪存存储器之间还连接有一集成电路，所述集成电路将所述同步串行外设接口信息转换成相应的片选信号并分别传送至所述静态随机存取存储器和所述闪存存储器。
作为本发明的进一步改进，所述集成电路为2-4译码器。
作为本发明的进一步改进，所述静态随机存取存储器上设有用以与配备电池相连接的接口，以保证数据掉电不丢失。
作为本发明的进一步改进，所述闪存存储器为NOR FLASH存储器。
与现有技术相比，本发明的优势在于：本发明的数据存储电路通过设有静态随机存取存储器和闪存存储器，从而主卡在每次进行数据抄读时，可先将数据保存在读写速度很快的静态随机存取存储器中，在数据抄读完成后，需要存储时，再按照闪存存储器地址将数据及数据的发生时间依次存储到闪存存储器中，这样不仅能够满足读写速度快且及时存储有效数据的需求，同时还能达到存储容量大且查询方便的目的。
附图说明
图1是本发明的数据存储电路的原理图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本发明进行详细描述。
如图1所示，本发明的数据存储电路100用以完成对电表子卡（未图示）的电量和实时数据的采集及存储。所述数据存储电路100包括主卡10、同步串行外设接口20以及分别与所述主卡10和所述同步串行外设接口20相连接的静态随机存取存储器30和闪存存储器40。所述静态随机存取存储器30与所述闪存存储器40并联连接于所述数据存储电路100中。
本实施方式中，所述主卡10为CPU主卡，所述同步串行外设接口20为SPI接口，所述静态随机存取存储器30为SRAM存储器，所述闪存存储器40为FLASH存储器中的NOR FLASH存储器。
所述CPU主卡10与所述SRAM存储器30和所述NOR FLASH存储器40之间分别连接有主机输出/从机输入数据线（MOSI）、主机输入/从机输出数据线（MOSO）、串行时钟线（SCLK）以及复位线（/RESET）。所述SRAM存储器30上设有用以与配备电池相连接的接口（VCC），以保证数据掉电不丢失。
所述SPI接口20与所述SRAM存储器30和所述NOR FLASH存储器40之间还连接有一集成电路50，所述集成电路50将所述SPI接口信息转换成相应的片选信号（/CS）并分别传送至所述SRAM存储器30和所述NOR FLASH存储器40中。本实施方式中，所述集成电路50为2-4译码器。
本发明的数据存储电路100在运行时，首先，CPU主卡10对电表子卡上的电量数据进行抄读，并通过所述MOSI数据线及时保存到所述SRAM存储器30中；待数据抄读完成后，若需要对数据进行存储，则CPU主卡10将对应的FLASH地址通过MOSI数据线传送至所述NOR FLASH存储器40中，从而可将所述SRAM存储器30中的数据按照FLASH地址依次存储到所述NOR FLASH存储器40中。本实施方式中，所述NOR FLASH存储器40在存储数据时还一并存储了数据的发生时间，以方便通讯主站查询数据时进行查找。
另外，若需要对多个时间点的电表子卡的电量数据进行采集并存储，则本发明数据存储电路100中的CPU主卡10，通过所述SCLK时钟线将时钟信号分别传送至所述SRAM存储器30和所述NOR FLASH存储器40中，从而控制所述SRAM存储器30和所述NOR FLASH存储器40对电表子卡的电量数据进行多次采集和存储。本实施方式中，所述NOR FLASH存储器40在存储多个数据时还一并记录了多个数据的存储位置，以方便通讯主站查询数据时进行查找。
综上所述，本发明的数据存储电路100通过设有SRAM存储器30和NOR FLASH存储器40，从而CPU主卡10在每次进行数据抄读时，可先将数据保存在读写速度很快的SRAM存储器30中；在数据抄读完成后，需要存储时，再按照FLASH地址将数据及数据的发生时间依次存储到NOR FLASH存储器40中，这样不仅能够满足读写速度快且及时存储有效数据的需求，同时还能达到存储容量大且查询方便的目的。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (6)

1.一种数据存储电路，其特征在于，所述数据存储电路包括：主卡、同步串行外设接口以及分别与所述主卡和所述同步串行外设接口相连接的静态随机存取存储器和闪存存储器，所述静态随机存取存储器与所述闪存存储器并联连接于所述数据存储电路中。
2.根据权利要求1所述的数据存储电路，其特征在于：所述主卡与所述静态随机存取存储器和所述闪存存储器之间分别连接有主机输出/从机输入数据线、主机输入/从机输出数据线、串行时钟线以及复位线。
3.根据权利要求1所述的数据存储电路，其特征在于：所述同步串行外设接口与所述静态随机存取存储器和所述闪存存储器之间还连接有一集成电路，所述集成电路将所述同步串行外设接口信息转换成相应的片选信号并分别传送至所述静态随机存取存储器和所述闪存存储器。
4.根据权利要求3所述的数据存储电路，其特征在于：所述集成电路为2-4译码器。
5.根据权利要求1所述的数据存储电路，其特征在于：所述静态随机存取存储器上设有用以与配备电池相连接的接口，以保证数据掉电不丢失。
6.根据权利要求1所述的数据存储电路，其特征在于：所述闪存存储器为NOR FLASH存储器。
CN201210206442.2A 2012-06-21 2012-06-21 数据存储电路 Pending CN103514939A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210206442.2A CN103514939A (zh) 2012-06-21 2012-06-21 数据存储电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210206442.2A CN103514939A (zh) 2012-06-21 2012-06-21 数据存储电路

Publications (1)

Publication Number Publication Date
CN103514939A true CN103514939A (zh) 2014-01-15

Family

ID=49897530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210206442.2A Pending CN103514939A (zh) 2012-06-21 2012-06-21 数据存储电路

Country Status (1)

Country Link
CN (1) CN103514939A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114979539A (zh) * 2021-02-24 2022-08-30 Oppo广东移动通信有限公司 图像处理芯片、方法及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375873A (zh) * 2002-04-22 2002-10-23 信息产业部电子第15研究所 高速大容量快闪固态存储器结构及制作方法
CN101131862A (zh) * 2007-09-29 2008-02-27 航天东方红卫星有限公司 一种空间非易失存储器
US20080133824A1 (en) * 2006-12-04 2008-06-05 Samsung Electronics Co., Ltd. Memory card system including nand flash memory and sram/nor flash memory, and data storage method thereof
CN102460402A (zh) * 2009-06-30 2012-05-16 柰米闪芯积体电路有限公司 用于混合数据、编码及缓冲存储器集成在芯片上具有基于nand的nor、nand闪存及sram的内存系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375873A (zh) * 2002-04-22 2002-10-23 信息产业部电子第15研究所 高速大容量快闪固态存储器结构及制作方法
US20080133824A1 (en) * 2006-12-04 2008-06-05 Samsung Electronics Co., Ltd. Memory card system including nand flash memory and sram/nor flash memory, and data storage method thereof
CN101131862A (zh) * 2007-09-29 2008-02-27 航天东方红卫星有限公司 一种空间非易失存储器
CN102460402A (zh) * 2009-06-30 2012-05-16 柰米闪芯积体电路有限公司 用于混合数据、编码及缓冲存储器集成在芯片上具有基于nand的nor、nand闪存及sram的内存系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114979539A (zh) * 2021-02-24 2022-08-30 Oppo广东移动通信有限公司 图像处理芯片、方法及电子设备

Similar Documents

Publication Publication Date Title
CN105556416B (zh) 数据存储设备/系统中利用低功率状态的停电保护和恢复
CN102158349B (zh) 一种日志管理装置及方法
CN107301016A (zh) 用于垃圾收集的有效性跟踪
US20180089074A1 (en) Techniques to Manage Key-Value Storage at a Memory or Storage Device
CN101604548B (zh) 一种固态硬盘及数据存储方法
CN106354615A (zh) 固态硬盘日志生成方法及其装置
CN104731725A (zh) 数据储存设备和包括数据储存设备的数据处理系统
CN105608016B (zh) Dram与mram结合的固态硬盘及使用mram的存储卡
CN105808455A (zh) 访问内存的方法、存储级内存及计算机系统
CN107430554A (zh) 通过使用数据的可压缩性作为高速缓存插入的标准来提高存储高速缓存性能
CN109992202A (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
CN104011689A (zh) 非易失性存储器损耗管理
CN105607862A (zh) 一种dram与mram结合具有备份电源的固态硬盘
CN103729143A (zh) 多路电表电能数据存储的数据安全方法
CN104166627B (zh) 一种基于单片机的nand‑flash写操作方法
CN103488582B (zh) 写高速缓冲存储器的方法及装置
CN103309619A (zh) 一种闪存数据存储方法
CN101908066A (zh) 基于FRAM和Flash的文件系统管理模块
CN204129729U (zh) 一种基于DMA传输的Flash存储控制系统
CN202443462U (zh) 辅助上位机检索页映射单元块中空闲块的装置
CN103092771A (zh) 固态储存装置及其高速缓存的控制方法
CN102147771A (zh) 查找闪存设备中固件程序存放位置的方法
CN103514939A (zh) 数据存储电路
CN104252423A (zh) 基于多内核处理器的一致性处理方法和装置
CN102646071A (zh) 单周期执行高速缓存写命中操作的装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140115