CN103401673B - 一种频率同步调整方法、装置及通信接收机 - Google Patents
一种频率同步调整方法、装置及通信接收机 Download PDFInfo
- Publication number
- CN103401673B CN103401673B CN201310334639.9A CN201310334639A CN103401673B CN 103401673 B CN103401673 B CN 103401673B CN 201310334639 A CN201310334639 A CN 201310334639A CN 103401673 B CN103401673 B CN 103401673B
- Authority
- CN
- China
- Prior art keywords
- frequency
- frequency deviation
- adjustment
- base band
- adjusted value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Transceivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明适用于通信领域,提供了一种频率同步调整方法、装置及通信接收机,所述方法包括:估计UE与基站的频率偏差,生成估计频偏;根据当前温度信息生成温度补偿频率;根据估计频偏和温度补偿频率生成残留频偏值;设置频偏调整分配系数,并根据频偏调整分配系数和残留频偏值计算生成基带频偏调整值和射频频偏调整值;根据射频频偏调整值和基带频偏调整值对射频(XO、PLL)和基带进行频率调整,以实现同步。本发明在XO调整精度和更新周期受限时,采用基带和射频共同进行频率调整,并进行温度补偿,有效、精确地实现载波同步、样值同步和符号同步,保证接收机信号质量,降低了晶振成本,扩大了适用范围。
Description
技术领域
本发明属于通信领域,尤其涉及一种频率同步调整方法、装置及通信接收机。
背景技术
在移动通信系统中,同步起着非常重要的作用,同步性能的好坏可以直接影响信号接收质量。目前系统中实现同步主要针对于符号同步、载频同步和样值同步。
目前通常采用以下几种方式实现同步:
一、在移动终端接收机中配置可调可控的晶体振荡器(XO,CrystalOscillator),例如压控温补晶振(VCTCXO),通过调节晶振频率完成符号同步、载频同步和样值同步,基带不做补偿。但是,压控温补晶振器件的成本和功耗都比较高,不利于在目前残酷的无线终端市场中的竞争;
二、只在基带完成同步,不调整晶体振荡器,但是,由于晶体振荡器频率未作调整,随着晶体的老化和温度变化,可能在基带残留采样误差和符号偏差,影响实现同步的精确性,进而影响接收机性能;
三、采用频率跟踪双环路系统实现同步,但是,频率跟踪双环路系统仅仅适用于正交频分复用(OFDM,Orthogonal Frequency Division Multiplexing)系统,并且不适用于其他结构的晶体振荡器,应用受到局限,而且,当晶体振荡器温度剧烈变化时,导致振荡频率不稳定,进而影响实现同步的精确性。
发明内容
本发明实施例的目的在于提供一种频率同步调整方法,旨在解决现有同步技术成本高、精确度差、性能不稳定的问题。
本发明实施例是这样实现的,一种频率同步调整方法,所述方法包括下述步骤:
估计用户设备与基站的频率偏差,生成估计频偏;
根据当前温度信息生成温度补偿频率;
根据所述估计频偏和所述温度补偿频率生成当前实际频偏,并根据所述当前实际频偏生成残留频偏值;
设置频偏调整分配系数,并根据所述频偏调整分配系数和所述残留频偏值计算生成基带频偏调整值和射频频偏调整值;
根据所述射频频偏调整值和所述基带频偏调整值对射频和基带进行频率调整,以实现用户设备与基站的同步。
进一步地,所述根据所述频偏调整分配系数和所述残留频偏值计算生成基带频偏调整值和射频频偏调整值包括:
当所述频偏调整分配系数等于1时,基带频偏调整值为零,晶振频偏调整值等于残留频偏值;
当所述频偏调整分配系数大于零且小于1时,射频频偏调整量为:β·Frequency_Correction,基带频偏调整量为:(1-β)·Frequency_Correction,其中β为所述频偏调整分配系数,Frequency_Correction为残留频偏值;
当所述频偏调整分配系数等于零时,射频频偏调整值为零,基带频偏调整值等于残留频偏值。
更进一步地,所述根据所述射频频偏调整值和所述基带频偏调整值对射频和基带进行频率调整,以实现用户设备与基站的同步包括:
根据所述射频频偏调整值对射频进行频偏调整;
根据所述基带频偏调整值和所述射频频偏调整值,或根据基带频偏调整值对基带进行采样误差校正;
根据所述基带频偏调整值对基带进行频偏校正,以实现UE与基站的同步。
更进一步地,所述根据所述射频频偏调整值和所述基带频偏调整值对射频和基带进行频率调整,以实现UE与基站的同步包括:
设置射频频偏调整分配系数,并根据所述射频频偏调整分配系数和所述射频频偏调整值计算生成晶体振荡器频偏调整值和锁相环频偏调整值;
分别根据所述晶体振荡器频偏调整值和所述锁相环频偏调整值对晶体振荡器和锁相环进行频率调整;
根据所述基带频偏调整值和所述锁相环频偏调整值对基带进行采样误差校正,并根据所述基带频偏调整值做频偏校正,以实现UE与基站的同步。
更进一步地,所述根据所述基带频偏调整值和所述射频频偏调整值对基带进行采样误差校正包括:
对所述基带频偏调整值和所述锁相环频偏调整值求和,生成基带采样频偏调整量;
根据所述基带采样频偏调整量和载频生成采样时间比例;
根据所述采样时间比例生成采样整数样点和采样分数样点;
根据所述整数采样点和所述分数采样点进行添加或删除样点,以进行采样误差频率校正。
本发明实施例的另一目的在于提供一种频率同步调整装置,所述装置包括:
自动频率跟踪器,用于估计用户设备与基站的频率偏差,生成估计频偏;
温度补偿单元,用于根据当前温度信息生成温度补偿频率;
第一计算单元,所述第一计算单元的第一输入端与所述自动频率跟踪器的输出端连接,所述第一计算单元的第二输入端与所述温度补偿单元的输出端连接,用于根据所述估计频偏和所述温度补偿频率生成当前实际频偏,并根据所述当前实际频偏生成残留频偏值;
频偏调整分配单元,所述频偏调整分配单元的输入端与所述第一计算单元的输出端连接,用于设置频偏调整分配系数,并根据所述频偏调整分配系数和所述残留频偏值计算生成基带频偏调整值和射频频偏调整值;
射频调整单元,所述射频调整单元的第一输入端与所述频偏调整分配单元的第一射频输出端连接,所述射频调整单元的第二输入端与所述频偏调整分配单元的第二射频输出端连接,所述射频调整单元的第一输出端与分频器的输入端连接(或所述射频调整单元的第二输出端与分频器的输入端连接),所述射频调整单元的第二输出端与多个倍频器的第一输入端连接,用于根据所述射频频偏调整值进行频率调整,以实现用户设备与基站在射频上的同步;
下行基带调整单元,所述下行基带调整单元的信号输入端与模数转换器的输出端连接,所述下行基带调整单元的信号输出端与所述自动频率跟踪器的输入端连接,所述下行基带调整单元的第一采样输入端与所述频偏调整分配单元的基带输出端连接,所述下行基带调整单元的第二采样输入端与所述频偏调整分配单元的第二射频输出端连接,所述下行基带调整单元的频偏输入端与所述频偏调整分配单元的基带输出端连接,所述下行基带调整单元的载频输入端与所述射频调整单元的第二输出端连接,用于根据所述射频频偏调整值和所述基带频偏调整值进行频率调整,以实现用户设备与基站的下行同步;
上行基带调整单元,所述上行基带调整单元的信号输入端与自动频率跟踪器的信号输出端连接,所述上行基带调整单元的输出端与数模转换器的第一输入端连接,所述上行基带调整单元的第一采样输入端与所述频偏调整分配单元的基带输出端连接,所述上行基带调整单元的第二采样输入端与所述频偏调整分配单元的第二射频输出端连接,所述上行基带调整单元的频偏输入端与所述频偏调整分配单元的基带输出端连接,所述上行基带调整单元的载频输入端与所述射频调整单元的第二输出端连接,用于根据射频频偏调整值和基带频偏调整值进行频率调整,以实现用户设备与基站的上行同步。
进一步地,所述频偏调整分配单元包括:
系数设置模块,用于设置频偏调整分配系数;
第一乘法器,所述第一乘法器的第一输入端为所述频偏调整分配单元的输入端,所述第一乘法器的第二输入端与所述系数设置模块的第一输出端连接,所述第一乘法器的输出端为所述频偏调整分配单元的基带输出端,用于根据所述频偏调整分配系数和所述残留频偏值计算生成基带频偏调整值;
第二乘法器,所述第二乘法器的第一输入端为所述频偏调整分配单元的输入端,所述第二乘法器的第二输入端与所述系数设置模块的第二输出端连接,用于根据所述频偏调整分配系数和所述残留频偏值计算生成射频频偏调整值;
选择器,所述选择器的输入端与所述第二乘法器的输出端连接,所述选择器的第一输出端为所述频偏调整分配单元的第一射频输出端,所述选择器的第二输出端为所述频偏调整分配单元的第二射频输出端,用于根据需要于第一输出端或第二输出端选择性输出所述射频频偏调整值。
更进一步地,所述频偏调整分配单元还可以包括:
射频调整分配模块,所述射频调整分配模块的输入端同时与所述选择器的第一输出端和第二输出端连接,所述射频调整分配模块的第一输出端为所述频偏调整分配单元的第一射频输出端,所述射频调整分配模块的第二输出端为所述频偏调整分配单元的第二射频输出端,用于设置射频频偏调整分配系数,并根据所述射频频偏调整分配系数和所述射频频偏调整值生成晶体振荡器频偏调整值和锁相环频偏调整值。
更进一步地,所述射频调整单元包括:
脉冲密度调制器,所述脉冲密度调制器的输入端为所述射频调整单元的第一输入端,用于根据所述晶体振荡器频偏调整值进行脉冲密度调制,生成频偏调整控制信号;
晶体振荡器,所述晶体振荡器的输入端与所述脉冲密度调制器的输出端连接,所述晶体振荡器的输出端为所述射频调整单元的第一输出端,用于根据所述频偏调整控制信号进行频偏调整;
锁相环,所述锁相环的控制端为所述射频调整单元的第二输入端,所述锁相环的输入端与所述晶体振荡器的输出端连接,所述锁相环的输出端为所述射频调整单元的第二输出端,用于根据所述锁相环频偏调整值进行频偏调整。
更进一步地,所述下行基带调整单元包括:
采样误差校正模块,所述采样误差校正模块的信号输入端为所述下行基带调整单元的信号输入端,所述采样误差校正模块的第一采样输入端为所述下行基带调整单元的第一采样输入端,所述采样误差校正模块的第二采样输入端为所述下行基带调整单元的第二采样输入端,所述采样误差校正模块的载频输入端为所述下行基带调整单元载频输入端,用于根据所述基带频偏调整值和所述采样误差校正模块的第二采样输入端输入的射频频偏调整值进行采样误差校正;
频偏调整模块,所述频偏调整模块的频偏输入端为所述下行基带调整单元的频偏输入端,所述频偏调整模块的信号输入端与所述采样误差校正模块的信号输出端连接,所述频偏调整模块的信号输出端为所述下行基带调整单元的信号输出端,用于根据基带频偏调整值进行频偏校正,以实现用户设备与基站的下行同步。
更进一步地,所述采样误差校正模块包括:
加法器,所述加法器的第一输入端为所述采样误差校正模块的第一采样输入端,所述加法器的第二输入端为所述采样误差校正模块的第二采样输入端,用于对所述基带频偏调整值和所述射频频偏调整值求和,生成基带采样频偏调整量;
第三运算器,所述第三运算器的第一输入端与所述加法器的输出端连接,所述第三运算器的第二输入端为所述采样误差校正模块的载频输入端,用于根据所述基带采样频偏调整量和载频生成采样时间比例,并根据所述采样时间比例生成采样整数样点和采样分数样点;
插值滤波器,所述插值滤波器的控制输入端与所述第三运算器的输出端连接,所述插值滤波器的信号输入端为所述采样误差校正模块的信号输入端,用于通过所述整数采样点和所述分数采样点进行添加或删除样点,以进行采样误差频率校正。
更进一步地,所述插值滤波器为Sinc插值滤波器或拉格朗日多项式滤波器。
更进一步地,所述频偏调整模块为相位旋转器。
本发明实施例的另一目的在于提供一种包括上述频率同步调整装置的通信接收机。
本发明实施例在XO调整精度和更新周期受限时,在基带设置频偏调整分配系数,采用基带和射频共同调整,并进行温度补偿,有效、精确地实现载波同步、样值同步和符号同步,保证接收机信号质量,降低了晶振成本,扩大了适用范围。并且,能够再基带中实现同步调整以及对同步调整速度的控制,减低了UE的成本和功耗。
附图说明
图1为本发明第一实施例提供的频率同步调整方法的实现流程图;
图2为本发明第二实施例提供的频率同步调整方法的实现流程图;
图3为本发明第三实施例提供的频率同步调整方法的实现流程图;
图4为本发明第四实施例提供的频率同步调整方法的实现流程图;
图5为本发明一实施例提供的频率同步调整装置的结构图;
图6为本发明一实施例提供的频率同步调整装置的示例结构图;
图7为本发明一实施例提供的频率同步调整装置的优选示例结构图
图8为本发明一实施例提供的频率同步调整装置的另一优选示例结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明实施例在XO调整精度和更新周期受限时,在基带设置频偏调整分配系数,采用基带和射频共同调整,并进行温度补偿,有效、精确地实现载波同步、样值同步和符号同步,降低了晶振成本,扩大了适用范围。
图1示出了本发明第一实施例提供的频率同步调整方法的实现流程,详述如下:
在S101中,估计用户设备与基站的频率偏差,生成估计频偏;
在本发明实施例中,移动终端(UE,User Equipment,也叫用户设备)通过基带的自动频率跟踪(AFC,Automatic Frequency Control)估计出UE与基站的频率偏差。例如,在长期演进(LTE,Long Term Evolution)系统中,AFC可采用如下的任意一项进行鉴频:PSS(主同步信号)、SSS(辅同步信号)、CP(循环前缀)和RS(参考信号)。
在S102中,根据当前温度信息生成温度补偿频率;
在本发明实施例中,通过实测晶体振荡器的振荡频率与温度变化的关系,生成温度补偿频率表,基带获取温度信息后,根据当前温度调用该温度下的温度补偿频率。
在S103中,根据估计频偏和温度补偿频率生成当前实际频偏,并根据当前实际频偏生成残留频偏值;
在本发明实施例中,在估计频偏的基础上加上XO在当前温度下的温度补偿频率,生成当前实际频偏,当前实际频偏的计算公式为:
AFCActual=FEstimation+FTCompensation
其中AFCActual为当前实际频偏,FEstimation为估计频偏,FTCompensation为温度补偿频率。
实际上,射频器件调整后的残留频偏值(即残留频偏值)包含两部分:一个是上次基带的频偏调整值,另一个是在上一次射频和基带调整的基础上AFC估计得到的频偏调整值:Frequency_Correction=Rotator_Adjustn-1+AFCActual。
其中,Frequency_Correction为残留频偏值,Rotator_Adjustn-1为上次基带的频偏调整值。
而上次基带的频偏调整值Rotator_Adjustn-1在初始时可以默认为零,之后通过存储装置进行迭代产生。
在S104中,设置频偏调整分配系数,并根据频偏调整分配系数和残留频偏值计算生成基带频偏调整值和射频频偏调整值;
在本发明实施例中,频偏调整分配系数β的取值决定频偏调整从基带向射频(XO、PLL)转移的比例,β的取值越小,频偏调整转移的速度越慢,以保证射频以比较慢的速度调整,进而保证基带的样值同步和符号同步不至于发生跳变,影响信号质量。
通常β在以下范围内取值:
当β=1时,完全在射频(XO、PLL)进行频偏调整,基带不做频偏调整和采样误差校正,即基带频偏调整值为零,射频频偏调整值等于残留频偏值;
当0<β<1时,在射频更新周期到来时,通过射频中的XO和PLL进行频偏调整、采样误差调整,在XO和锁相环(PLL,Phase Locked Loop)更新周期和调整精度受限时,通过基带进行频偏调整。
当β=0时,完全在基带进行频偏调整,射频不能进行调整,即射频频偏调整值为零,基带频偏调整值等于残留频偏值。
具体地,在0<β<1时,通过下述公式计算生成基带频偏调整值和射频频偏调整值:
在射频更新周期到来时,配置本次射频频偏调整量:
LO_Correction=β·Frequency_Correction
那么,本次基带频偏调整量为:
Rotator_Adjust=Frequency_Correction-LO_Correction=(1-β)·Frequency_Correction
其中,LO_Correction为射频频偏调整值,Rotator_Adjust为基带频偏调整值,Frequency_Correction为残留频偏值。
而在每个射频更新周期内,以及调整周期受限时,完全在基带调整,基带频偏调整量为:
Rotator_Adjust=Frequency_Correction
其中,Rotator_Adjust为基带频偏调整值,Frequency_Correction为射频器件调整后的残留频偏值。
作为本发明一优选实施例,还可以设置一个门限值(abs_threshold)作为频偏调整的精度调节,令Frequency_Correction大于该门限值时,进行频偏调整,输出射频频偏调整值和基带频偏调整值。
在S105中,根据射频频偏调整值和基带频偏调整值对射频(XO、PLL)和基带进行频率调整,以实现用户设备与基站的同步。
在本发明实施例中,结合图6,下行时,数据通过PLL倍频到载波频率上,并作为模数转换器(ADC,Analog-to-Digital Converter)的输入信号,由XO产生的频率经过分频器1/K分频后作为ADC的参考频率输入,ADC将模拟信号转换为数字信号经过采样误差校正和频偏校正后输入给AFC,AFC估计出该频率与基站的频差,并对每次的基带频偏值进行迭代,加上温度补偿频率后输出残留频偏值,频偏分配调整单元根据频偏调整分配系数生成基带频偏调整值和射频频偏调整值,以供基带和射频进行校正,射频部分的频偏调整包括XO频偏调整和PLL频偏调整,在XO的可调性较好时,并且更新周期到来时,射频频偏调整值可以完全通过脉冲密度调制器(PDM,Pulse Density Modulation)控制脉冲密度调制对XO进行频率调节,实现同步。在XO调整受限,或者更新周期内,射频频偏调整值可以完全对PLL进行频率调节,以实现同步。当然,射频频偏调整值也可以由XO和PLL共同调节完成。XO调整频率后通过PLL倍频到载波频率,通过变频器变频到采样频率,实现射频的载频和样点同步。
值得一提的是,ADC的采样频率FADC和DAC的采样频率FDAC可以由PLL通过分频器得到(参考图8的结构),也可以由XO通过分频器得到(参考图6的结构),当ADC和DAC的采样频率由PLL通过分频器提供时,基带根据基带频偏调整值进行频偏调整,当ADC和DAC的采样频率由XO通过分频器提供时,基带根据基带频偏调整值和射频频偏调整值进行频偏调整。
上行时,同样,数据在基带数模转换器(DAC,Digital-to-Analog Converter)前在基带进行频偏校正和采样误差校正以补偿相应的载频和样点偏差,再通过DAC转换为模拟信号给基站。
本发明实施例在XO调整精度和更新周期受限时,在基带设置频偏调整分配系数,采用基带和射频共同调整,并进行温度补偿,有效、精确地实现载波同步、样值同步和符号同步,保证接收机信号质量,降低了晶振成本,扩大了适用范围。并且,能够再基带中实现同步调整以及对同步调整速度的控制,减低了UE的成本和功耗。
图2示出了本发明第二实施例提供的频率同步调整方法的实现流程,详述如下:
在S201中,估计用户设备与基站的频率偏差,生成估计频偏;
在S202中,根据当前温度信息生成温度补偿频率;
在S203中,根据估计频偏和温度补偿频率生成当前实际频偏,并根据当前实际频偏生成残留频偏值;
在S204中,在基带中设置频偏调整分配系数,并根据频偏调整分配系数和残留频偏值计算生成基带频偏调整值和射频频偏调整值;
在S205中,在基带中设置射频频偏调整分配系数,并根据射频频偏调整分配系数和射频频偏调整值计算生成XO频偏调整值和PLL频偏调整值;
在本发明实施例中,射频部分的频偏调整包括XO频偏调整和PLL频偏调整,设置射频频偏调整分配系数μ,该系数μ可以在基带中设置,μ的取值决定频偏调整从PLL向XO转移的比例,μ的取值范围通常在0至1之间,μ的取值越小,频偏调整转移的速度越慢,进而保证基带的样值同步和符号同步不至于发生跳变,影响信号质量。
当μ=1时,完全通过XO进行频偏调整,PLL不做频偏调整,即PLL频偏调整值为零,XO频偏调整值等于射频频偏调整值;
当0<μ<1时,通过XO和PLL共同调整频偏,XO频偏调整值FXO=μ·LO_Correction=μ·β·Frequency_Correction,PLL频偏调整值FPLL=(1-μ)·LO_Correction=(1-μ)·β·Frequency_Correction,其中,LO_Correction为射频频偏调整值,Frequency_Correction为射频器件调整后的残留频偏值;
当μ=0时,完全通过PLL进行频偏调整,XO不进行调整,即XO频偏调整值为零,PLL频偏调整值等于射频频偏调整值。
在S206中,分别根据XO频偏调整值和PLL频偏调整值对XO和PLL进行频率调整;
在本发明实施例中,PDM根据XO频偏调整值调整脉冲密度,进而控制XO的频率,实现XO频偏调整值在射频更新周期到来时进行频率调整,XO调整后的频率提供给PLL,作为PLL的振荡频率,同时,PLL根据PLL频偏调整值进行频率调整。
在S207中,根据基带频偏调整值和PLL频偏调整值对基带进行采样误差校正,并根据基带频偏调整值做频偏校正,以实现用户设备与基站的同步。
本发明实施例,通过在基带设置射频频偏调整分配系数μ来控制XO和PLL分别进行频偏调整,使得在XO调整精度以及更新受限时,可以通过PLL进一步调节频偏,提高同步性能,并且,可以在基带控制XO和PLL的调节比例,增强了系统的可操作性、可控制性。
图3示出了本发明第三实施例提供的频率同步调整方法的实现流程,详述如下:
在S301中,估计用户设备与基站的频率偏差,生成估计频偏;
在S302中,根据当前温度信息生成温度补偿频率;
在S303中,根据估计频偏和温度补偿频率生成当前实际频偏,并根据当前实际频偏生成残留频偏值;
在S304中,在基带中,设置频偏调整分配系数,并根据频偏调整分配系数和残留频偏值计算生成基带频偏调整值和射频频偏调整值;
在S305中,根据射频频偏调整值对射频进行频偏调整;
在S306中,根据基带频偏调整值和射频频偏调整值,或根据基带频偏调整值对基带进行采样误差校正;
在本发明实施例中,当射频频偏调整完全通过PLL实现时,将基带频偏调整值与射频频偏调整值求和后,作为频偏调整总量,并根据PLL提供的载频进行误差采样校正;
当射频频偏调整完全通过XO实现时,仅通过基带频偏调整值和载频进行误差采样校正。
在S307中,根据基带频偏调整值对基带进行频偏校正,以实现用户设备与基站的同步。
应当理解地,步骤S305、S306以及S307可以同时执行。
本发明实施例不仅可以根据实际情况选择完全通过射频或者完全通过基带进行同步调整,还可以在XO调整精度和更新周期受限时,在基带设置频偏调整分配系数,采用基带和射频共同调整,并进行温度补偿,以保证载波同步、样值同步和符号同步,保证接收机信号质量。本发明实施例采用灵活的同步调整方式,有效克服了在晶振调整受限时,有效、精确地实现同步控制,降低了对晶振可调精度的要求,进而降低了成本,并且适用于绝大部分的晶振以及系统,例如,VCTCXO、DCXO等,扩大了适用范围,同时,还在基带中实现同步调整以及对同步调整速度的控制,减低了UE的成本和功耗。
图4示出了本发明第四实施例提供的频率同步调整方法的实现流程,详述如下:
在S401中,估计用户设备与基站的频率偏差,生成估计频偏;
在S402中,根据当前温度信息生成温度补偿频率;
在S403中,根据估计频偏和温度补偿频率生成当前实际频偏,并根据当前实际频偏生成残留频偏值;
在S404中,设置频偏调整分配系数,并根据频偏调整分配系数和残留频偏值计算生成基带频偏调整值和射频频偏调整值;
在S405中,在基带中设置射频频偏调整分配系数,并根据射频频偏调整分配系数和射频频偏调整值计算生成XO频偏调整值和PLL频偏调整值;
在S406中,分别根据XO频偏调整值和PLL频偏调整值对XO和PLL(射频)进行频率调整;
在S407中,对基带频偏调整值和PLL频偏调整值求和,生成基带采样频偏调整量;
在S408中,根据基带采样频偏调整量和载频fc生成采样时间比例;
在本发明实施例中,AFC在基带的频偏调整量同样可认为是残留采样误差,需在基带做采样误差校正,通过下式计算得到输出/输入采样时间比例:
式中fc表示载波频率,Rotator_Adjust为基带频偏调整量,FPLL为PLL对应的射频频偏调整值。
当ADC由PLL通过分频器为其提供采样频率时,参考图8的结构,可认为FPLL为零,即上述公式也可以表示为:
在S409中,根据采样时间比例生成采样整数样点和采样分数样点;
在本发明实施例中,通过TRatio计算整数样点Mk、分数样点Uk:
MAccurate+=TRatio
Mk=floor(MAccurate)
Uk=MAccurate-Mk
在本发明实施例中,将采样时间比例累加后,再通过floor函数向下取整,生成整数采样点和分数采样点;
在S410中,根据整数采样点和分数采样点进行添加或删除样点,以进行采样误差频率校正;
在本发明实施例中,根据整数样点Mk判断当前是否需要添加/删除样点,并通过插值滤波器,结合当前Uk值计算输出样点值。
作为本发明一优选实施例,插值滤波器的实现方式不限,可以是Sinc插值滤波、拉格朗日多项式滤波器等。
在S411中,根据基带频偏调整值进行频偏校正,以实现用户设备与基站的同步。
本发明实施例不仅可以根据实际情况选择完全通过射频或者完全通过基带进行同步调整,还可以在XO调整精度和更新周期受限时,在基带设置频偏调整分配系数,采用基带和射频共同调整,并进行温度补偿,以保证载波同步、样值同步和符号同步,保证接收机信号质量。本发明实施例采用灵活的同步调整方式,有效克服了在晶振调整受限时,有效、精确地实现同步控制,降低了对晶振可调精度的要求,进而降低了成本,并且适用于绝大部分的晶振以及系统,例如,VCTCXO、DCXO等,扩大了适用范围,同时,还在基带中实现同步调整以及对同步调整速度的控制,减低了UE的成本和功耗。
图5示出了本发明一实施例提供的频率同步调整装置的结构图,为了便于说明,仅示出了与本发明实施例相关的部分。
作为本发明一实施例提供的频率同步调整装置可应用于任何通信接收机中。
该频率同步调整装置与ADC、DAC、分频器以及下行倍频器2A、上行倍频器2B连接,包括:
自动频率跟踪器(AFC,Automatic Frequency Control)11,用于估计用户设备与基站的频率偏差,生成估计频偏;
在本发明实施例中,移动终端(UE,User Equipment)通过基带的自动频率跟踪(AFC,Automatic Frequency Control)估计出UE与基站的频率偏差,在长期演进(LTE,Long Term Evolution)系统中,AFC可采用如下的任意一项进行鉴频:PSS(主同步信号)SSS(辅同步信号)、CP(循环前缀)、RS(参考信号)。
温度补偿单元12,用于根据当前温度信息生成温度补偿频率;
在本发明实施例中,通过实测晶体振荡器的振荡频率与温度变化的关系,生成温度补偿频率表,基带获取温度信息后,根据当前温度调用该温度下的温度补偿频率。
第一计算单元13,该第一计算单元13的第一输入端与自动频率跟踪器11的输出端连接,第一计算单元13的第二输入端与温度补偿单元12的输出端连接,用于根据估计频偏和温度补偿频率生成当前实际频偏,并根据当前实际频偏生成残留频偏值;
在本发明实施例中,在估计频偏的基础上加上XO在当前温度下的温度补偿频率,生成当前实际频偏,当前实际频偏的计算公式为:
AFCActual=FEstimation+FTCompensation
其中AFCActual为当前实际频偏,FEstimation为估计频偏,FTCompensation为温度补偿频率。
实际上,射频器件调整后的残留频偏值(即残留频偏值)包含两部分:一个是上次基带的频偏调整值,另一个是在上一次射频和基带调整的基础上AFC估计得到的频偏调整值:Frequency_Correction=Rotator_Adjustn-1+AFCActual。
其中,Frequency_Correction为残留频偏值,Rotator_Adjustn-1为上次基带的频偏调整值。
而上次基带的频偏调整值Rotator_Adjustn-1在初始时可以默认为零,之后通过存储装置进行迭代产生。
作为本发明一实施例,第一计算单元可以采用加法器和存储器实现,也可以使用集成运算器实现。当然,在本实施例中的多个计算单元可以复用,以简化结构,减低成本。
频偏调整分配单元14,该频偏调整分配单元14的输入端与第一计算单元13的输出端连接,用于设置频偏调整分配系数,并根据频偏调整分配系数和残留频偏值计算生成基带频偏调整值和射频频偏调整值;
在本发明实施例中,传递系数β的取值决定频偏调整从基带向射频(XO、PLL)转移的比例,β的取值越小,频偏调整转移的速度越慢,以保证射频以比较慢的速度调整,进而保证基带的样值同步和符号同步不至于发生跳变,影响信号质量。
通常β在以下范围内取值:
当β=1时,完全在射频(XO、PLL)进行频偏调整,基带不做频偏调整和采样误差校正,即基带频偏调整值为零,射频频偏调整值等于残留频偏值;
当0<β<1时,在射频更新周期到来时,通过射频中的XO和PLL进行频偏调整、采样误差调整,在XO和PLL更新周期和调整精度受限时,通过基带进行频偏调整。
当β=0时,完全在基带进行频偏调整,射频不能进行调整,即射频频偏调整值为零,基带频偏调整值等于残留频偏值。
具体地,在0<β<1时,通过下述公式计算生成基带频偏调整值和射频频偏调整值:
在射频更新周期到来时,配置本次射频频偏调整量:
LO_Correction=β·Frequency_Correction
那么,本次基带频偏调整量为:
Rotator_Adjust=Frequency_Correction-LO_Correction=(1-β)·Frequency_Correction
其中,LO_Correction为射频频偏调整值,Rotator_Adjust为基带频偏调整值,Frequency_Correction为残留频偏值。
而在每个射频更新周期内,以及调整周期受限时,完全在基带调整,基带频偏调整量为:
Rotator_Adjust=Frequency_Correction
其中,Rotator_Adjust为基带频偏调整值,Frequency_Correction为射频器件调整后的残留频偏值。
射频调整单元15,该射频调整单元15的第一输入端INXO与频偏调整分配单元14的第一射频输出端OUTrf1连接,射频调整单元15的第二输入端INPLL与频偏调整分配单元14的第二射频输出端OUTrf2连接,射频调整单元15的第一输出端OUTXO与分频器的输入端连接(或射频调整单元15的第二输出端OUTPLL与分频器的输入端连接),射频调整单元15的第二输出端OUTPLL与下行倍频器2A的第一输入端以及上行倍频器2B的第一输入端连接,下行倍频器2A的第二输入端与数据上行接口Uplink连接,上行倍频器2B的输出端与数据下行接口Downlink连接,下行倍频器2A的输出端与ADC的第一输入端INADC1连接,上行倍频器2B的输入端与DAC的输出端连接,分频器的输出端同时与ADC的第二输入端INADC2和DAC的第二输入端INDAC2连接,用于根据射频频偏调整值进行频率调整,以实现用户设备与基站在射频上的同步;
下行基带调整单元16A,该下行基带调整单元16A的信号输入端与ADC的输出端连接,下行基带调整单元16A的信号输出端与AFC的输入端连接,下行基带调整单元16A的第一采样输入端INsample1与频偏调整分配单元14的基带输出端OUTb连接,下行基带调整单元16A的第二采样输入端INsample2与频偏调整分配单元14的第二射频输出端OUTrf2连接,下行基带调整单元16A的频偏输入端INf与频偏调整分配单元14的基带输出端OUTb连接,下行基带调整单元16A的载频输入端与射频调整单元15的第二输出端OUTPLL连接,用于根据射频频偏调整值和基带频偏调整值进行频率调整,以实现用户设备与基站的下行同步;
上行基带调整单元16B,该上行基带调整单元16B的信号输入端与AFC的信号输出端连接,上行基带调整单元16B的输出端与DAC的第一输入端INDAC1连接,上行基带调整单元16B的第一采样输入端INsample1与频偏调整分配单元14的基带输出端OUTb连接,上行基带调整单元16B的第二采样输入端INsample2与频偏调整分配单元14的第二射频输出端OUTrf2连接,上行基带调整单元16B的频偏输入端INf与频偏调整分配单元14的基带输出端OUTb连接,上行基带调整单元16B的载频输入端与射频调整单元15的第二输出端OUTPLL连接,用于根据射频频偏调整值和基带频偏调整值进行频率调整,以实现用户设备与基站的上行同步。
在本发明实施例中,结合图6,下行时,数据通过PLL倍频到载波频率上,并作为ADC的输入信号,由XO产生的频率经过分频器1/K分频产生ADC的参考频率,作为ADC的频率输入,ADC将模拟信号转换为数字信号经过采样误差校正和频偏校正后输入给AFC,AFC估计出该频率与基站的频差,并对每次的基带频偏值进行迭代,加上温度补偿频率后输出残留频偏值,频偏分配调整单元根据频偏调整分配系数生成基带频偏调整值和射频频偏调整值,以供基带和射频进行校正,射频部分的频偏调整包括XO频偏调整和PLL频偏调整,在XO的可调性较好时,并且更新周期到来时,射频频偏调整值可以完全通过PDM控制脉冲密度调制对XO进行频率调节,实现同步。在XO调整受限,或者更新周期内,射频频偏调整值可以完全对PLL进行频率调节,以实现同步。当然,射频频偏调整值也可以由XO和PLL共同调节完成。XO调整频率后通过PLL倍频到载波频率,通过变频器变频到采样频率,实现射频的载频和样点同步。
值得一提的是,ADC的采样频率FADC和DAC的采样频率FDAC可以由PLL通过分频器得到(参考图8的结构),也可以由XO通过分频器得到(参考图6的结构),当ADC和DAC的采样频率由PLL通过分频器提供时,基带根据基带频偏调整值进行频偏调整,当ADC和DAC的采样频率由XO通过分频器提供时,基带根据基带频偏调整值和射频频偏调整值进行频偏调整。上行时,同样,数据在基带DAC前在基带进行频偏校正和采样误差校正以补偿相应的载频和样点偏差,再通过DAC转换为模拟信号给基站。
本发明实施例在XO调整精度和更新周期受限时,在基带设置频偏调整分配系数,采用基带和射频共同调整,并进行温度补偿,有效、精确地实现载波同步、样值同步和符号同步,保证接收机信号质量,降低了晶振成本,扩大了适用范围。并且,能够再基带中实现同步调整以及对同步调整速度的控制,减低了UE的成本和功耗。
图6示出了本发明一实施例提供的频率同步调整装置的示例结构图,为了便于说明,仅示出了与本发明实施例相关的部分。
作为本发明一实施例,频偏调整分配单元14包括:
系数设置模块141,用于设置频偏调整分配系数;
第一乘法器142,该第一乘法器142的第一输入端为频偏调整分配单元14的输入端,第一乘法器142的第二输入端与系数设置模块141的第一输出端连接,第一乘法器142的输出端为频偏调整分配单元14的基带输出端OUTb,用于根据频偏调整分配系数和残留频偏值计算生成基带频偏调整值;
第二乘法器143,该第二乘法器143的第一输入端为频偏调整分配单元14的输入端,第二乘法器143的第二输入端与系数设置模块141的第二输出端连接,用于根据频偏调整分配系数和残留频偏值计算生成射频频偏调整值;
选择器144,该选择器144的输入端与第二乘法器143的输出端连接,选择器144的第一输出端为频偏调整分配单元14的第一射频输出端OUTrf1,选择器144的第二输出端为频偏调整分配单元14的第二射频输出端OUTrf2,用于根据需要于第一输出端或第二输出端选择性输出射频频偏调整值。
作为本发明一实施例,第一乘法器142和第二乘法器143也可以采用第二运算器实现,并可以与第一运算单元复用。
作为本发明一实施例,选择器144也可以采用双路选择性开关实现。
作为本发明一优选实施例,频偏调整分配单元14还可以包括:
射频调整分配模块145,该射频调整分配模块145的输入端同时与选择器144的第一输出端和第二输出端连接,射频调整分配模块145的第一输出端为频偏调整分配单元14的第一射频输出端OUTrf1,射频调整分配模块145的第二输出端为频偏调整分配单元14的第二射频输出端OUTrf2,用于设置射频频偏调整分配系数,并根据射频频偏调整分配系数和射频频偏调整值生成XO频偏调整值和PLL频偏调整值。
当然,在采用射频调整分配模块145时,也可以省略选择器144,参见图7,直接将射频调整分配模块145的输入端与第二乘法器143的输出端连接,射频调整分配模块145的第一输出端为频偏调整分配单元14的第一射频输出端OUTrf1,射频调整分配模块145的第二输出端为频偏调整分配单元14的第二射频输出端OUTrf2。
射频调整分配模块145包括:
系数配置模块1451,用于设置射频频偏调整分配系数;
第三乘法器1452,该第三乘法器1452的第一输入端为射频调整分配模块145的输入端,第三乘法器1452的第二输入端与系数配置模块1451的输出端连接,第三乘法器1452的输出端为射频调整分配模块145的第一输出端,用于根据射频频偏调整分配系数和射频频偏调整值生成XO频偏调整值;
第四乘法器1453,该第四乘法器1453的第一输入端为射频调整分配模块145的输入端,第四乘法器1453的第二输入端与系数配置模块1451的输出端连接,第四乘法器1453的输出端为射频调整分配模块145的第二输出端,用于根据射频频偏调整分配系数和射频频偏调整值生成PLL频偏调整值。
在本发明实施例中,射频部分的频偏调整包括XO频偏调整和PLL频偏调整,设置射频频偏调整分配系数μ,该系数μ可以在基带的频偏调整分配单元中的射频调整分配模块设置,μ的取值决定频偏调整从PLL向XO转移的比例,μ的取值范围通常在0至1之间,μ的取值越小,频偏调整转移的速度越慢,进而保证基带的样值同步和符号同步不至于发生跳变,影响信号质量。
当μ=1时,完全通过XO进行频偏调整,PLL不做频偏调整,即PLL频偏调整值为零,XO频偏调整值等于射频频偏调整值;
当0<μ<1时,通过XO和PLL共同调整频偏,XO频偏调整值FXO=μ·LO_Correction=μ·β·Frequency_Correction,PLL频偏调整值FPLL=(1-μ)·LO_Correction=(1-μ)·β·Frequency_Correction,其中,LO_Correction为射频频偏调整值,Frequency_Correction为射频器件调整后的残留频偏值;
当μ=0时,完全通过PLL进行频偏调整,XO不进行调整,即XO频偏调整值为零,PLL频偏调整值等于射频频偏调整值。
射频调整单元15包括:
PDM,该PDM的输入端为射频调整单元15的第一输入端INXO,用于根据XO频偏调整值进行脉冲密度调制,生成频偏调整控制信号;
XO,该XO的输入端与PDM的输出端连接,XO的输出端为射频调整单元15的第一输出端OUTXO,用于根据频偏调整控制信号进行频偏调整;
PLL,该PLL的控制端为射频调整单元15的第二输入端INPLL,PLL的输入端与XO的输出端连接,PLL的输出端为射频调整单元15的第二输出端OUTPLL,用于根据PLL频偏调整值进行频偏调整。
在本发明实施例中,可以通过XO和PLL分别或者同时进行频偏调整,PDM根据XO频偏调整值生成频偏调整控制信号控制XO进行频偏调整,频偏调整后的XO再为PLL提供振荡频率,当然,PLL也可以同时或者单独根据PLL频偏调整值直接进行频偏调整。
上行基带调整单元16B与下行基带调整单元16A结构基本相同,本实施例仅以下行基带调整单元16A为例进行说明,下行基带调整单元16A包括:
采样误差校正模块161,该采样误差校正模块161的信号输入端为下行基带调整单元16A的信号输入端,采样误差校正模块161的第一采样输入端为下行基带调整单元16A的第一采样输入端INsample1,采样误差校正模块161的第二采样输入端为下行基带调整单元16A的第二采样输入端INsample2,采样误差校正模块161的载频输入端为下行基带调整单元16A载频输入端,用于根据基带频偏调整值和采样误差校正模块161的第二采样输入端INsample2输入的射频频偏调整值进行采样误差校正;
频偏调整模块162,该频偏调整模块162的频偏输入端为下行基带调整单元16A的频偏输入端INf,频偏调整模块162的信号输入端与采样误差校正模块161的信号输出端连接,频偏调整模块162的信号输出端为下行基带调整单元16A的信号输出端,用于根据基带频偏调整值进行频偏校正,以实现UE与基站的下行同步。
作为本发明一优选实施例,频偏调整模块162可以采用相位旋转器实现。
在本发明实施例中,当射频频偏调整完全通过PLL实现时,将基带频偏调整值与射频频偏调整值求和后,作为频偏调整总量,并根据PLL提供的载频进行误差采样校正;
当射频频偏调整通过PLL和XO共同调整时,将基带频偏调整值与PLL的频偏调整值求和后,作为频偏调整总量,并根据PLL提供的载频进行误差采样校正;
当射频频偏调整完全通过XO实现时,仅通过基带频偏调整值和载频进行误差采样校正。
作为本发明一优选实施例,采样误差校正模块161包括:
加法器1611,该加法器1611的第一输入端为采样误差校正模块161的第一采样输入端,加法器1611的第二输入端为采样误差校正模块161的第二采样输入端,用于对基带频偏调整值和PLL对应的射频频偏调整值求和,生成基带采样频偏调整量;
第三运算器1612,该第三运算器1612的第一输入端与加法器1611的输出端连接,第三运算器1612的第二输入端为采样误差校正模块161的载频输入端,用于根据基带采样频偏调整量和载频FS(载波频率)生成采样时间比例,并根据采样时间比例生成采样整数样点和采样分数样点;
作为本发明一实施例,加法器1611也可以复用第三运算器1612,而第三运算器1612也可以与第一运算单元和第二运算器复用,以减小体积,降低成本。
在本发明实施例中,AFC在基带的频偏调整量同样可认为是残留采样误差,需在基带做采样误差校正,通过下式计算得到输出/输入采样时间比例:
式中fc表示载波频率,Rotator_Adjust为基带频偏调整量,FPLL为PLL对应的射频频偏调整值。
值得一提的是,当射频调整单元15的第二输出端OUTPLL与分频器的输入端连接时,参考图8,可以简化掉加法器1611,以简化结构,降低成本,第三运算器1612的第一输入端为采样误差校正模块161的第一采样输入端INsample1,采样误差校正模块161的第二采样输入端INsample2悬空,采样误差校正模块161直接根据基带频偏调整值进行采样误差校正。
那么,输出/输入采样时间比例则为:
其中,fc为载波频率,Rotator_Adjust为基带频偏调整量。
在本发明实施例中,通过TRatio计算整数样点Mk、分数样点Uk:
MAccurate+=TRatio
Mk=floor(MAccurate)
Uk=MAccurate-Mk
在本发明实施例中,将采样时间比例累加后,再通过floor函数向下取整,生成整数采样点和分数采样点;
插值滤波器1613,该插值滤波器1613的控制输入端与第三运算器1612的输出端连接,插值滤波器1613的信号输入端为采样误差校正模块161的信号输入端,用于通过整数采样点和分数采样点进行添加或删除样点,以进行采样误差频率校正。
在本发明实施例中,通过整数样点Mk判断当前是否需要添加/删除样点,并通过插值滤波器1613结合当前Uk值计算输出样点值。
作为本发明一优选实施例,插值滤波器1613可以采用Sinc插值滤波器或拉格朗日多项式滤波器等。
本发明实施例的另一目的在于提供一种包括上述频率同步调整装置的通信接收机。
本发明实施例不仅可以根据实际情况选择完全通过射频或者完全通过基带进行同步调整,还可以在XO调整精度和更新周期受限时,在基带设置频偏调整分配系数,采用基带和射频共同调整,并进行温度补偿,以保证载波同步、样值同步和符号同步,保证接收机信号质量。本发明实施例采用灵活的同步调整方式,有效克服了在晶振调整受限时,有效、精确地实现同步控制,降低了对晶振可调精度的要求,进而降低了成本,并且适用于绝大部分的晶振以及系统,例如,VCTCXO、DCXO等,扩大了适用范围,同时,还在基带中实现同步调整以及对同步调整速度的控制,减低了UE的成本和功耗。
以上仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (14)
1.一种频率同步调整方法,其特征在于,所述方法包括下述步骤:
估计用户设备与基站的频率偏差,生成估计频偏;
根据当前温度信息生成温度补偿频率;
根据所述估计频偏和所述温度补偿频率生成当前实际频偏,并根据所述当前实际频偏生成残留频偏值;
设置频偏调整分配系数,并根据所述频偏调整分配系数和所述残留频偏值计算生成基带频偏调整值和射频频偏调整值;
设置门限值,当所述残留频偏值大于该门限值时,输出射频频偏调整值和基带频偏调整值;
根据所述射频频偏调整值和所述基带频偏调整值对射频和基带进行频率调整,以实现用户设备与基站的同步。
2.如权利要求1所述的方法,其特征在于,所述根据所述频偏调整分配系数和所述残留频偏值计算生成基带频偏调整值和射频频偏调整值包括:
当所述频偏调整分配系数等于1时,基带频偏调整值为零,射频频偏调整值等于残留频偏值;
当所述频偏调整分配系数大于零且小于1时,射频频偏调整量为:β·Frequency_Correction,基带频偏调整量为:(1-β)·Frequency_Correction,其中β为所述频偏调整分配系数,Frequency_Correction为残留频偏值;
当所述频偏调整分配系数等于零时,射频频偏调整值为零,基带频偏调整值等于残留频偏值。
3.如权利要求1所述的方法,其特征在于,所述根据所述射频频偏调整值和所述基带频偏调整值对射频和基带进行频率调整,以实现用户设备与基站的同步包括:
根据所述射频频偏调整值对射频进行频偏调整;
根据所述基带频偏调整值和所述射频频偏调整值,或根据基带频偏调整值对基带进行采样误差校正;
根据所述基带频偏调整值对基带进行频偏校正,以实现UE与基站的同步。
4.如权利要求1所述的方法,其特征在于,所述根据所述射频频偏调整值和所述基带频偏调整值对射频和基带进行频率调整,以实现UE与基站的同步包括:
设置射频频偏调整分配系数,并根据所述射频频偏调整分配系数和所述射频频偏调整值计算生成晶体振荡器频偏调整值和锁相环频偏调整值;
分别根据所述晶体振荡器频偏调整值和所述锁相环频偏调整值对晶体振荡器和锁相环进行频率调整;
根据所述基带频偏调整值和所述锁相环频偏调整值对基带进行采样误差校正,并根据所述基带频偏调整值做频偏校正,以实现UE与基站的同步。
5.如权利要求4所述的方法,其特征在于,所述根据所述基带频偏调整值和所述锁相环频偏调整值对基带进行采样误差校正包括:
对所述基带频偏调整值和所述锁相环频偏调整值求和,生成基带采样频偏调整量;
根据所述基带采样频偏调整量和载频生成采样时间比例;
根据所述采样时间比例生成采样整数样点和采样分数样点;
根据所述采样整数样点和所述采样分数样点进行添加或删除样点,以进行采样误差频率校正。
6.一种频率同步调整装置,其特征在于,所述装置包括:
自动频率跟踪器,用于估计用户设备与基站的频率偏差,生成估计频偏;
温度补偿单元,用于根据当前温度信息生成温度补偿频率;
第一计算单元,所述第一计算单元的第一输入端与所述自动频率跟踪器的输出端连接,所述第一计算单元的第二输入端与所述温度补偿单元的输出端连接,用于根据所述估计频偏和所述温度补偿频率生成当前实际频偏,并根据所述当前实际频偏生成残留频偏值;
频偏调整分配单元,所述频偏调整分配单元的输入端与所述第一计算单元的输出端连接,用于设置频偏调整分配系数,并根据所述频偏调整分配系数和所述残留频偏值计算生成基带频偏调整值和射频频偏调整值;
射频调整单元,所述射频调整单元的第一输入端与所述频偏调整分配单元的第一射频输出端连接,所述射频调整单元的第二输入端与所述频偏调整分配单元的第二射频输出端连接,所述射频调整单元的第一输出端或第二输出端与分频器的输入端连接,所述射频调整单元的第二输出端与多个倍频器的第一输入端连接,用于根据所述射频频偏调整值进行频率调整,以实现用户设备与基站在射频上的同步;
下行基带调整单元,所述下行基带调整单元的信号输入端与模数转换器的输出端连接,所述下行基带调整单元的信号输出端与所述自动频率跟踪器的输入端连接,所述下行基带调整单元的第一采样输入端与所述频偏调整分配单元的基带输出端连接,所述下行基带调整单元的第二采样输入端与所述频偏调整分配单元的第二射频输出端连接,所述下行基带调整单元的频偏输入端与所述频偏调整分配单元的基带输出端连接,所述下行基带调整单元的载频输入端与所述射频调整单元的第二输出端连接,用于根据所述射频频偏调整值和所述基带频偏调整值进行频率调整,以实现用户设备与基站的下行同步;
上行基带调整单元,所述上行基带调整单元的信号输入端与自动频率跟踪器的信号输出端连接,所述上行基带调整单元的输出端与数模转换器的第一输入端连接,所述上行基带调整单元的第一采样输入端与所述频偏调整分配单元的基带输出端连接,所述上行基带调整单元的第二采样输入端与所述频偏调整分配单元的第二射频输出端连接,所述上行基带调整单元的频偏输入端与所述频偏调整分配单元的基带输出端连接,所述上行基带调整单元的载频输入端与所述射频调整单元的第二输出端连接,用于根据射频频偏调整值和基带频偏调整值进行频率调整,以实现用户设备与基站的上行同步。
7.如权利要求6所述的装置,其特征在于,所述频偏调整分配单元包括:
系数设置模块,用于设置频偏调整分配系数;
第一乘法器,所述第一乘法器的第一输入端为所述频偏调整分配单元的输入端,所述第一乘法器的第二输入端与所述系数设置模块的第一输出端连接,所述第一乘法器的输出端为所述频偏调整分配单元的基带输出端,用于根据所述频偏调整分配系数和所述残留频偏值计算生成基带频偏调整值;
第二乘法器,所述第二乘法器的第一输入端为所述频偏调整分配单元的输入端,所述第二乘法器的第二输入端与所述系数设置模块的第二输出端连接,用于根据所述频偏调整分配系数和所述残留频偏值计算生成射频频偏调整值;
选择器,所述选择器的输入端与所述第二乘法器的输出端连接,所述选择器的第一输出端为所述频偏调整分配单元的第一射频输出端,所述选择器的第二输出端为所述频偏调整分配单元的第二射频输出端,用于根据需要于第一输出端或第二输出端选择性输出所述射频频偏调整值。
8.如权利要求7所述的装置,其特征在于,所述频偏调整分配单元还可以包括:
射频调整分配模块,所述射频调整分配模块的输入端同时与所述选择器的第一输出端和第二输出端连接,所述射频调整分配模块的第一输出端为所述频偏调整分配单元的第一射频输出端,所述射频调整分配模块的第二输出端为所述频偏调整分配单元的第二射频输出端,用于设置射频频偏调整分配系数,并根据所述射频频偏调整分配系数和所述射频频偏调整值生成晶体振荡器频偏调整值和锁相环频偏调整值。
9.如权利要求8所述的装置,其特征在于,所述射频调整单元包括:
脉冲密度调制器,所述脉冲密度调制器的输入端为所述射频调整单元的第一输入端,用于根据所述射频频偏调整值进行脉冲密度调制,生成频偏调整控制信号;
晶体振荡器,所述晶体振荡器的输入端与所述脉冲密度调制器的输出端连接,所述晶体振荡器的输出端为所述射频调整单元的第一输出端,用于根据所述频偏调整控制信号进行频偏调整;
锁相环,所述锁相环的控制端为所述射频调整单元的第二输入端,所述锁相环的输入端与所述晶体振荡器的输出端连接,所述锁相环的输出端为所述射频调整单元的第二输出端,用于根据所述锁相环频偏调整值进行频偏调整。
10.如权利要求6所述的装置,其特征在于,所述下行基带调整单元包括:
采样误差校正模块,所述采样误差校正模块的信号输入端为所述下行基带调整单元的信号输入端,所述采样误差校正模块的第一采样输入端为所述下行基带调整单元的第一采样输入端,所述采样误差校正模块的第二采样输入端为所述下行基带调整单元的第二采样输入端,所述采样误差校正模块的载频输入端为所述下行基带调整单元载频输入端,用于根据所述基带频偏调整值和所述采样误差校正模块的第二采样输入端输入的射频频偏调整值进行采样误差校正;
频偏调整模块,所述频偏调整模块的频偏输入端为所述下行基带调整单元的频偏输入端,所述频偏调整模块的信号输入端与所述采样误差校正模块的信号输出端连接,所述频偏调整模块的信号输出端为所述下行基带调整单元的信号输出端,用于根据基带频偏调整值进行频偏校正,以实现用户设备与基站的下行同步。
11.如权利要求10所述的装置,其特征在于,所述采样误差校正模块包括:
加法器,所述加法器的第一输入端为所述采样误差校正模块的第一采样输入端,所述加法器的第二输入端为所述采样误差校正模块的第二采样输入端,用于对所述基带频偏调整值和所述射频频偏调整值求和,生成基带采样频偏调整量;
第三运算器,所述第三运算器的第一输入端与所述加法器的输出端连接,所述第三运算器的第二输入端为所述采样误差校正模块的载频输入端,用于根据所述基带采样频偏调整量和载频生成采样时间比例,并根据所述采样时间比例生成采样整数样点和采样分数样点;
插值滤波器,所述插值滤波器的控制输入端与所述第三运算器的输出端连接,所述插值滤波器的信号输入端为所述采样误差校正模块的信号输入端,用于通过所述采样整数样点和所述采样分数样点进行添加或删除样点,以进行采样误差频率校正。
12.如权利要求11所述的装置,其特征在于,所述插值滤波器为Sinc插值滤波器或拉格朗日多项式滤波器。
13.如权利要求10所述的装置,其特征在于,所述频偏调整模块为相位旋转器。
14.一种通信接收机,其特征在于,所述通信接收机包括如权利要求6至13任一项所述的频率同步调整装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310334639.9A CN103401673B (zh) | 2013-08-02 | 2013-08-02 | 一种频率同步调整方法、装置及通信接收机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310334639.9A CN103401673B (zh) | 2013-08-02 | 2013-08-02 | 一种频率同步调整方法、装置及通信接收机 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103401673A CN103401673A (zh) | 2013-11-20 |
CN103401673B true CN103401673B (zh) | 2017-02-08 |
Family
ID=49565205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310334639.9A Active CN103401673B (zh) | 2013-08-02 | 2013-08-02 | 一种频率同步调整方法、装置及通信接收机 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103401673B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104333868B (zh) * | 2014-11-13 | 2016-11-16 | 成都微址科技有限公司 | 一种用于无线通信的中继装置 |
CN106028436B (zh) | 2016-04-28 | 2019-10-25 | 华为技术有限公司 | 一种时频偏补偿的方法及用户终端 |
CN108736984B (zh) * | 2018-08-04 | 2023-04-25 | 深圳市瀚索科技开发有限公司 | 射频模块的频偏校准方法及装置 |
CN113204036A (zh) * | 2021-05-05 | 2021-08-03 | 诺领科技(南京)有限公司 | 一种使用晶振的物联网gnss定位方法 |
CN114911299B (zh) * | 2022-07-18 | 2022-10-28 | 深圳市英特瑞半导体科技有限公司 | 用于晶振温度补偿的高阶函数产生电路及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4270102A (en) * | 1979-04-26 | 1981-05-26 | General Electric Company | Integrated circuit FM local oscillator with AFC control and temperature compensation |
EP0797304A2 (en) * | 1996-03-20 | 1997-09-24 | Philips Patentverwaltung GmbH | Improvements in or relating to radio receivers |
CN1252186A (zh) * | 1997-04-07 | 2000-05-03 | 西门子公司 | 通过相关dds的数字afc调整 |
CN1535501A (zh) * | 2001-05-16 | 2004-10-06 | 对老化和温度进行自动补偿的基准振荡器 | |
CN1819447A (zh) * | 2004-12-30 | 2006-08-16 | 阿瑟罗斯通信股份有限公司 | 用在通信系统中的对于晶体的频率偏移校正技术 |
CN102447473A (zh) * | 2010-10-01 | 2012-05-09 | 联发科技股份有限公司 | 电子装置以及频率调整方法 |
-
2013
- 2013-08-02 CN CN201310334639.9A patent/CN103401673B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4270102A (en) * | 1979-04-26 | 1981-05-26 | General Electric Company | Integrated circuit FM local oscillator with AFC control and temperature compensation |
EP0797304A2 (en) * | 1996-03-20 | 1997-09-24 | Philips Patentverwaltung GmbH | Improvements in or relating to radio receivers |
CN1252186A (zh) * | 1997-04-07 | 2000-05-03 | 西门子公司 | 通过相关dds的数字afc调整 |
CN1535501A (zh) * | 2001-05-16 | 2004-10-06 | 对老化和温度进行自动补偿的基准振荡器 | |
CN1819447A (zh) * | 2004-12-30 | 2006-08-16 | 阿瑟罗斯通信股份有限公司 | 用在通信系统中的对于晶体的频率偏移校正技术 |
CN102447473A (zh) * | 2010-10-01 | 2012-05-09 | 联发科技股份有限公司 | 电子装置以及频率调整方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103401673A (zh) | 2013-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103401673B (zh) | 一种频率同步调整方法、装置及通信接收机 | |
EP3182592B1 (en) | Digital fractional frequency phase-locked loop control method and phase-locked loop | |
US8107581B2 (en) | Method for frequency compensation in timing recovery | |
EP1739910B1 (en) | Method and system for synchronizing a subscriber communication equipment to a base station of a wireless communication system | |
EP1564910A2 (en) | Timing adjustment for wireless communication | |
US20110158368A1 (en) | Loop bandwidth enhancement technique for a digital pll and a hf divider that enables this technique | |
CN103634251B (zh) | 一种自动频率校正方法及系统 | |
CN101501992A (zh) | 用于多个通信系统的参考信号生成 | |
EP1919103B1 (en) | Method and apparatus for automatic frequency correction in a multimode device | |
CN104300975A (zh) | 一种小数_整数分频器电路及其实现方法 | |
EP3761511A1 (en) | Frequency multiplier, digital phase lock loop circuit and frequency multiplying method | |
JPH1084251A (ja) | フイルタ装置及び無線通信端末装置 | |
JP2006504368A (ja) | デジタル周波数オフセット補正を備えたゼロ中間周波数ベースのgsm無線受信機のためのdcオフセットを除去する方法 | |
CN104270218B (zh) | 频率校正方法 | |
EP3119139B1 (en) | Phase synchronization method and device of asynchronous time division duplex system | |
KR101278031B1 (ko) | 병렬 자동 주파수 오프셋 추정장치 및 방법 | |
US10574246B2 (en) | Digital downconverter with digital oscillator frequency error correction | |
CN101849359B (zh) | 锁相环 | |
US20050195917A1 (en) | Method and apparatus for crystal drift compensation | |
WO2010000338A1 (en) | Method for the combination and separation of baseband signals | |
EP3174225B1 (en) | Apparatus and methods for phase synchronization of local oscillators in a transceiver | |
CN106888027B (zh) | 用于射频互连件rfi的发射器 | |
CN106922015A (zh) | 无线通信设备及其频率同步方法 | |
US11283456B2 (en) | Apparatuses for generating an oscillation signal | |
JP6746424B2 (ja) | 周波数差検出器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |