CN103377138B - 用于自适应sic解调的存储设备和方法 - Google Patents

Abstract

本发明实施方式涉及用于自适应SIC解调的存储设备及存储方法。自适应SIC解调包括SIC模式和非SIC模式。存储设备包括：存储器，用于存储SIC信息和待解码流的软比特；存储控制器，用于控制对存储器的访问；其中响应于不同的触发条件，存储控制器基于存储器的状态来执行不同的动作。动作可以包括：将待解码流的软比特直接输出；将SIC信息缓存在存储器中；将待解码流的软比特缓存在存储器中；从存储器输出经缓存的软比特；以及从存储器输出经缓存的SIC信息以进行SIC检测并输出经SIC检测的软比特。利用本发明实施方式的存储设备，节省了存储开销和功率消耗。此外，该存储设备的控制简单，实现容易。

Description

用于自适应SIC解调的存储设备和方法

相关申请的交叉引用

本申请要求于2012年4月25日递交的第61/638,401号美国临时申请的优先权，其公开内容通过引用的方式全部并入于此。

技术领域

本发明的实施方式一般地涉及通信领域，更具体地，涉及用于长期演进(LTE)系统中自适应连续干扰消除(SIC)解调的存储设备和方法。

背景技术

多输入多输出(MIMO)技术是3GPP长期演进(LTE)和LTE-A系统中频谱效率提升的关键技术。在MIMO无线通信系统中，发射机与接收机均使用天线阵列，从而提供丰富的分集和大的通信容量。空间复用是用于MIMO通信系统的常见的空时调制技术，其中通过不同的发射天线传输独立的数据流。

在接收端，天线接收到的是各发射天线发送信号的混叠，由于各传输信号之间存在干扰，因此，信号检测成为多天线系统的关键技术之一。

为了进一步改进接收机性能，提出了连续干扰消除(Successive InterferenceCancellation，SIC)检测算法。在一种排序SIC检测算法中，将所有发送符号按接收信噪比排序，对信噪比最高的符号进行估计(此时将其他符号视为噪声)，然后从总接收信号中消除该符号的影响，再检测下一个信噪比最高的符号，直至所有发送符号均被检出。

SIC检测是与传统均衡器(例如，最小均方误差MMSE检测、最大似然MLD检测)相关联的非常好的解决方案。SIC检测非常适用于MIMO系统的各个流之间具有非常不平衡质量的情况，否则性能增益不是十分显著。另一方面，SIC检测将引起较大的处理延迟，因为SIC检测涉及解码和信号再生，这要求接收机具有附加的较大存储以及功能消耗。

发明内容

鉴于上述情况，针对性能增益问题，申请人已经提议了一种自适应SIC解调方案作为折中。在该自适应SIC解调中，根据MIMO系统的两个流的动态信号质量和/或用户设备UE的存储能力，按子帧来决定是否启用SIC检测。

当启用SIC检测(也即，SIC模式)时，由于大的处理延迟，显然需要大的延迟缓存器来存储SIC信息。而当不启用SIC检测(也即，非SIC模式)时，这样的缓存器看似是不必要的，因为各个流(例如，两个流)的软比特被独立地解码。然而，由于SIC模式和非SIC模式按子帧自适应地交替，并且每个软比特应当严格地顺次进行处理，所以在非SIC模式中，由于先前子帧曾经应用了SIC模式，该流的软比特也需要被延迟。

为了解决上述问题，本发明的第一方面提供了一种用于自适应连续干扰消除(SIC)解调的存储设备，其中自适应SIC解调包括SIC模式和非SIC模式。该存储设备包括：存储器，用于存储SIC信息和待解码流的软比特；存储控制器，用于控制对存储器的访问。响应于不同的触发条件，存储控制器基于存储器的状态来执行不同的动作。触发条件可以包括启用SIC模式、启用非SIC模式、信号再生就绪和硬件时钟中的一个或多个。动作可以包括以下中的一个或多个：动作1，将待解码流的软比特直接输出；动作2，将SIC信息缓存在所述存储器中；动作3，将待解码流的软比特缓存在所述存储器中；动作4，从所述存储器输出经缓存的软比特；以及动作5，从所述存储器输出经缓存的SIC信息以进行SIC检测并输出经SIC检测的软比特。

在一些实施例中，存储设备还包括：至少四个选通器。第一选通器配置用于在所述存储控制器的控制下将待解码流的软比特选择性地直接输出或送往所述存储器。第二选通器配置用于在所述存储控制器的控制下选择性地将所述待解码流的软比特或所述SIC信息缓存在所述存储器中。第三选通器配置用于在所述存储控制器的控制下将存储器中缓存的软比特或SIC信息选择性地直接输出或送往SIC检测器。第四选通器配置用于在所述存储控制器的控制下选择性地输出所述待解码流的软比特、缓存的软比特或所述待解码流的经SIC检测的软比特。

在一些实施例中，存储器是先进先出(FIFO)缓存器。存储器的状态包括五个状态：状态1，存储器空白；状态2，存储器中仅有SIC信息；状态3，存储器中仅有软比特；状态4，存储器中具有SIC信息和软比特，并且软比特在前；以及状态5，存储器中具有SIC信息和软比特，并且SIC信息在前。

在一些实施例中，存储控制器还包括第一计数器和第二计数器。第一计数器用于记录存储器中的SIC信息的数目，第二计数器用于记录存储器中的软比特的数目。

在一些实施例中，当存储器处于状态1时，响应于启用非SIC模式，存储控制器控制第一选通器和第四选通器以执行动作1并停留在状态1；响应于启用SIC模式，存储控制器控制第二选通器以执行动作2，第一计数器递增并进入状态2。当存储器处于状态2时，响应于启用非SIC模式，存储控制器控制第一选通器和第二选通器以执行动作3，第二计数器递增并进入状态5；响应于启用SIC模式，存储控制器控制第二选通器以执行动作2，第一计数器递增并停留在状态2；响应于信号再生就绪，存储控制器控制第三选通器和第四选通器以执行动作5，并且当第一计数器大于0时停留在状态2，当第一计数器等于0时进入状态1。当存储器处于状态3时，响应于启用非SIC模式，存储控制器控制第一选通器和第二选通器以执行动作3，第二计数器递减并停留在状态3；响应于启用SIC模式，存储控制器控制第二选通器以执行动作2，第一计数器递增并进入状态4；响应于硬件时钟，存储控制器控制第三选通器和第四选通器以执行动作4，并且当第二计数器大于0时停留在状态3，当第二计数器等于0时进入状态1。当存储器处于状态4时，响应于启用SIC模式，存储控制器控制第二选通器以执行动作2，第一计数器递增并停留在状态4；响应于硬件时钟，存储控制器控制第三选通器和第四选通器以执行动作4，并且当第二计数器大于0时停留在状态4，当第二计数器等于0时进入状态2。当存储器处于状态5时，响应于启用非SIC模式，存储控制器控制第一选通器和第二选通器以执行动作3，第二计数器递增并停留在状态5；响应于信号再生就绪，存储控制器控制第三选通器和第四选通器以执行动作5，并且当第一计数器大于0时停留在状态5，当第一计数器等于0时进入状态3。

在一些实施例中，该自适应SIC解调按子帧、至少部分基于待解码流的动态信号质量和/或设备存储能力来选择SIC模式或非SIC模式。

本发明的第二方面提供了一种用户设备。该用户设备包括：多输入多输出MIMO检测器，用于检测接收到的信号并输出SIC信息以及第一软比特流和第二软比特流；第一解码器，用于对第一软比特流进行解码；连续干扰消除SIC检测器，用于基于第一软比特流的解码对第二软比特流执行SIC检测；第二解码器，用于对第二软比特流或经SIC检测的第二软比特流进行解码；自适应SIC控制器，用于控制是否启用SIC检测器；以及按照本发明第一方面的存储设备，用于在自适应SIC控制器的控制下缓存第二软比特流和SIC信息。

本发明的第三方面提供了一种用于自适应连续干扰消除(SIC)解调的存储方法，其中自适应SIC解调包括SIC模式和非SIC模式。该方法包括：响应于不同的触发条件，基于存储器的状态来执行不同的动作。存储器用于存储SIC信息和待解码流的软比特。触发条件可以包括启用SIC模式、启用非SIC模式、信号再生就绪和硬件时钟中的一个或多个。动作可以包括以下中的一个或多个：动作1，将待解码流的软比特直接输出；动作2，将SIC信息缓存在所述存储器中；动作3，将待解码流的软比特缓存在所述存储器中；动作4，从所述存储器输出经缓存的软比特；以及动作5，从所述存储器输出经缓存的SIC信息以进行SIC检测并输出经SIC检测的软比特。

本发明的其他方面还提供了用于在用户设备处使用的计算机程序产品。当该计算机程序在用户设备处运行时，其使得用户设备执行如本发明第三方面所描述的方法。

利用本发明实施方式的存储设备和存储方法，只需要单个缓存器就可以服务于SIC模式和非SIC模式，节省了存储开销和功率消耗。此外，该存储设备的控制简单，实现容易。

附图说明

根据下面结合附图的示例性实施方式的详细描述，本发明的上述以及其他目的、特征和优势将变得明显，在附图中：

图1示出了按照本发明实施例的存储设备和方法可以在其中使用的自适应SIC架构；

图2示出了按照本发明实施例的存储设备的示例性结构框图；

图3示出了按照本发明实施例的存储控制器的工作流程，包括状态机的状态转换和执行动作；以及

图4示意性示出了本发明的示例性实施方式可以在其中实现的用户设备的配置示意图。

具体实施方式

下文将结合附图参考若干示例性实施方式来描述本发明的原理和精神。应当理解，给出这些实施方式仅仅是为了使本领域技术人员能够更好地理解进而实现本发明，而并非以任何方式限制本发明的范围。

附图中的流程图和框图，图示了按照本发明各种实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，所述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

当前的LTE/LTE-A系统至多支持两个数据比特流(也称为两个码字(CW)或两个传输块(TB))，因此在下文的描述中，将以两个数据比特流为例进行描述。但是本领域技术人员可以理解，本发明的实施方式也可以容易地扩展至更多数据比特流的情形。

参考图1，其中示出了按照本发明实施例的存储设备和方法可以在其中使用的自适应SIC解调架构。

如图1所示，MIMO检测器101接收来自接收天线的信号。MIMO检测器可以是常规的接收器，例如基于最小二乘(LS)、最小均方误差(MMSE)或最大似然(MLD)等算法的接收器。MIMO检测器101对接收信号进行处理，同时输出两个待解码的软比特流：流1软比特和流2软比特。通常，这些软比特流将进一步被馈送到解码器(例如，解码器102和解码器103)以恢复原始的信息比特。MIMO还可以输出SIC信息。

在此自适应SIC架构中，当应用非SIC模式时，两个软比特流被独立地解码。例如，流1软比特输送到第一解码器102，从而输出流1硬比特；流2软比特输送到第二解码器103，从而输出流2硬比特。第一解码器102和第二解码器103均可以包括解交织、解速率匹配等功能。

当应用SIC模式时，仅有一个流(例如，流1)得到保留，而另一个流(例如，流2)将被丢弃。从图1中可以看出，此时馈送到第二解码器103的流2软比特将来自SIC检测器104。SIC检测器104从接收到的原始信号(称为SIC信息，也即用于SIC检测的信号，其混叠有流1和流2的信息)中消除通过信号再生单元105再生的流1，来生成流2软比特。信号再生单元105对第一解码器102输出的流1的解码比特进行再生，以得到流1。通过这种方式，可以改进对流2的检测的可靠性。

图1的自适应SIC解调架构还包括自适应SIC控制器106，用于控制是否启用SIC检测器104。例如，自适应SIC控制器106可以通过选通器107来选择性地输出经SIC检测的流2软比特或者未经SIC检测的流2软比特。该自适应SIC控制器106可以以子帧为单位、联合地基于两个流的动态信号质量、检测器可靠性、编码块大小、延迟时间和UE缓存器能力中一个或多个来判断是否启用SIC检测器104。关于自适应SIC控制器106具体如何选择SIC模式还是非SIC模式，本发明对此没有限制，因此不再赘述。

如前面提到的，当启用SIC检测(也即，SIC模式)时，由于大的处理延迟，显然需要大的延迟缓存器来存储SIC信息。而当不启用SIC检测(也即，非SIC模式)时，这样的缓存器看似是不必要的，因为各个流(例如，两个流)的软比特被独立地解码。然而，由于SIC模式和非SIC模式按子帧自适应地交替，并且在解码器中每个软比特应当严格地顺次进行处理，所以在非SIC模式中，若先前子帧曾经应用了SIC模式，该流的软比特也需要被延迟。换言之，由于先前子帧被延迟，该流当前的软比特也必须延迟，以等待先前子帧处理结束，即使当前为非SIC模式。

为了解决上述自适应SIC架构中的由于SIC模式和非SIC模式带来的软比特延迟问题，提供了本发明实施方式的用于自适应SIC解调的存储设备和存储方法。图1中用虚线框示意性示出了按照本发明实施方式的存储设备108，或称延迟缓冲器，其用于在自适应SIC控制器的控制下缓存流2软比特和SIC信息。本领域技术人员可以理解，图1中的存储设备108仅仅是示意性的，旨在于示出该存储设备108与自适应SIC架构中的其他模块之间的关系。取决于具体的实现，若干细节会有变动。例如在一个实施例中，选通器107可以实现在存储设备108中。

图2示出了按照本发明实施例的存储设备108的更具体的示例性结构框图。图2中的MIMO检测器101、第一解码器102、第二解码器103、SIC检测器104、信号再生单元105和自适应SIC控制器106与图1中的相同，此处不再赘述。

如图2所示，在一个实施例中，存储设备108可以包括存储控制器201、存储器202、以及四个选通器203-1、203-2、203-3和203-4。

存储器202用于存储SIC信息和待解码流(例如，流2)的软比特。在一个实施例中，存储器202可以是较大的先入先出(FIFO)缓存器。出于UE成本和接收机性能的折中，存储器202的大小可以设置为等于10k个RE，其中RE为LTE中的资源元素(resource element)。该大小大约是子帧间隔的一半。

存储控制器201用于控制对存储器202的访问。响应于不同的触发条件，存储控制器201基于存储器202的状态来执行不同的动作。触发条件可以包括启用SIC模式、启用非SIC模式、信号再生就绪和硬件时钟中的一个或多个。动作可以包括以下中的一个或多个：动作1，将待解码流的软比特直接输出；动作2，将SIC信息缓存在存储器202中；动作3，将待解码流的软比特缓存在存储器202中；动作4，从存储器202输出经缓存的软比特；以及动作5，从存储器202输出经缓存的SIC信息以进行SIC检测并输出经SIC检测的软比特。

存储控制器201的上述动作可以通过控制四个选通器203-1、203-2、203-3和203-4来执行。

第一选通器203-1配置用于在存储控制器201的控制下(信号ctrl1)将待解码流(例如，流2)的软比特选择性地直接输出或送往存储器202。

第二选通器203-2配置用于在存储控制器201的控制下(信号ctrl2)选择性地将流2的软比特或SIC信息缓存在存储器202中。

第三选通器203-3配置用于在存储控制器201的控制下(信号ctrl3)将存储器202中缓存的软比特或SIC信息选择性地直接输出或送往SIC检测器104。

第四选通器203-4配置用于在存储控制器201的控制下选择性地输出待解码的流2软比特、缓存的流2软比特或待解码的经SIC检测的流2软比特。

存储控制器201是一种复杂的状态机，其基于存储器202的状态来控制这四个选通器以执行上述各种动作。

存储器202的状态可以定义为如下五个状态：

状态1，存储器空白，也即处于初始状态或者处理已经结束；

状态2，存储器中仅有SIC信息。这意味着该子帧或上一子帧处于SIC模式；

状态3，存储器中仅有软比特。这意味着该子帧或上一子帧处于非SIC模式；

状态4，存储器中具有SIC信息和软比特，并且软比特在前。这意味着上一子帧处于非SIC模式而该子帧处于SIC模式；以及

状态5，存储器中具有SIC信息和软比特，并且SIC信息在前。这意味着上一子帧处于SIC模式而该子帧处于非SIC模式。

归因于SIC检测算法的设计，其处理延迟不会使得存储器中存储有用于超过两个子帧的信息。因此，存储器202仅可能处于上述五种状态之一。

进一步地，存储控制器201还包括两个计数器。第一计数器用于记录存储器202中的SIC信息的数目，记为SicInfoCnt；第二计数器用于记录存储器202中流2软比特的数目，记为SoftBitCnt。

表1给出了存储控制器201可以执行的各个动作所对应的选通器的分支选择以及计数器的操作。

表1：存储控制器各动作与选通器、计数器的对应关系

	MUX1	MUX2	MUX3	MUX4	计数器
						动作1	高	N/A	N/A	高	N/A
动作2	N/A	低	N/A	N/A	SicInfoCnt递增
						动作3	低	高	N/A	N/A	SoftBitCnt递增
动作4	N/A	N/A	高	中	SoftBitCnt递减
						动作5	N/A	N/A	低	低	SicInfoCnt递减

表1中，选通器的值为“高”表示选通上分支，值为“低”表示选通下分支，值为“中”表示选通中间分支，值为“N/A”表示禁用或关断选通器。计数器“递增”表示其数值加1，“递减”表示其数值减1。

以下结合图2、图3以及表1来描述按照本发明实施例的存储控制器201的操作，其中图3示出了存储控制器201的状态机的状态转换和执行动作。

在图3中，带有数字的圆圈表示各个状态。图3中还图示出了各种状态所对应的存储器202的存储内容，其中该存储器202为FIFO，数据从图示的左侧进入，从右侧输出。

图3中的不同线条表示不同的触发条件。例如，细虚线表示启用SIC模式，细实线表示启用非SIC模式，粗虚线表示信号再生就绪，而粗实线表示硬件时钟脉冲。

参考图3，当存储器202处于状态1时，也即初始状态或处理结束状态，响应于启用非SIC模式(箭头301)，存储控制器201执行动作1并停留在状态1。具体地，存储控制器201将第一选通器203-1设置为高，第四选通器203-4也设置为高，其余选通器禁用，从而将待解码的流2软比特经由第一选通器203-1和第四选通器203-4直接输出给第二解码器。也即，此时无需对流2软比特进行缓存，可以直接进行解码。

当存储器202处于状态1时，响应于启用SIC模式(箭头302)，存储控制器201执行动作2，第一计数器递增并进入状态2。具体地，存储控制器201将第二选通器203-2设置为低，禁用其他选通器，并递增计数器SicInfoCnt。此操作意味着仅仅将当前的SIC信息缓存到存储器202中，以等待流1的解码和再生，从而执行SIC检测。

当存储器202处于状态2时，也即该子帧或上一子帧处于SIC模式时，响应于启用非SIC模式(箭头303)，存储控制器201执行动作3，第二计数器递增并进入状态5。具体地，存储控制器201将第一选通器203-1设置为低，第二选通器203-2设置为高，其余选通器禁用，并且递增计数器SoftBitCnt，从而将待解码的流2软比特缓存在存储器202中。也即，由于上一子帧处于SIC模式，其尚未处理结束，此时需要对当前的流2软比特进行缓存，以在上一子帧处理完之后再输出以直接进行解码。

当存储器202处于状态2时，响应于启用SIC模式(箭头304)，存储控制器201执行动作2，第一计数器递增并停留在状态2。具体地，存储控制器201将第二选通器设置为低，其余选通器禁用，并且递增计数器SicInfoCnt，从而将当前的SIC信息缓存在存储器202中。也即，在SIC模式下工作，丢弃流2，缓存SIC信息以供SIC检测使用。

当存储器202处于状态2时，响应于信号再生就绪(箭头305和306，这意味着可以执行SIC检测)，存储控制器201执行动作5，并且当第一计数器大于0时停留在状态2(箭头305)，当第一计数器等于0时进入状态1(箭头306，这意味着存储器已空)。具体地，存储控制器将第三选通器203-3设置为低，第四选通器203-4设置为低，其余选通器禁用，并且递减计数器SicInfoCnt，从而从存储器202输出经缓存的SIC信息以进行SIC检测并输出经SIC检测的流2软比特。

当存储器202处于状态3时，也即该子帧或上一子帧处于非SIC模式，响应于启用非SIC模式(箭头307)，存储控制器201执行动作3，第二计数器递减并停留在状态3。具体地，存储控制器210将第一选通器203-1设置为低，第二选通器203-2设置为高，其余选通器禁用，并且递增计数器SoftBitCnt，从而将待解码的流2软比特缓存在存储器202中。也即，由于上一子帧尚未处理结束，此时需要对当前的流2软比特进行缓存。

当存储器202处于状态3时，响应于启用SIC模式(箭头308)，存储控制器201执行动作2，第一计数器递增并进入状态4。具体地，存储控制器201将第二选通器203-2设置为低，禁用其他选通器，并递增计数器SicInfoCnt。此操作意味着仅仅将当前的SIC信息缓存到存储器202中，以排队等待上一帧的处理以及流1的解码和再生，以便执行SIC检测。

当存储器202处于状态3时，响应于硬件时钟脉冲(箭头309和310)，存储控制器201执行动作4，并且当第二计数器大于0时停留在状态3(箭头309)，当第二计数器等于0时进入状态1(箭头310，这意味着存储器已空)。具体地，存储控制器201将第三选通器设置为高，将第四选通器设置为中，禁用其他选通器，并递减计数器SoftBitCnt。此操作意味着从存储器202输出经缓存的流2软比特以供第二解码器103进行解码。

当存储器处于状态4时，这意味着上一子帧处于非SIC模式并且该子帧处于SIC模式，响应于启用SIC模式(箭头311)，存储控制器201执行动作2，第一计数器递增并停留在状态4。具体地，存储控制器将第二选通器设置为低，禁用其他选通器，并递增计数器SicInfoCnt。此操作意味着继续在SIC模式下工作，丢弃流2，缓存SIC信息以供SIC检测使用。

当存储器处于状态4时，响应于硬件时钟(箭头312和313)，存储控制器201执行动作4，并且当第二计数器大于0时停留在状态4(箭头312)，当第二计数器等于0时进入状态2(箭头313，这意味着已处理完非SIC模式的流2软比特)。具体地，存储控制器将第三选通器设置为高，第四选通器设置为中，并递减计数器SoftBitCnt。此操作意味着从存储器202输出经缓存的流2软比特以供第二解码器103进行解码。

当存储器处于状态5时，这意味着上一子帧处于SIC模式并且该子帧处于非SIC模式，响应于启用非SIC模式(箭头314)，存储控制器201执行动作3，第二计数器递增并停留在状态5。具体地，存储控制器201将第一选通器设置为低，第二选通器设置为高，其余选通器禁用，并且递增计数器SoftBitCnt，从而将待解码的流2软比特缓存在存储器202中。也即，由于上一子帧尚未处理结束，此时需要对当前的流2软比特进行缓存。

当存储器处于状态5时，响应于信号再生就绪(箭头315和316)，存储控制器执行动作5，并且当第一计数器大于0时停留在状态5(箭头315)，当第一计数器等于0时进入状态3(箭头316)。具体地，存储控制器201将第三选通器设置为低，第四选通器设置为高，其余选通器禁用，并且递减计数器SicInfoCnt，从而从存储器202输出经缓存的SIC信息以进行SIC检测并输出经SIC检测的流2软比特。

上面结合图2、图3以及表1描述了按照本发明实施例的存储设备108的操作。从上面的描述可知，只需要单个缓存器(例如，存储器202)就可以服务于SIC模式和非SIC模式，节省了存储开销和功率消耗。此外，按照本发明实施方式的存储控制器201的状态机保证了每个待解码流(例如，流2)的软比特严格按照顺序进行解码处理。该存储设备的控制简单，实现容易。

虽然图3中示出了采用四个选通器来实现对存储器202的访问的控制，本领域技术人员可以理解，上述实现仅仅是示例性的，并不旨在将本发明局限于该具体的部件。选通器的功能还可以通过各种其他方式实现。

此外，从前面的描述可知，本发明的实施例还相应地提供了一种用于自适应SIC解调的存储方法。自适应SIC解调包括SIC模式和非SIC模式。自适应SIC解调可以按子帧、至少部分基于待解码流的动态信号质量和/或设备存储能力来选择SIC模式或非SIC模式。

该存储方法包括：响应于不同的触发条件，基于存储器的状态来执行不同的动作，其中存储器用于存储SIC信息和待解码流的软比特。触发条件可以包括启用SIC模式、启用非SIC模式、信号再生就绪和硬件时钟中的一个或多个。动作可以包括以下中的一个或多个：动作1，将待解码流的软比特直接输出；动作2，将SIC信息缓存在所述存储器中；动作3，将待解码流的软比特缓存在所述存储器中；动作4，从所述存储器输出经缓存的软比特；以及动作5，从所述存储器输出经缓存的SIC信息以进行SIC检测并输出经SIC检测的软比特。

上面描述的用于自适应SIC解调的存储设备108可以被包括在用户设备中，以改进其接收机性能。

图4示意性示出了本发明的示例性实施方式可以在其中实现的用户设备10(如，智能手机)的结构示意图。然而，应当理解，如图所示的移动电话仅是将从本发明示例性实施方式中受益的一类用户设备的示例，而不用来限制本发明示例性实施方式的范围。尽管出于举例目的而图示了用户设备10的数个实施方式，但是例如便携数字助理(PDA)、寻呼机、移动电视、游戏设备、膝上型计算机、相机、录像机、音频/视频播放器、收音机、GPS设备或者前述装置的任何组合之类的其他类型的移动设备以及其他类型的语音和文字通信系统可以容易地运用本发明示例性实施方式。

此外，尽管用户设备10可以使用本发明方法的数个实施方式，但是除了用户设备之外的装置也可以运用本发明示例性实施方式的方法。另外，虽然主要结合了移动通信应用描述了本发明示例性实施方式的方法和设备，但是，应当理解，可以在移动通信业中和在移动通信业以外结合各种其他应用来利用本发明示例性实施方式的方法和设备。

用户设备10可以包括与发射器14和接收器16可操作通信的一个天线12(或者多个天线)。用户设备10还可以包括分别向发射器14提供信号和从接收器16接收信号的装置，例如控制器20或者其他处理单元。信号包括根据适用蜂窝系统空中接口标准的信令信息，还包括用户语音、接收的数据和/或由用户生成的数据。就这一点而言，用户设备10能够利用一个或者多个空中接口标准、通信协议、调制类型和接入类型来操作。举例而言，用户设备10能够根据多个第一代、第二代、第三代和/或第四代等通信协议中的任何通信协议来操作。例如，用户设备10可以能够根据第二代(2G)无线通信协议IS-136(时分多址(TDMA))、GSM(全球移动通信系统)和IS-95(码分多址(CDMA))或者根据例如通用移动电信系统(UMTS)、CDMA2000、宽带CDMA(WCDMA)和时分-同步CDMA(TD-SCDMA)这样的第三代(3G)无线通信协议、根据第3.9代(3.9G)无线通信协议如演进通用地面无线电接入网络(E-UTRAN)、根据第四代(4G)无线通信协议等来操作。取而代之(或者除此之外)，用户设备10可以能够根据非蜂窝通信机制来操作。例如，用户设备10可以能够在无线局域网(WLAN)或者其他通信网络中通信。另外，用户设备10可以例如根据以下技术来通信，这些技术例如是射频(RF)、红外线(IrDA)或者多个不同无线联网技术(包括WLAN技术如IEEE802.11(例如802.11a、802.11b、802.11g、802.11n等)、全球微波接入互操作性(WiMAX)技术如IEEE802.16和/或无线个人区域网络(WPAN)技术如IEEE802.15、蓝牙(BT)、超宽带(UWB)和/或类似技术)中的任何技术。

可以理解，例如控制器20这样的装置可以包括实施用户设备10的音频和逻辑功能所需的电路。例如，控制器20可以包括数字信号处理器设备、微处理器设备以及各种模拟到数字转换器、数字到模拟转换器和其他支持电路。

在一种实施方式中，微处理器设备是一枚双频或多频CPU。基于用户选择的启动模式，该双频或多频CPU可工作在相应的频率上。在另一种实施方式中，微处理器设备是一枚工作频率较高的主CPU和一枚工作频率较低的辅CPU。基于用户选择的启动模式，或者该主CPU工作，或者该辅CPU工作。

用户设备10的控制和信号处理功能在这些设备之间根据它们的相应能力来分配。控制器20因此也可以包括用以在调制和传输之前对消息和数据进行卷积编码和交织的功能。控制器20还可以包括内部语音编码器并且可以包括内部数据调制解调器。另外，控制器20可以包括用以操作可以存储于存储器中的一个或者多个软件程序的功能。例如，控制器20可以能够操作连通程序，例如常规Web浏览器。连通程序然后可以允许用户设备10例如根据无线应用协议(WAP)、超文本传送协议(HTTP)和/或类似协议来发送和接收Web内容，例如基于位置的内容和/或其他网页内容。

用户设备10还可以包括用户接口，该用户接口包括全部连接到控制器20的输出设备如常规耳机或者扬声器24、振铃器22、麦克风26、显示器28和用户输入设备。允许用户设备10接收数据的用户输入接口可以包括允许用户设备10接收数据的多个设备中的任何设备，例如输入设备(如，小键盘)30、触摸显示器(未示出)和其他输入设备。在包括小键盘30的实施方式中，小键盘30可以包括常规数字键(0-9)和有关键(#、*)以及用于操作用户设备10的其他硬键和软键。取而代之，小键盘30可以包括常规QWERTY小键盘布置。小键盘30也可以包括具有关联功能的各种软键。除此之外或者取而代之，用户设备10还可以包括接口设备如操纵杆或者其他用户输入设备。用户设备10还包括用于向为了操作移动设备10而需要的各种电路供电以及可选地提供机械振动作为可检测的输出的电池34，例如振动电池包。

用户设备10还可以包括用户标识模块(UIM)38。UIM38通常为具有内置处理器的存储器设备。UIM38可以例如包括用户标识模块(SIM)、通用集成电路卡(UICC)、通用用户标识模块(USIM)、可拆卸用户标识模块(R-UIM)等。UIM38通常存储与移动用户有关的信元。除了UIM38之外，用户设备10还可以配备有存储器。例如，用户设备10可以包括易失性存储器40，例如包括用于暂时存储数据的高速缓存区域的易失性随机存取存储器(RAM)。用户设备10也可以包括可以嵌入和/或可以拆卸的其他非易失性存储器42。除此之外或者取而代之地，非易失性存储器42还可以包括电可擦除可编程只读存储器(EEPROM)、闪存等，例如可从加州桑尼韦尔市的SanDisk公司或者加州费利蒙市的Lexar Media公司获得的非易失性存储器。存储器可以存储由移动设备10用来实施用户设备10的功能的多条信息和数据中的任何信息和数据。例如，存储器可以包括能够唯一地标识用户设备10的标识符，例如国际移动设备标识(IMEI)代码，并且还能够将接收的相邻移动设备的当前时刻位置以及该当前时刻与相邻设备的唯一标识关联存储。具体而言，存储器可以存储用于由控制器20执行的应用程序，该控制器确定用户设备10的当前位置。

用户设备10还可以包括与控制器20通信的定位传感器36，例如全球定位系统(GPS)模块。定位传感器36可以是用于对移动设备10的定位进行位置确定的任何装置、设备或者电路。定位传感器36可以包括用于对用户设备10的定位进行位置确定的所有硬件。备选地或附加地，定位传感器36可以利用用户设备10的存储器设备来存储供控制器20执行的指令，其存储形式是确定用户设备10的位置所需的软件。虽然这一示例的定位传感器36可以是GPS模块，但是定位传感器36可以包括或者备选地实施为例如辅助全球定位系统(辅助GPS)传感器或者定位客户端，该辅助GPS传感器或者定位客户端可以与网络设备如空中或者地面传感器通信以接收和/或发送用于在确定用户设备10的定位时使用的信息。就这一点而言，用户设备10的定位也可以由如上所述GPS、小区ID、信号三角测量或者其他机制确定。在一个示例实施方式中，定位传感器36包括计步器或者惯性传感器。这样，定位传感器36可以能够确定用户设备10例如以用户设备10的经度和维度方向以及高度方向为参照的位置或者相对于参考点如目标点或者起点的定位。继而可以将来自定位传感器36的信息传送至用户设备10的存储器或者另一存储器设备，以便存储为定位历史或者位置信息。此外，定位传感器36可以能够利用控制器20来经由发射器14/接收器16发送/接收位置信息，例如用户设备10的定位。用户设备10还可以包括光线传感器。

图4所述的结构方框图仅仅为了示例的目的而示出的，并非是对本发明的限制。在一些情况下，可以根据需要添加或者减少其中的一些设备。

应当注意，本发明的实施方式可以通过硬件、软件或者软件和硬件的结合来实现。硬件部分可以利用专用逻辑来实现；软件部分可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域的普通技术人员可以理解上述的设备和方法可以使用计算机可执行指令和/或包含在处理器控制代码中来实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本发明的设备及其模块可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件来实现。

应当注意，尽管在上文详细描述中提及了设备的若干装置或子装置，但是这种划分仅仅并非强制性的。实际上，根据本发明的实施方式，上文描述的两个或更多装置的特征和功能可以在一个装置中具体化。反之，上文描述的一个装置的特征和功能可以进一步划分为由多个装置来具体化。

此外，尽管在附图中以特定顺序描述了本发明方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。相反，流程图中描绘的步骤可以改变执行顺序。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

虽然已经参考若干具体实施方式描述了本发明，但是应该理解，本发明并不限于所公开的具体实施方式。本发明旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。

Claims (12)

1.一种用于自适应连续干扰消除SIC解调的存储设备，所述自适应SIC解调包括SIC模式和非SIC模式，所述存储设备包括：

存储器，用于存储SIC信息和待解码流的软比特；

存储控制器，用于控制对所述存储器的访问；

其中响应于不同的触发条件，所述存储控制器基于所述存储器的状态来执行不同的动作，

所述触发条件包括启用SIC模式、启用非SIC模式、信号再生就绪和硬件时钟中的一个或多个，

所述动作包括以下中的一个或多个：

动作1，将待解码流的软比特直接输出；

动作2，将SIC信息缓存在所述存储器中；

动作3，将待解码流的软比特缓存在所述存储器中；

动作4，从所述存储器输出经缓存的软比特；以及

动作5，从所述存储器输出经缓存的SIC信息以进行SIC检测并输出经SIC检测的软比特。

2.根据权利要求1所述的存储设备，还包括：

至少四个选通器，

其中第一选通器配置用于在所述存储控制器的控制下将待解码流的软比特选择性地直接输出或送往所述存储器，

第二选通器配置用于在所述存储控制器的控制下选择性地将所述待解码流的软比特或所述SIC信息缓存在所述存储器中，

第三选通器配置用于在所述存储控制器的控制下将存储器中缓存的软比特或SIC信息选择性地直接输出或送往SIC检测器，以及

第四选通器配置用于在所述存储控制器的控制下选择性地输出所述待解码流的软比特、缓存的软比特或所述待解码流的经SIC检测的软比特。

3.根据权利要求2所述的存储设备，其中所述存储器是先进先出(FIFO)缓存器，所述存储器的状态包括五个状态：

状态1，所述存储器空白；

状态2，所述存储器中仅有SIC信息；

状态3，所述存储器中仅有软比特；

状态4，所述存储器中具有SIC信息和软比特，并且软比特在前；以及

状态5，所述存储器中具有SIC信息和软比特，并且SIC信息在前。

4.根据权利要求3所述的存储设备，其中所述存储控制器还包括第一计数器和第二计数器，所述第一计数器用于记录所述存储器中的SIC信息的数目，所述第二计数器用于记录所述存储器中的软比特的数目。

5.根据权利要求4所述的存储设备，其中：

当所述存储器处于状态1时，响应于启用非SIC模式，所述存储控制器控制第一选通器和第四选通器以执行动作1并停留在状态1；响应于启用SIC模式，所述存储控制器控制第二选通器以执行动作2，第一计数器递增并进入状态2；

当所述存储器处于状态2时，响应于启用非SIC模式，所述存储控制器控制第一选通器和第二选通器以执行动作3，第二计数器递增并进入状态5；响应于启用SIC模式，所述存储控制器控制第二选通器以执行动作2，第一计数器递增并停留在状态2；响应于信号再生就绪，所述存储控制器控制第三选通器和第四选通器以执行动作5，并且当第一计数器大于0时停留在状态2，当第一计数器等于0时进入状态1；

当所述存储器处于状态3时，响应于启用非SIC模式，所述存储控制器控制第一选通器和第二选通器以执行动作3，第二计数器递减并停留在状态3；响应于启用SIC模式，所述存储控制器控制第二选通器以执行动作2，第一计数器递增并进入状态4；响应于硬件时钟，所述存储控制器控制第三选通器和第四选通器以执行动作4，并且当第二计数器大于0时停留在状态3，当第二计数器等于0时进入状态1；

当所述存储器处于状态4时，响应于启用SIC模式，所述存储控制器控制第二选通器以执行动作2，第一计数器递增并停留在状态4；响应于硬件时钟，所述存储控制器控制第三选通器和第四选通器以执行动作4，并且当第二计数器大于0时停留在状态4，当第二计数器等于0时进入状态2；

当所述存储器处于状态5时，响应于启用非SIC模式，所述存储控制器控制第一选通器和第二选通器以执行动作3，第二计数器递增并停留在状态5；响应于信号再生就绪，所述存储控制器控制第三选通器和第四选通器以执行动作5，并且当第一计数器大于0时停留在状态5，当第一计数器等于0时进入状态3。

6.根据权利要求1-5任一所述的存储设备，其中所述自适应SIC解调按子帧、至少部分基于待解码流的动态信号质量和/或设备存储能力来选择SIC模式或非SIC模式。

7.一种用户设备，包括：

多输入多输出MIMO检测器，用于检测接收到的信号并输出SIC信息以及第一软比特流和第二软比特流；

第一解码器，用于对第一软比特流进行解码；

连续干扰消除SIC检测器，用于基于第一软比特流的解码对第二软比特流执行SIC检测；

第二解码器，用于对第二软比特流或经SIC检测的第二软比特流进行解码；

自适应SIC控制器，用于控制是否启用所述SIC检测器；以及

如权利要求1-6任一所述的存储设备，用于在所述自适应SIC控制器的控制下缓存第二软比特流和SIC信息。

8.一种用于自适应连续干扰消除SIC解调的存储方法，所述自适应SIC解调包括SIC模式和非SIC模式，所述方法包括：

响应于不同的触发条件，基于存储器的状态来执行不同的动作，其中所述存储器用于存储SIC信息和待解码流的软比特，

所述触发条件包括启用SIC模式、启用非SIC模式、信号再生就绪和硬件时钟中的一个或多个，

所述动作包括以下中的一个或多个：

动作1，将待解码流的软比特直接输出；

动作2，将SIC信息缓存在所述存储器中；

动作3，将待解码流的软比特缓存在所述存储器中；

动作4，从所述存储器输出经缓存的软比特；以及

动作5，从所述存储器输出经缓存的SIC信息以进行SIC检测并输出经SIC检测的软比特。

9.根据权利要求8所述的存储方法，其中所述存储器是先进先出(FIFO)缓存器，所述存储器的状态包括五个状态：

状态1，所述存储器空白；

状态2，所述存储器中仅有SIC信息；

状态3，所述存储器中仅有软比特；

状态4，所述存储器中具有SIC信息和软比特，并且软比特在前；以及

状态5，所述存储器中具有SIC信息和软比特，并且SIC信息在前。

10.根据权利要求9所述的存储方法，还包括：

使用第一计数器来记录所述存储器中的SIC信息的数目，以及

使用第二计数器来记录所述存储器中的软比特的数目。

11.根据权利要求10所述的存储方法，其中：

当所述存储器处于状态1时，响应于启用非SIC模式，执行动作1并停留在状态1；响应于启用SIC模式，执行动作2，第一计数器递增并进入状态2；

当所述存储器处于状态2时，响应于启用非SIC模式，执行动作3，第二计数器递增并进入状态5；响应于启用SIC模式，执行动作2，第一计数器递增并停留在状态2；响应于信号再生就绪，执行动作5，并且当第一计数器大于0时停留在状态2，当第一计数器等于0时进入状态1；

当所述存储器处于状态3时，响应于启用非SIC模式，执行动作3，第二计数器递减并停留在状态3；响应于启用SIC模式，执行动作2，第一计数器递增并进入状态4；响应于硬件时钟，执行动作4，并且当第二计数器大于0时停留在状态3，当第二计数器等于0时进入状态1；

当所述存储器处于状态4时，响应于启用SIC模式，执行动作2，第一计数器递增并停留在状态4；响应于硬件时钟，执行动作4，并且当第二计数器大于0时停留在状态4，当第二计数器等于0时进入状态2；

当所述存储器处于状态5时，响应于启用非SIC模式，执行动作3，第二计数器递增并停留在状态5；响应于信号再生就绪，执行动作5，并且当第一计数器大于0时停留在状态5，当第一计数器等于0时进入状态3。

12.根据权利要求8-11任一所述的存储方法，其中所述自适应SIC解调按子帧、至少部分基于待解码流的动态信号质量和/或设备存储能力来选择SIC模式或非SIC模式。