CN103365737B - 数据读写方法、读写装置及数据存储系统 - Google Patents
数据读写方法、读写装置及数据存储系统 Download PDFInfo
- Publication number
- CN103365737B CN103365737B CN201210098473.0A CN201210098473A CN103365737B CN 103365737 B CN103365737 B CN 103365737B CN 201210098473 A CN201210098473 A CN 201210098473A CN 103365737 B CN103365737 B CN 103365737B
- Authority
- CN
- China
- Prior art keywords
- data
- unit
- error correction
- read
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
本发明涉及一种数据读写方法、读写装置及数据存储系统。数据读写方法为:将存储器划分为多个扩展数据块,每个扩展数据块包括多个扩展数据元和至少一个扩展纠错数据元,每个扩展数据元包括用户数据元和与该用户数据元对应的校验位,每个扩展纠错数据元包括纠错数据元,所述多个用户数据元构成数据块,每个用户数据元用于存储用户数据,所述纠错数据元用于存储所述数据块的纠错数据,所述校验位用于存储该校验位所对应的用户数据元的检错数据;读数据时,以所述扩展数据元作为检错单位进行检错,以所述扩展数据块作为纠错单位进行纠错。本发明的数据读写方法、读写装置及数据存储系统,缩短了数据读取时间,提高了系统效率,降低了系统功耗。
Description
技术领域
本发明涉及计算机领域,尤其涉及一种数据读写方法、读写装置及数据存储系统。
背景技术
随着集成电路的快速发展,存储器的集成度越来越高,存储器的容量也越来越大。随之而来的是存储器的可靠性问题,存储器会由于多种原因出现错误。通常使用ECC(Error Ccorrecting Code,纠错码)来对存储器进行检错和纠错。
现有技术中,通常将存储器划分为块,将块作为检错和纠错的基本单位。块由若干字组成,包含用户数据区和冗余数据区。当用户数据写入时,生成纠错数据,用户数据和纠错数据分别存储到用户数据区和冗余数据区。当用户数据读出时,读出用户数据所在块,计算出该块的纠错数据,同时从冗余数据区读出存储的纠错数据,将两纠错数据进行比较。如果两者一致,说明当前用户数据正确,可正常返回;否则说明当前用户数据出错,此时可以利用存储的纠错数据来纠正错误。
采用上述方案,当用户读取一个字的数据时,由于检错和纠错的基本单位均为块,因此就需要将整个块读出,然后计算纠错数据,并与存储的纠错数据进行比较来决定当前字的数据是否正确,是否需要纠错。
假设一个块由N个字组成,读一个字的时间为Tr,检错时间为Td,纠错时间为Tc。如上所述,用户读取一个字的时间,在块数据正确的情况下为N*Tr+Td;当块数据中任何一个字存在错误时,时间将增加为N*Tr+Td+Tc。当用户需要频繁读出某个字,而该字所在块中存在一个错误字,此时系统的效率会极大降低。
而且,采用上述方案,读存储器和检错纠错运算的功耗都较大,会无谓消耗系统能量。这对于移动设备等需要低功耗的应用场景是很难接受的。
发明内容
本发明所要解决的技术问题是提供一种数据读写方法、读写装置及数据存储系统,提高系统效率,降低系统功耗。
为解决上述技术问题,本发明提出了一种数据读写方法,将存储器划分为多个扩展数据块,每个扩展数据块包括多个扩展数据元和至少一个扩展纠错数据元,每个扩展数据元包括用户数据元和与该用户数据元对应的校验位,每个扩展纠错数据元包括纠错数据元,所述多个用户数据元构成数据块,每个用户数据元用于存储用户数据,所述纠错数据元用于存储所述数据块的纠错数据,所述校验位用于存储该校验位所对应的用户数据元的检错数据,所述数据读写方法包括:
读数据时,以所述扩展数据元作为检错单位进行检错,以所述扩展数据块作为纠错单位进行纠错。
进一步地,上述数据读写方法还可具有以下特点,所述用户数据元的长度等于存储器的有效数据位宽。
进一步地,上述数据读写方法还可具有以下特点,还包括:
写数据时,以所述扩展数据元作为检错单位生成检错数据存储于所述校验位,以所述扩展数据块作为纠错单位生成纠错数据并存储于所述纠错数据元。
进一步地,上述数据读写方法还可具有以下特点,还包括:
读数据时生成纠错数据,并与存储于所述纠错数据元的纠错数据进行比较,若两者一致,则输出数据,若两者不一致,则读取存储于所述纠错数据元中的纠错数据对需读出的数据进行纠错后再输出。
进一步地,上述数据读写方法还可具有以下特点,所述校验位的长度等于或大于1比特。
为解决上述技术问题,本发明还提出了一种数据读写装置,包括:
设置模块,用于将存储器划分为多个扩展数据块,每个扩展数据块包括多个扩展数据元和至少一个扩展纠错数据元,每个扩展数据元包括用户数据元和与该用户数据元对应的校验位,每个扩展纠错数据元包括纠错数据元,所述多个用户数据元构成数据块,每个用户数据元用于存储用户数据,所述纠错数据元用于存储所述数据块的纠错数据,所述校验位用于存储该校验位所对应的用户数据元的检错数据;及
检错和纠错模块,用于在读数据时,以所述扩展数据元作为检错单位进行检错,以所述扩展数据块作为纠错单位进行纠错。
进一步地,上述数据读写装置还可具有以下特点,所述用户数据元的长度等于存储器的有效数据位宽。
进一步地,上述数据读写装置还可具有以下特点,还包括:
检错和纠错数据生成模块,用于在写数据时,以所述扩展数据元作为检错单位生成检错数据存储于所述校验位,以所述扩展数据块作为纠错单位生成纠错数据并存储于所述纠错数据元。
进一步地,上述数据读写装置还可具有以下特点,所述校验位的长度等于或大于1比特。
为解决上述技术问题,本发明还提出了一种数据存储系统,包括中央控制器、存储器和上述任一项所述的数据读写装置,其中:
所述中央控制器,用于向所述数据读写装置发送用户的写数据,和接收从所述数据读写装置返回的读数据;
所述数据读写装置,用于将根据所述中央控制器发送的写数据生成检错数据和纠错数据,并将所述写数据及该写数据的检错数据和纠错数据输出给所述存储器,以及,对所述存储器返回的读数据进行检错、纠错后返回给所述中央控制器;
所述存储器,用于存储所述数据读写装置输出的写数据及该写数据的检错数据和纠错数据,以及向所述数据读写装置返回读数据。
本发明的数据读写方法、读写装置及数据存储系统,将检错和纠错功能分开,从两个维度分别保存检错和纠错信息,分级进行检错和纠错,大大缩短了数据的读取时间,提高了系统效率,降低了系统功耗。
附图说明
图1为本发明实施例中扩展数据块的结构图;
图2为本发明实施例中扩展数据元的结构图;
图3为本发明实施例中数据读写方法的一种流程图;
图4为本发明实施例中数据读写方法的另一种流程图;
图5为本发明实施例中数据读写装置的一种结构图;
图6为本发明实施例中数据读写装置的另一种结构图;
图7为本发明实施例中数据存储系统的结构图。
具体实施方式
本发明的主要构思是:将存储器划分为多个扩展数据块,每个扩展数据块包括多个扩展数据元和至少一个扩展纠错数据元,每个扩展数据元包括用户数据元和与该用户数据元对应的校验位,每个扩展纠错数据元包括纠错数据元,所述多个用户数据元构成数据块,每个用户数据元用于存储用户数据,所述纠错数据元用于存储所述数据块的纠错数据,所述校验位用于存储该校验位所对应的用户数据元的检错数据;在此基础上,读数据时,以扩展数据元作为检错单位进行检错,以扩展数据块作为纠错单位进行纠错。
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
图1为本发明实施例中扩展数据块的结构图,图2为本发明实施例中扩展数据元的结构图。如图1和图2所示,扩展数据元包括用户数据元和校验位,扩展纠错数据元包括纠错数据元和校验位,扩展数据块包括扩展数据元和扩展纠错数据元,扩展数据块中所有用户数据元构成数据块。用户数据元和纠错数据元都是数据元,所不同的只是,用户数据元中存储的是用户数据,而纠错数据元中存储的是数据块的纠错数据。也就是说,用户数据元和纠错数据元的结构是完全相同的,只是存储的内容不同。校验位用于存储该校验位所对应的数据元(用户数据元或纠错数据元)的检错数据。
数据元、扩展数据元、数据块和扩展数据块等可以预先划分好。
一个优选的实施方式是,设置数据元的长度等于存储器的有效数据位宽。当然,也可以设置数据元的长度等于2个或2个以上的有效数据位宽。
这里再进一步举例说明扩展数据块和扩展数据元的设置方法。例如8位存储系统中,可以设置数据元的长度等于一个字节(即8比特)。每个数据元增加一比特,作为校验位,校验位与数据元一一对应,校验位用于存储其对应的数据元的检错数据。将数据元按照存储内容分为两种,存储用户数据的数据元称为用户数据元,存储纠错数据的数据元称为纠错数据元。用户数据元和其校验位构成扩展数据元,纠错数据元和其校验位构成扩展纠错数据元。则在8位存储系统中,扩展数据元和扩展纠错数据元的长度都是9比特(8比特的数据元+1比特的校验位)。将设定数量的扩展数据元和扩展纠错数据元组合在一起构成扩展数据块,扩展数据块中所有用户数据元构成数据块。例如,扩展数据块可以是EEPROM(Electrically Erasable ProgrammableRead-Only Memory,电可擦可编程只读存储器)的页。对于32位存储系统可以做类似的设置。
可以根据系统检错和纠错能力的不同,为每个数据元设置长度为多个比特的校验位,用该长度为多个比特的校验位存放检错数据,为每个数据块设置多个纠错数据元,用该多个纠错数据元存放数据块的纠错数据。
图3为本发明实施例中数据读写方法的一种流程图。如图3所示,本实施例中,数据读写方法的流程包括:
步骤101,读出数据所在的扩展数据元,为方便说明,现将要读取的数据记为第一数据,将第一数据所在的扩展数据元记为第一扩展数据元,前述读出数据所在的扩展数据元相应地为读出第一扩展数据元;
步骤102,根据第一扩展数据元的校验位中的检错数据进行检错判决,如果检错判决结果为数据正确,则执行步骤105,否则执行步骤103;
其中,可以采用奇偶校验码等进行检错。
步骤103,读取第一扩展数据元所在扩展数据块的纠错数据元中的纠错数据;
步骤104,根据步骤103读取的纠错数据对第一扩展数据元的数据元中的用户数据进行纠错;
纠错的过程可以是:读数据时生成纠错数据,并与存储于纠错数据元的纠错数据进行比较,若两者一致,则输出数据,若两者不一致,则读取存储于纠错数据元中的纠错数据对需读出的数据进行纠错后再输出。
其中,可以采用汉明码、BCH码等进行纠错。
步骤105,返回用户数据。
若检错判决结果为数据正确,则步骤105返回的用户数据是由第一扩展数据元的数据元中直接输出的用户数据;若检错判决结果为数据错误,则步骤105返回的用户数据是由步骤104进行纠错后输出的经过纠错的用户数据。
由图3所示流程可见,当用户读取一个数据元时,只需读出一个扩展数据元,做检错判决,如果正确,输出其中的数据元中存储的用户数据即可,如果不正确,再读出纠错数据,将错误定位修改后输出。
以32位系统为例,假设读一个字的时间为Tr,检错时间为Td,纠错时间为Tc。用户采用本发明提供的数据读写方法读取一个字的时间,在该字正确的情况下为Tr+Td;当该字错误时,时间为2*Tr+Td+Tc。可见,本发明的数据读写方法大大缩短了数据的读取时间,提高了系统效率,降低了系统功耗。
并且,由于本发明的数据读写方法中,将检错和纠错功能分开,分别在两个维度进行,从而减小了计算复杂度,随之Td和Tc也相应减小。特别是对于经常性事件——检错,只对数据元做奇偶校验或者汉明校验即可,运算量小。纠错运算仅在该字出错时才启动,减少了无谓运算,从而使得系统功耗进一步降低。
本发明的数据读写方法还可以包括:写数据时,以扩展数据元作为检错单位生成检错数据存储于校验位,以扩展数据块作为纠错单位生成纠错数据并存储于纠错数据元。
图4为本发明实施例中数据读写方法的另一种流程图。如图4所示,本实施例中,数据读写方法的流程包括:
步骤201,生成检错数据;
为描述方便起见,将要写入的数据记为第二数据,将第二数据要写入的扩展数据元记为第二扩展数据元,根据第二数据生成该第二数据的检错数据。
步骤202,写入扩展数据元;
写数据时,根据写地址找到第二扩展数据元,将第二数据写入到第二扩展数据元的数据元中,将第二数据的检错数据存储到第二扩展数据元的校验位中
步骤203,生成纠错数据;
同步骤201,根据第二数据生成该第二数据的纠错数据。
步骤204,写入纠错数据元。
将第二数据的纠错数据存储到的第二扩展数据元所在扩展数据块的纠错数据元中。
本发明的数据读写方法可以适用于各种存储体,例如随机存储器RAM、只读存储器ROM、可擦写可编程只读存储器EPROM、电可擦写可编程只读存储器EEPROM、闪速存储器等等。
本发明的数据读写方法,将检错和纠错功能分开,从两个维度分别保存检错和纠错信息,分级进行检错和纠错,大大缩短了数据的读取时间,提高了系统效率,降低了系统功耗。
本发明还提出了一种数据读写装置,用以执行上述的数据读写方法。
图5为本发明实施例中数据读写装置的一种结构图。图5所示的实施例中,数据读写装置包括设置模块330以及检错和纠错模块310。设置模块330用于将存储器划分为多个扩展数据块,每个扩展数据块包括多个扩展数据元和至少一个扩展纠错数据元,每个扩展数据元包括用户数据元和与该用户数据元对应的校验位,每个扩展纠错数据元包括纠错数据元,所述多个用户数据元构成数据块,每个用户数据元用于存储用户数据,所述纠错数据元用于存储所述数据块的纠错数据,所述校验位用于存储该校验位所对应的用户数据元的检错数据。检错和纠错模块310用于在读数据时,以设置模块330所设置的扩展数据元作为检错单位进行检错,以设置模块330所设置的扩展数据块作为纠错单位进行纠错。;
一个优选的实施方式是,用户数据元的长度等于存储器的有效数据位宽。
在本发明的其他实施例中,也可以将检错和纠错模块设置为两个模块,即检错模块和纠错模块,检错模块用于以扩展数据元作为检错单位进行检错,纠错模块用于以扩展数据块作为纠错单位进行纠错。
其中,可以采用奇偶校验码等进行检错,可以采用汉明码、BCH码等进行纠错。
在本发明的其他实施例中,检错和纠错模块中可以进一步包括读取单元、检错单元和输出处理单元。其中,读取单元用于将要读取的数据记为第一数据,将第一数据所在的扩展数据元记为第一扩展数据元,在读数据时,读出第一扩展数据元。检错单元用于根据读取单元所读出的第一扩展数据元的校验位中的检错数据进行检错判决。输出处理单元用于根据检错单元的检错判决结果对第一扩展数据元的数据元中的用户数据进行输出处理。
其中,输出处理单元可以包括第一输出子单元,第一输出子单元用于在检错判决结果为数据正确时,将第一扩展数据元的数据元中的用户数据直接输出。
输出处理单元也可以包括第二输出子单元,第二输出子单元用于在检错判决结果为数据错误时,读取第一扩展数据元所在扩展数据块的纠错数据元中的纠错数据,根据该纠错数据对第一扩展数据元的数据元中的用户数据进行纠错后输出。
图6为本发明实施例中数据检测装置的另一种结构图。与图5相比,图6所示的实施例中,数据检测装置还包括检错和纠错数据生成模块320。检错和纠错数据生成模块320用于在写数据时,以设置模块330所设置的扩展数据元作为检错单位生成检错数据存储于校验位,以设置模块330所设置的扩展数据块作为纠错单位生成纠错数据并存储于纠错数据元。
在本发明的其他实施例中,检错和纠错数据生成模块中可以进一步包括生成单元、查找单元和写入单元。生成单元用于将要写入的数据记为第二数据,将第二数据要写入的扩展数据元记为第二扩展数据元,根据第二数据生成该第二数据的检错数据和纠错数据。查找单元用于在写数据时,根据写地址找到第二扩展数据元用于。写入单元用于将第二数据写入到第二扩展数据元的数据元中,将第二数据的检错数据存储到第二扩展数据元的校验位中;将第二数据的纠错数据存储到的第二扩展数据元所在扩展数据块的纠错数据元中。
本发明的数据读写装置,将检错和纠错功能分开,从两个维度分别保存检错和纠错信息,分级进行检错和纠错,大大缩短了数据的读取时间,提高了系统效率,降低了系统功耗。
本发明还提出了一种数据存储系统。
图7为本发明实施例中数据存储系统的结构图。如图7所示,本实施例中,数据存储系统包括存储器100、中央控制器200和数据读写装置300,其中,数据读写装置300即为本发明前述所提出的数据读写装置。
图7所示数据存储系统中,中央控制器200用于向数据读写装置300发送用户的写数据,和接收从数据读写装置300返回的读数据;数据读写装置300用于将根据中央控制器200发送的写数据生成检错数据和纠错数据,并将写数据及该写数据的检错数据和纠错数据输出给存储器100,以及,对存储器100返回的读数据进行检错、纠错后返回给中央控制器200;存储器100用于存储数据读写装置300输出的写数据及该写数据的检错数据和纠错数据,以及向数据读写装置300返回读数据。
本发明的数据存储系统采用本发明前述的数据读写方法进行检错和纠错,将检错和纠错功能分开,从两个维度分别保存检错和纠错信息,分级进行检错和纠错,从而大大缩短了数据的读取时间,提高了系统效率,降低了系统功耗。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种数据读写方法,其特征在于,将存储器划分为多个扩展数据块,每个扩展数据块包括多个扩展数据元和至少一个扩展纠错数据元,每个扩展数据元包括用户数据元和与该用户数据元对应的校验位,每个扩展纠错数据元包括纠错数据元,所述多个用户数据元构成数据块,每个用户数据元用于存储用户数据,所述纠错数据元用于存储所述数据块的纠错数据,所述校验位用于存储该校验位所对应的用户数据元的检错数据,所述数据读写方法包括:
读数据时,以所述扩展数据元作为检错单位进行检错,以所述扩展数据块作为纠错单位进行纠错:将要读取的数据记为第一数据,将第一数据所在的扩展数据元记为第一扩展数据元,在读数据时,读出第一扩展数据元,根据读出的第一扩展数据元的校验位中的检错数据进行检错判决,根据检错判决结果对第一扩展数据元的数据元中的用户数据进行输出处理,其中,在检错判决结果为数据正确时,将第一扩展数据元的数据元中的用户数据直接输出,在检错判决结果为数据错误时,读取第一扩展数据元所在扩展数据块的纠错数据元中的纠错数据,根据该纠错数据对第一扩展数据元的数据元中的用户数据进行纠错后输出;
写数据时,以所述扩展数据元作为检错单位生成检错数据存储于所述校验位,以所述扩展数据块作为纠错单位生成纠错数据并存储于所述纠错数据元。
2.根据权利要求1所述的数据读写方法,其特征在于,所述用户数据元的长度等于存储器的有效数据位宽。
3.根据权利要求1所述的数据读写方法,其特征在于,还包括:
读数据时生成纠错数据,并与存储于所述纠错数据元的纠错数据进行比较,若两者一致,则输出数据,若两者不一致,则读取存储于所述纠错数据元中的纠错数据对需读出的数据进行纠错后再输出。
4.根据权利要求1所述的数据读写方法,其特征在于,所述校验位的长度等于或大于1比特。
5.一种数据读写装置,其特征在于,包括:
设置模块,用于将存储器划分为多个扩展数据块,每个扩展数据块包括多个扩展数据元和至少一个扩展纠错数据元,每个扩展数据元包括用户数据元和与该用户数据元对应的校验位,每个扩展纠错数据元包括纠错数据元,所述多个用户数据元构成数据块,每个用户数据元用于存储用户数据,所述纠错数据元用于存储所述数据块的纠错数据,所述校验位用于存储该校验位所对应的用户数据元的检错数据;
检错和纠错模块,用于在读数据时,以所述扩展数据元作为检错单位进行检错,以所述扩展数据块作为纠错单位进行纠错;及
检错和纠错数据生成模块,用于在写数据时,以所述扩展数据元作为检错单位生成检错数据存储于所述校验位,以所述扩展数据块作为纠错单位生成纠错数据并存储于所述纠错数据元;
所述检错和纠错模块中包括读取单元、检错单元和输出处理单元,其中,读取单元用于将要读取的数据记为第一数据,将第一数据所在的扩展数据元记为第一扩展数据元,在读数据时,读出第一扩展数据元,检错单元用于根据读取单元所读出的第一扩展数据元的校验位中的检错数据进行检错判决,输出处理单元用于根据检错单元的检错判决结果对第一扩展数据元的数据元中的用户数据进行输出处理;
其中,输出处理单元包括第一输出子单元,第一输出子单元用于在检错判决结果为数据正确时,将第一扩展数据元的数据元中的用户数据直接输出;输出处理单元还包括第二输出子单元,第二输出子单元用于在检错判决结果为数据错误时,读取第一扩展数据元所在扩展数据块的纠错数据元中的纠错数据,根据该纠错数据对第一扩展数据元的数据元中的用户数据进行纠错后输出。
6.权利要求5所述的数据读写装置,其特征在于,所述用户数据元的长度等于存储器的有效数据位宽。
7.根据权利要求5所述的数据读写装置,其特征在于,所述校验位的长度等于或大于1比特。
8.一种数据存储系统,其特征在于,包括中央控制器、存储器和权利要求5至7任一项所述的数据读写装置,其中:
所述中央控制器,用于向所述数据读写装置发送用户的写数据,和接收从所述数据读写装置返回的读数据;
所述数据读写装置,用于将根据所述中央控制器发送的写数据生成检错数据和纠错数据,并将所述写数据及该写数据的检错数据和纠错数据输出给所述存储器,以及,对所述存储器返回的读数据进行检错、纠错后返回给所述中央控制器;
所述存储器,用于存储所述数据读写装置输出的写数据及该写数据的检错数据和纠错数据,以及向所述数据读写装置返回读数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210098473.0A CN103365737B (zh) | 2012-04-06 | 2012-04-06 | 数据读写方法、读写装置及数据存储系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210098473.0A CN103365737B (zh) | 2012-04-06 | 2012-04-06 | 数据读写方法、读写装置及数据存储系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103365737A CN103365737A (zh) | 2013-10-23 |
CN103365737B true CN103365737B (zh) | 2016-09-14 |
Family
ID=49367155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210098473.0A Active CN103365737B (zh) | 2012-04-06 | 2012-04-06 | 数据读写方法、读写装置及数据存储系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103365737B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106845289A (zh) * | 2015-12-07 | 2017-06-13 | 国民技术股份有限公司 | 一种安全芯片及其非易失性存储控制装置、方法 |
CN108874576B (zh) * | 2017-05-10 | 2022-01-07 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种基于纠错编码的数据存储系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1467731A (zh) * | 2002-06-19 | 2004-01-14 | ������������ʽ���� | 码纠错装置 |
CN101080875A (zh) * | 2005-09-01 | 2007-11-28 | 日本电信电话株式会社 | 纠错方法以及装置 |
CN101502001A (zh) * | 2006-01-18 | 2009-08-05 | 晟碟以色列有限公司 | 在多电平单元存储设备内安排数据的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3892832B2 (ja) * | 2003-08-11 | 2007-03-14 | 株式会社東芝 | 半導体記憶装置 |
-
2012
- 2012-04-06 CN CN201210098473.0A patent/CN103365737B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1467731A (zh) * | 2002-06-19 | 2004-01-14 | ������������ʽ���� | 码纠错装置 |
CN101080875A (zh) * | 2005-09-01 | 2007-11-28 | 日本电信电话株式会社 | 纠错方法以及装置 |
CN101502001A (zh) * | 2006-01-18 | 2009-08-05 | 晟碟以色列有限公司 | 在多电平单元存储设备内安排数据的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103365737A (zh) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102645572B1 (ko) | 메모리 시스템 및 그의 동작 방법 | |
CN103119569B (zh) | 基于存储条的非易失性多级存储器操作 | |
US9292382B2 (en) | Codewords that span pages of memory | |
US20140082264A1 (en) | Nand flash storage chip checking method and device | |
CN104272393A (zh) | 为存储器的块调整编程步长的系统和方法 | |
US10248497B2 (en) | Error detection and correction utilizing locally stored parity information | |
CN103473146A (zh) | 存储器控制方法、存储器控制器以及电子装置 | |
KR20100082710A (ko) | 데이터 메모리 디바이스 및 인터페이스 에러 검출 및 처리 논리를 갖는 제어기 | |
CN103038830A (zh) | 借助元数据标签的非规则奇偶校验分布检测 | |
CN101573694A (zh) | 用于小数据结构的ecc保护的方法、系统和装置 | |
US8839072B2 (en) | Access control apparatus, storage apparatus, and method | |
US20190065397A1 (en) | Methods of memory address verification and memory devices employing the same | |
TWI528372B (zh) | 資料儲存裝置以及揮發式記憶體的資料校驗方法 | |
US11556414B2 (en) | Memory device | |
US20160139989A1 (en) | Global error correction | |
US8566689B2 (en) | Data integrity units in nonvolatile memory | |
CN104658609A (zh) | 用于存储器系统的纠错码分布的方法和系统 | |
US20230195566A1 (en) | Memory device crossed matrix parity | |
CN103365737B (zh) | 数据读写方法、读写装置及数据存储系统 | |
US8661320B2 (en) | Independent orthogonal error correction and detection | |
CN104794019B (zh) | 一种嵌入式存储器的数据保护方法及装置 | |
US10579470B1 (en) | Address failure detection for memory devices having inline storage configurations | |
CN103019883B (zh) | 一种内存纠错方法及系统 | |
KR101645829B1 (ko) | 장치들 및 유효 마스크들을 저장하고 장치들을 동작시키는 방법들 | |
CN108009043A (zh) | 内联错误检测和校正技术 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |