CN103365731B

CN103365731B - 一种降低处理器软错误率的方法和系统

Info

Publication number: CN103365731B
Application number: CN201310267669.2A
Authority: CN
Inventors: 尹一笑; 陈云霁; 胡伟武
Original assignee: Institute of Computing Technology of CAS
Current assignee: Institute of Computing Technology of CAS
Priority date: 2013-06-28
Filing date: 2013-06-28
Publication date: 2016-07-06
Anticipated expiration: 2033-06-28
Also published as: CN103365731A

Abstract

本发明公开了一种降低处理器软错误率的方法和系统。包括：预测模型构建步骤，使用机器学习的方法构建预测模型，来预测可以低开销地降低处理器软错误率的处理器最佳配置；识别程序片段步骤，在程序运行过程中，将程序分成若干连续的程序片段；统计特征获取步骤，在程序片段初始运行的一小段时间内，获取程序片段的统计特征；最佳配置预测步骤，将获取的统计特征输入预测模型，预测出程序片段相应的处理器最佳配置作为预测结果；调节步骤，根据预测结果，调节处理器部件配置，从而在保持或者提高性能功耗比的情况下，降低处理器的软错误率。本发明通过动态调节处理器部件配置，实现低开销地降低处理器软错误率的目的。

Description

一种降低处理器软错误率的方法和系统

技术领域

本发明涉及处理器可靠性技术，尤其涉及一种低开销地降低处理器软错误率的方法和系统。

背景技术

随着摩尔定律的继续有效，单芯片上集成的晶体管数目仍然保持指数增长趋势。半导体设备，尤其是处理器，在功能和性能方面都得到了极大的提升。但是，每一次技术革新也引入了一些新的阻碍技术发展的问题。近年来，由于高能粒子轰击半导体器件引起逻辑位翻转，而导致的软错误已经显现。随着芯片技术的不断发展，软错误已经成为阻碍芯片发展的一个重要问题。

当诸如宇宙射线的中子和包装材料的阿尔法粒子等高能粒子，穿过半导体设备产生电子空穴对时，可能导致单逻辑位翻转。晶体管的源极和漏极聚集电荷。当电荷积累到一定数量的时候，锁存器、SRAMcell、gate等逻辑设备的状态就会发生翻转，于是将逻辑错误引入到芯片的运算过程中。由于这种错误并不会导致设备的永久性故障，所以称之为软错误或暂态错误。

单逻辑位翻转导致的软错误率是由粒子通量和芯片特性共同决定的。粒子通量与所处的环境相关。例如：海拔1500米的宇宙射线中子通量是海平面的4～6倍。与软错误率相关的芯片特性包括可存储的电荷量、易受攻击的横截面面积和电荷聚集的效率。随着特征尺寸的不断缩小，每个器件可存储的电荷量越来越小，越来越容易发生逻辑位翻转，从而导致软错误。可是，缩小的横截面却使得器件不太容易受到粒子攻击。因此，对于锁存器和SRAM，这两种影响可以相互抵消。也就是说，在指定海拔，每一个锁存器和SRAM位的软错误率大致恒定。但是，在没有纠错方案的情况下，芯片的软错误率会随着芯片晶体管数目的增加而升高。因此，随着芯片上集成的晶体管数量的指数增长，处理器芯片的软错误率也呈指数增长趋势。

在工业界，由宇宙射线产生的软错误导致的事故时有发生。2000年，SunMicrosystems公司承认宇宙射线攻击未保护的cache和memory正是使得大多数运行在它的企业服务器旗舰产品上的客户网站发生随机崩溃的原因。由于这次事故，Sun的一个重要客户转投到IBM。1996年，Normand公司报告称，通过分析一些大型计算机系统的错误日志，发现很多事故是由于宇宙射线攻击导致的。对宇宙射线的恐惧，使得富士通公司对SPARC处理器80%的锁存器使用一些故障检测措施加以保护。

处理器部件的AVF（architecturalvulnerabilityfactor）指的是在处理器部件中发生的一个逻辑位翻转会转变成在程序输出中可见的错误的概率。分支预测器的AVF是0%，而程序计数器的AVF约等于100%。因为在程序计数器中发生的错误几乎一定会导致不正确的指令被执行。大多数部件的AVF都在0～100%之间。处理器部件的实际软错误率是原始软错误率与AVF的乘积。所有处理器部件的实际软错误率之和等于整个处理器的实际软错误率。不同的目标市场，对处理器的软错误率要求不同。处理器架构师可以通过察看计算出的处理器的实际软错误率，来决定处理器设计是否满足目标市场对处理器的软错误率要求。

发明内容

本发明的目的在于：保持或者提高性能功耗比的情况下，在程序运行过程中，通过动态调节处理器部件配置来降低处理器软错误率。

本发明公开了一种降低处理器软错误率的方法，包括：

预测模型构建步骤，使用机器学习的方法构建预测模型，来预测可以低开销地降低处理器软错误率的处理器最佳配置；

识别程序片段步骤，在程序运行过程中，将程序分成若干连续的程序片段；

统计特征获取步骤，在程序片段初始运行的一小段时间内，获取程序片段的统计特征；

最佳配置预测步骤，将程序片段的统计特征输入预测模型，预测出程序片段相应的处理器最佳配置作为预测结果；

调节步骤，根据预测结果，调节处理器部件配置，从而在保持或者提高性能功耗比的情况下，降低处理器的软错误率。

统计特征分为第一类统计特征和第二类统计特征；其中，第一类特征是由处理器计数器统计获得的，第二类特征是针对处理器部件的统计量。

第一类统计特征为：队列的平均占用率、处理器功能部件的个数、寄存器的平均使用率、cache访问次数和缺失率、分支预测的访问次数和缺失率、每个时钟周期执行的指令数；第二类统计特征为处理器部件的使用情况。

预测模型构建步骤进一步包括：

在统计特征空间X和处理器最佳配置空间Y之间，构建预测模型：f:X→Y；其中，在统计特征向量x(x₁,x₂,...,x_i,...,x_n)条件下，满足maxP(y_a|x)的发生概率最大的处理器配置向量y(y₁,y₂,...,y_j,...,y_m)为处理器最佳配置；其中，每一种处理器部件配置y_a对于统计特征向量是条件独立的，maxP(y_a|x)的y_a的值是处理器部件配置y_a的最佳配置。

处理器部件配置参数包括：取指宽度、ROB大小、LSQ大小、寄存器个数、寄存器读端口个数、寄存器写端口个数、BTB大小、L1Icache大小、L1Dcache大小、L2Dcache大小。

第二类特征采用直方图的方式统计。

第二类统计特征针对的处理器部件包括：ALU、队列、寄存器、cache、分支预测器。

本发明还公开了一种降低处理器软错误率的系统，包括：

预测模型构建模块，用于使用机器学习的方法构建预测模型，来预测可以低开销地降低处理器软错误率的处理器最佳配置；

识别程序片段模块，在程序运行过程中，将程序分成若干连续的程序片段；

统计特征获取模块，在程序片段初始运行的一小段时间内，获取程序片段的统计特征；

最佳配置预测模块，将程序片段的统计特征输入预测模型，预测出程序片段相应的处理器最佳配置作为预测结果；

调节模块，根据预测结果，调节处理器部件配置，从而在保持或者提高性能功耗比的情况下，降低处理器的软错误率。

本发明的有益效果在于：

使用机器学习的方法构建预测模型，在程序运行过程中，预测程序片段相应的处理器最佳配置作为预测结果，并根据预测结果，动态调节处理器部件配置，从而在保持或者提高性能功耗比的情况下，降低处理器软错误率。

附图说明

图1为本发明的降低处理器软错误率的方法的流程图；

图2为本发明的降低处理器软错误率的方法的逻辑示意图；

图3为本发明的降低处理器软错误率的系统的模块图。

具体实施方式

下面结合实施例和附图对本发明的技术方案进行详细地介绍。

图1为本发明的降低处理器软错误率的方法的流程图，包括：预测模型构建步骤（S11）、识别程序片段步骤（S12）、统计特征获取步骤（S13）、最佳配置预测步骤（S14）和调节步骤（S15）。

预测模型构建步骤（S11），使用机器学习的方法构建预测模型，来预测可以低开销地降低处理器软错误率的处理器最佳配置。

在统计特征空间X和处理器最佳配置空间Y之间，使用机器学习的方法构建预测模型f:X→Y。为了建立预测模型，使用x(x₁,x₂,...,x_i,...,x_n)来代表程序片段的统计特征向量x（n维），其中x_i表示第一类统计特征或者第二类统计特征；使用y(y₁,y₂,...,y_j,...,y_m)表示可动态调节的处理器部件配置向量y（m维），其中y_j表示一种处理器部件的配置，i、j、n、m为正整数。在统计特征向量x(x₁,x₂,...,x_i,...,x_n)条件下，满足maxP(y_a|x)的发生概率最大的处理器部件配置向量y(y₁,y₂,...,y_j,...,y_m)为处理器最佳配置。每一种处理器部件配置对于统计特征向量是条件独立的，所以因此，满足maxP(y_a|x)的y_a的值是处理器部件配置y_a的最佳配置。

表1为处理器部件配置及其可调节的范围和幅度，包括10个不同处理器部件配置，总的设计空间高达261,120,000，可以反映绝大多数高性能乱序执行超标量处理器的设计空间。

表1

处理器部件配置	数值变化范围和幅度	个数
			取指宽度	2,4,6,8	4
ROB大小	32→160:8+	17
			LSQ大小	8→80:8+	10
寄存器个数	40→160:8+	16
			寄存器读端口个数	2→16:2+	8
寄存器写端口个数	1→8:1+	8
			BTB大小	1K,2K,4K	3
L1Icache大小	8K→128K:2*	5
			L1Dcache大小	8K→128K:2*	5
L2Dcache大小	256K→4M:2*	5

为了构建预测模型，需要在设计空间中选取最佳配置做为训练数据。本发明的实施例中，使用编译好的26个SPECCPU2000基准程序作为训练数据集，使用SimPoint从每个基准程序中萃取出10个大小为10,000,000条指令的程序片段。对每一个程序片段，在设计空间中任意均匀采样1000次，从中选出使得ips³/watt/SER数值最大的配置，用来近似真正的最佳配置。本实施例中，使用机器学习方法构建预测模型，用来识别程序片段的统计量和最佳配置之间的关系。本实施例中构建的预测模型为贝叶斯条件概率模型，也可以使用其他的非线性模型，比如：神经网络等。

贝叶斯条件概率模型的原理如下：

将每个统计特征x_i按照数值大小均分为若干连续区间，构建统计特征设计空间。通过计算先验概率得出p(y_a|x)，其中：

p (y_{a} | x) = \frac{p (x | y_{a}) p (y_{a})}{p (x)},

对于一个程序片段，p(x)是相同的，所以p(y_a|x)∝p(x|y_a)p(y_a)，其中：

p (x | y_{a}) = \frac{N_{a, x}}{N_{a}},

p (y_{a}) = \frac{N_{a}}{N_{total}},

N_a,x表示x所在设计空间点上y_a的次数，N_a表示y_a发生的次数，N_total表示训练样本总个数。因此，由于N_total是常量，所以p(y_a|x)∝N_a,x。

综上所述，根据公式推导得出p(y_a|x)∝N_a,x。也就是说，选择满足maxP(y_a|x)的y_a，实际上等同于选择在x所在的设计空间点上次数最多的y_a，即为相应处理器部件的最佳配置。

识别程序片段步骤（S12），在程序运行过程中，将程序分成若干连续的程序片段。识别程序片段的方法有很多种，可以使用基本块信息捕获程序特性来识别程序片段，也可以使用实时性能参数统计信息来识别程序片段。

统计特征获取步骤（S13），在程序片段初始运行的一小段时间内，获取程序片段的统计特征。统计特征分为第一类统计特征和第二类统计特征，第一类统计特征可以使用目前大多数处理器具备的计数器进行统计，举例而言，第一类统计特征包括：队列的平均占用率、处理器功能部件的个数、寄存器的平均使用率、cache访问次数和缺失率、分支预测的访问次数和缺失率、每个时钟周期执行的指令数（IPC，instructionspercycle）。第二类统计特征由一些更先进且在真实机器上容易获取的统计量组成，举例而言，第二类统计特征是关于ALU、队列、寄存器、cache、分支预测这些主要处理器部件的统计量，第二类统计特征为它们的使用情况。表2中列举了一些第一类统计特征，表3中列举了一些第二类统计特征。

表2

第一类统计特征
	队列的平均占用率
处理器功能部件的个数
	寄存器的平均使用率
cache访问次数
	cache缺失率
分支预测的访问次数
	分支预测的缺失率

每个时钟周期执行的指令数IPC

表3

第二类统计特征
	ALU使用情况（直方图）
存储器端口使用情况（直方图）
	队列
队列使用情况（直方图）
	分支预测错误指令比例（%）
寄存器
	寄存器使用情况（直方图）
寄存器读端口使用情况（直方图）
	寄存器写端口使用情况（直方图）
cache
	栈距离（直方图）
块重用距离（直方图）
	组重用距离（直方图）
分支预测
	BTB重用距离（直方图）
分支预测错误率（%）
	流水线深度
CPI

第二类统计特征可以采用直方图的方式统计（直方图可以记录一段时间内事件的分布情况，准确反映程序对处理器部件的需求）。直方图中的每一竖条分别记录了统计量的一个特定数值的拍数，比如：有100拍某队列的占用项数为16，有200拍该队列的占用项数为32。

最佳配置预测步骤（S14），将程序片段的统计特征输入预测模型，预测出程序片段相应的处理器最佳配置作为预测结果。

在程序运行过程中，获取统计特征向量x，选择x所在设计空间点上次数最多的处理器部件配置向量y，即为该程序片段最佳配置。

调节步骤（S15），根据预测结果，调节处理器部件配置参数，使得程序片段在调节后的处理器上继续运行，在保持或者提高性能功耗比的情况下，降低处理器的软错误率。

本发明使用机器学习的方法构建预测模型；预测模型构建好之后，只要当程序执行到新的程序片段，硬件就会去获取新程序片段的一些能够代表新程序片段的特征；并将获取的特征输入到构建好的预测模型，获得处理器最佳配置；然后根据模型预测出的处理器最佳配置，动态调节处理器部件配置，程序片段在调节后的处理器上继续运行，从而使得在保持或者提高性能功耗比的情况下，降低处理器的软错误率。

图2为本发明的降低处理器软错误率的方法的逻辑示意图。首先，检测到新的程序片段；接着，在程序片段初始运行的一小段时间内，采集该程序片段的统计量；然后，使用程序片段的统计量（统计特征）和事先已构建的预测模型，预测出程序片段相应的处理器最佳配置；最后，根据处理器最佳配置，调节处理器部件配置，使得程序片段在调节后的处理器上继续运行。

图3为本发明的降低处理器软错误率的系统的模块图，包括：预测模型构建模块（S31）、识别程序片段模块（S32）、统计特征获取模块（S33）、最佳配置预测模块（S34）和调节模块（S35）。

预测模型构建模块，使用机器学习的方法构建预测模型，用于预测可以低开销地降低处理器软错误率的处理器最佳配置；

识别程序片段模块，用于在程序运行过程中，将程序分成若干连续的程序片段；

统计特征获取模块，用于在程序片段初始运行的一小段时间内，获取程序片段的统计特征；

最佳配置预测模块，用于将程序片段的统计特征输入预测模型，预测出程序片段相应的处理器最佳配置作为预测结果；

调节模块，用于根据预测结果，调节处理器部件配置，从而在保持或者提高性能功耗比的情况下，降低处理器的软错误率。

因为图3中降低处理器软错误率的系统与图1的方法对应，所以其详细的描述请参见上述方法的内容。

以上，仅是本发明的较佳实施例，并非对本发明作任何形式上的限制，任何所属技术领域的技术人员，若在不脱离本发明所提出技术特征的范围内，利用本发明所公开的技术内容所做出局部更动或修改的等效实施例，并且未脱离本发明的技术特征内容，均仍属于本发明技术特征的范围内。

Claims

1.一种降低处理器软错误率的方法，其特征在于，包括：

统计特征获取步骤，在所述程序片段初始运行的一小段时间内，获取所述程序片段的统计特征；

最佳配置预测步骤，将所述程序片段的统计特征输入所述预测模型，预测出所述程序片段相应的处理器最佳配置作为预测结果，所述统计特征分为第一类统计特征和第二类统计特征；其中，所述第一类统计特征是由处理器计数器统计获得的，所述第二类统计特征是针对处理器部件的统计量；

调节步骤，根据所述预测结果，调节处理器部件配置，从而在保持或者提高性能功耗比的情况下，降低处理器的软错误率。

2.如权利要求1所述的降低处理器软错误率的方法，其特征在于，所述第一类统计特征为：队列的平均占用率、处理器功能部件的个数、寄存器的平均使用率、cache访问次数和缺失率、分支预测的访问次数和缺失率、每个时钟周期执行的指令数；所述第二类统计特征为所述处理器部件的使用情况。

3.如权利要求1所述的降低处理器软错误率的方法，其特征在于，所述预测模型构建步骤进一步包括：

在统计特征空间X和处理器最佳配置空间Y之间，构建预测模型：f:X→Y；其中，在统计特征向量x(x₁,x₂,...,x_i,...,x_n)条件下，满足maxP(y_a|x)的发生概率最大的处理器配置向量y(y₁,y₂,...,y_j,...,y_m)为处理器最佳配置；其中，每一种处理器部件配置y_a对于统计特征向量是条件独立的，maxP(y_a|x)的y_a的值是处理器部件配置y_a的最佳配置，i、j、n、m为正整数。

4.如权利要求3所述的降低处理器软错误率的方法，其特征在于，所述处理器部件配置参数包括：取指宽度、ROB大小、LSQ大小、寄存器个数、寄存器读端口个数、寄存器写端口个数、BTB大小、L1Icache大小、L1Dcache大小、L2Dcache大小。

5.如权利要求1所述的降低处理器软错误率的方法，其特征在于，所述第二类统计特征采用直方图的方式统计。

6.如权利要求1所述的降低处理器软错误率的方法，其特征在于，所述第二类统计特征针对的处理器部件包括：ALU、队列、寄存器、cache、分支预测器。

7.一种降低处理器软错误率的系统，其特征在于，包括：

统计特征获取模块，在所述程序片段初始运行的一小段时间内，获取所述程序片段的统计特征；

最佳配置预测模块，将所述程序片段的统计特征输入所述预测模型，预测出所述程序片段相应的处理器最佳配置作为预测结果，所述统计特征分为第一类统计特征和第二类统计特征；其中，所述第一类统计特征是由处理器计数器统计获得的，所述第二类统计特征是针对处理器部件的统计量；

调节模块，根据所述预测结果，调节处理器部件配置，从而在保持或者提高性能功耗比的情况下，降低处理器的软错误率。

8.如权利要求7所述的降低处理器软错误率的系统，其特征在于，所述第一类统计特征为：队列的平均占用率、处理器功能部件的个数、寄存器的平均使用率、cache访问次数和缺失率、分支预测的访问次数和缺失率、每个时钟周期执行的指令数；所述第二类统计特征为所述处理器部件的使用情况。