CN103311932A - 一种基于链式svg的双dsp控制系统 - Google Patents

Abstract

本发明公开了一种基于链式SVG的双DSP控制系统，包括采用双DSP和FPGA，双DSP按照主从进行功能划分，从DSP读取电压和电流信息，执行核心算法，计算出调制波信息，并将其提供给FPGA，FPGA进行模拟量采样，产生PWM脉冲信号，将其编码后转换为光信号送至相应的功率模块，主DSP采集功率模块状态及外部开关状态，并对这些状态进行逻辑控制和指令发送。本发明采用双DSP+FPGA作为控制平台的硬件核心，并在此基础上针对链式SVG的控制需求进行合理的控制软件设计，根据不同CPU的优点设计相应的功能模块，各功能模块通过内部寄存器、总线等进行数据交换、处理，整套控制系统结构紧凑、运行快速有效。

Description

一种基于链式SVG的双DSP控制系统

技术领域

本发明涉及一种基于链式SVG的双DSP控制系统，属于电力电子技术应用领域。

背景技术

随着社会生产生活对电能质量的要求越来越高，无功补偿技术的研究与应用得到越来越广泛的关注。目前高压无功补偿装置的主电路拓扑主要有二极管钳位式多电平、飞跨电容型多电平和链式H桥型多电平，其中链式H桥型多电平拓扑由于其等效开关频率高，以技术成熟价格低廉的低压IGBT作为主要功率器件，模块化结构设计，易于实现冗余等诸多优点而获得了广泛的应用。

采用链式H桥型拓扑结构的SVG装置，通过低压功率模块串联实现高电压输出，一套SVG装置由众多功率模块组成，如图1所示，10kV链式静止无功补偿装置的每一相均由12个功率模块串联组成，一套10kV链式静止无功补偿装置共包含36个功率模块。而当系统电压等级升高时，装置需要的功率模块数量会更多，如35kV直接并网型链式静止无功补偿装置需要42*3个功率模块。控制系统需要完成无功功率及谐波检测、电流跟踪控制、保护、通讯等功能，此外还需对每一个链节的直流母线电压进行闭环控制，庞大的计算量对控制系统的实时性和可靠性提出了较高的要求。

目前链式高压静止无功发生器的控制系统主要采用多级控制器的电气结构，或在静止无功发生器的主电路中增加进线移相变压器，取消谐波检测和补偿功能，以此减少控制系统的计算量。采用多级控制器的电气结构，其运算能力能够满足链式高压静止无功发生器的控制需求，但具体无论是采用主控器+分相控制器结构，还是采用主CPU板+从脉冲发生版的结构，其控制系统均较为复杂，主从控制器之间的数据交换的快速性和可靠性对整个装置的性能有很大影响；增加进线移相变压器和取消谐波检测功能的作法，避免了功率模块直流母线稳定控制以及谐波检测的运算需求，但其缺点显而易见，系统硬件成本增加，功率回路和接线复杂，装置功能也较为单一。

发明内容

本发明所要解决的技术问题在于提供一种结构简单、运算能力强、可靠性高的适用于链式高压静止无功发生器的双DSP控制系统。

为了解决上述问题，本发明提供一种基于链式SVG的双DSP控制系统，主要包括至少两片数字信号处理器DSP、一片现场可编程门阵列FPGA和若干片AD模数转换芯片，模拟信号调理电路和光电信号转换电路，所述两片数字信号处理器DSP按照主从进行功能划分，通过现场可编程门阵列FPGA的RAM管理器进行高速数据交换；所述主DSP通过总线BUS1与FPGA相连，并且分别通过CAN总线和SCI通讯线与开入开出管理模块和人机通讯管理模块相连；所述主DSP还与实时时钟，铁电存储器和RAM1相连；所述从DSP通过总线BUS2与FPGA相连，从DSP还连接有RAM2；所述RAM1和RAM2为主DSP和从DSP进行代码仿真提供存储空间；所述FPGA通过总线BUS3与光电信号转换电路相连，光电信号转换电路与功率模块相连；所述FPGA连接有AD模数转换芯片，通过模拟信号调理电路，接入模拟量接口。

前述的从DSP读取FPGA中的模拟量信息以及各功率模块的直流母线信息，通过执行底层核心算法，计算出补偿无功或谐波所需的调制波信息，并将此信息送到与其相连的数据总线BUS2上供FPGA读取。

前述的主DSP扫描开关量状态，并执行人机通讯程序，通过总线BUS1读取设备运行状态、功率模块运行状态并按照一定的通讯协议送至人机通讯管理模块；所述主DSP接收人机通讯管理模块的控制指令，对控制指令、开关量状态、设备运行状态进行逻辑处理，响应人机通讯管理模块的控制指令。

前述的控制系统与功率模块之间通过3n对光纤进行数据传输，n为每相功率模块串联级数，每对光纤均由上行通讯光纤和下行通讯光纤组成：上行通讯信号的串行信息包括功率模块的运行状态、直流母线电压以及温度信息；下行通讯信号的串行信息包括功率开关器件的PWM脉冲信号和闭锁信号。

前述的开入开出管理模块采集系统的控制开入量以及辅助系统的状态开入量，并执行主DSPA给出的开出命令，包括报警、保护动作、运行状态指示。

前述的人机通讯管理模块用以实现人机通讯功能，提供RS485、RS232或以太网接口，方便接入触摸屏、上位机或用户后台中控系统。

前述的FPGA采集模拟信号以及功率模块的工作状态，主要包括以下功能模块：

看门狗单元：用于接收主从DSP向FPGA定时发送的状态脉冲信号，判断CPU的工作状态，当主DSP喂狗信号出现异常时，FPGA将主动复位主DSP；当从DSP喂狗信号出现异常时，FPGA将封锁PWM脉冲发生器输出，并复位从DSP；

RAM管理器：为不同的CPU及FPGA内部的功能单元分配了读写权限以及优先级，规范了FPGA寄存器的读写操作，提高了运行效率；

AD模块：用于控制AD模数转换芯片按照一定的采样率进行工作，读取AD模数转换芯片转换结果并存储于相应的寄存器；

编码/译码模块：用于与功率模块通讯时的解码/译码，编码/译码模块将功率模块上传的串行信号解码为并行信号并存储于相应的寄存器，从PWM脉冲发生器读取模块的工作指令并转换成串行信号，由光纤下传至功率模块；

PWM脉冲发生器：用于执行PWM调制，产生各级功率模块工作所需的PWM脉冲信号，并按照预定规则将PWM脉冲信号分配到各功率模块；

所述看门狗单元与主DSP和从DSP相连接；所述主DSP和从DSP通过地址总线ADD和数据总线DATA与RAM管理器相连；所述AD模块与AD模数转换芯片的输出端相连，AD模块的输出端与RAM管理器相连；所述译码模块与光电信号转换电路的输出端相连，译码模块的输出端与RAM管理器相连；所述RAM管理器与PWM脉冲发生器相连，PWM脉冲发生器的输出端与编码模块相连，编码模块的输出端与光电信号转换电路相连。

前述的控制系统采用分层控制策略，分为底层控制，中间层控制和顶层控制；

所述底层控制由从DSP执行，从DSP通过数据总线BUS2由FPGA读取所需的电压、电流数据，执行核心算法，完成无功电流检测、谐波电流检测、母线电压闭环控制以及电流闭环控制，产生系统运行所需调制波的幅值m和相位θ；

所述中间层控制由FPGA执行，用以进行模拟量采样、输入输出信号预处理、功率模块直流母线电压平衡算法以及功率模块信息处理；

所述顶层控制由主DSP执行，实现通讯的控制，包括通讯协议转换、通讯状态监测、控制参数存储以及事件记录、故障记录。

本发明所实现的控制系统适合于不同拓扑结构的高压静止无功补偿器，尤其适合于运算量较大的链式高压静止无功发生器，整个控制系统集成在一台机箱中，以双DSP+FPGA为核心，配置灵活，运算能力强，可靠性高。

附图说明

图1为典型链式SVG系统电路接线图；

图2为本发明的基于链式SVG的双DSP控制系统原理图；

图3为本发明FPGA内部结构示意图；

图4为本发明中PWM脉冲发生器（以A相为例）内部功能示意图。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步描述：

如图1所示，链式SVG通过升压变压器T1并联在电源公共端的总线BUS1上，第一电流互感器CT1采集电网馈线FB1的电流信号，第二电流互感器CT2采集SVG的输出电流信号，第一电压互感器PT1采集考核点BUS1的电压信号，上行控制光纤LK1S传输阀体状态信息和直流母线信息到控制系统，下行控制光纤LK2S传输PWM脉冲信号到阀体，控制系统采集第一电流互感器CT1、第二电流互感器CT2、第一电压互感器PT1以及上行控制光纤LK1S的信息，并进行大量的处理和计算，得到相应的PWM脉冲信号，阀体通过下行控制光纤LK2S得到PWM脉冲指令并执行相应的开关动作，向电网输出所需的无功电流或谐波电流。

本发明的控制系统采用双DSP控制系统，如图2所示，

主要包括至少两片数字信号处理器DSP、一片现场可编程门阵列FPGA和若干片AD模数转换芯片，实时时钟、铁电存储器、模拟信号调理电路和光电信号转换电路，其中两片数字信号处理器DSP按照主从进行功能划分，通过现场可编程门阵列FPGA的RAM管理器进行高速数据交换；

主DSP通过总线BUS1与FPGA相连，并且分别通过CAN总线和SCI通讯线与开入开出管理模块和人机通讯管理模块相连，开入开出管理模块用以采集系统的控制开入量以及辅助系统的状态开入量，并执行主DSPA给出的开出命令，包括报警、保护动作、运行状态指示；人机通讯管理模块用以实现人机通讯功能，提供RS485、RS232或以太网接口，方便接入触摸屏、上位机或用户后台中控系统；主DSP还与实时时钟，铁电存储器和RAM1相连；主DSP主要用于扫描开关量状态，并执行人机通讯程序，通过总线BUS1读取设备运行状态、功率模块运行状态并按照一定的通讯协议送至人机通讯管理模块，同时接收人机通讯管理模块的控制指令，对控制指令、开关量状态、设备运行状态进行逻辑处理，响应人机通讯管理模块的控制指令。

从DSP通过总线BUS2与FPGA相连，另外还连接有RAM2；从DSP主要用于读取FPGA中的模拟量信息以及各功率模块的直流母线信息，通过执行底层核心算法，计算出补偿无功或谐波所需的调制波信息，并将此信息送到与其相连的数据总线BUS2上供FPGA读取。

DSP内部RAM空间有限，不方便进行仿真，RAM1和RAM2分别在DSP1和DSP2进行代码仿真的时候使用。

FPGA通过总线BUS3与光电信号转换电路相连，光电信号转换电路与外部功率模块相连，FPGA还连接有AD模数转换芯片，通过模拟信号调理电路，接入模拟量接口；控制系统与外部功率模块之间通过3n对光纤进行数据传输，n为每相功率模块串联级数，每对光纤均由上行通讯光纤和下行通讯光纤组成：上行通讯信号的串行信息包括功率模块的运行状态、直流母线电压以及温度信息；下行通讯信号的串行信息包括功率开关器件的PWM脉冲信号和闭锁信号。

如图3所示，FPGA采集模拟信号以及功率模块的工作状态，主要包括以下功能模块：

看门狗单元：用于接收主从DSP向FPGA定时发送的状态脉冲信号，判断CPU的工作状态，当主DSP喂狗信号出现异常时，FPGA将主动复位主DSP；当从DSP喂狗信号出现异常时，FPGA将封锁PWM脉冲发生器输出，并复位从DSP；

RAM管理器：为不同的CPU及FPGA内部的功能单元分配了读写权限以及优先级，规范了FPGA寄存器的读写操作，提高了运行效率；

AD模块：用于控制AD模数转换芯片按照一定的采样率进行工作，读取AD模数转换芯片转换结果并存储于相应的寄存器；

编码/译码模块：用于与功率模块通讯时的解码/译码，编码/译码模块将功率模块上传的串行信号解码为并行信号并存储于相应的寄存器，从PWM脉冲发生器读取模块的工作指令并转换成串行信号，由光纤下传至功率模块；

PWM脉冲发生器：用于执行PWM调制，产生各级功率模块工作所需的PWM脉冲信号，并按照预定规则将PWM脉冲信号分配到各功率模块；参见图4，具体为：从DSP通过执行算法计算出三相调制波数据并将其写入FPGA中相应的寄存器，PWM脉冲发生器由这些寄存器中读取调制波数据。三角载波信号由PWM脉冲发生器根据主DSP设定的工作级数按照一定的相位产生。PWM脉冲发生器将调制波数据和三角载波数据进行比较，产生控制功率器件通断的PWM脉冲信号，即所述的PWM调制。PWM脉冲发生器读取各功率模块的直流母线电压并进行排序，并按照此排序结果对PWM脉冲信号进行分配，最终产生各级功率模块所需的PWM脉冲信号；

其中，看门狗单元与主DSP和从DSP相连接；所述主DSP和从DSP通过地址总线ADD和数据总线DATA与RAM管理器相连；所述AD模块与AD模数转换芯片的输出端相连，AD模块的输出端与RAM管理器相连；所述译码模块与光电信号转换电路的输出端相连，译码模块的输出端与RAM管理器相连；所述RAM管理器与PWM脉冲发生器相连，PWM脉冲发生器的输出端与编码模块相连，编码模块的输出端与光电信号转换电路相连。

本发明的基于链式SVG的双DSP控制系统采用分层控制策略，分为底层控制，中间层控制和顶层控制；

底层控制由从DSP执行，从DSP通过数据总线BUS2由FPGA读取所需的电压、电流数据，执行核心算法，完成无功电流检测、谐波电流检测、母线电压闭环控制以及电流闭环控制，产生系统运行所需调制波的幅值m和相位θ；

中间层控制由FPGA执行，用以进行模拟量采样、输入输出信号预处理、功率模块直流母线电压平衡算法以及功率模块信息处理；

顶层控制由主DSP执行，实现通讯的控制，包括通讯协议转换、通讯状态监测、控制参数存储以及事件记录、故障记录。

工作时，主DSP采集外部开关量状态，并从主线BUS1上读取设备运行状态，功率模块状态等，并对这些状态进行逻辑判断实现系统的逻辑控制，主DSP同时负责与外部操作终端如触摸屏、上位机或用户的生产控制系统等的通讯，实现指令接收、消息传递等功能。

FPGA采集模拟信号以及功率模块的工作状态，具体过程为：

a、电网电压、电流等电量信号以及用户提供的模拟量控制信号经过模拟信号调理电路处理后送至AD模数转换芯片，FPGA控制AD模数转换芯片以一定的采样率进行转换并读取转换结果；

b、各功率模块采集自身的直流母线电压，并将电压值以串行方式通过光纤送至双DSP控制系统，FPGA从总线BUS3上读取各功率模块的直流母线电压信号，通过译码模块将其转换成并行数据；

c、FPGA将模拟量控制信号值及功率模块直流母线电压值存储在内部RAM的寄存器中，RAM管理器根据主DSP和从DSP的控制信号，将相应寄存器中的数据送至总线BUS1或总线BUS2上。

最后进行数据处理，从DSP从总线BUS2上读取电压、电流以及各功率模块直流母线电压等信息，执行锁相、母线电压控制、电流跟踪控制等核心算法，计算出三相调制波数据，并将其发送到总线BUS2上，FPGA从总线BUS2上读取各级调制波数据存储在相应的寄存器中，PWM脉冲发生器由这些寄存器读取调制波数据，并和三角载波数据进行比较，产生控制功率器件通断的PWM脉冲信号，这里的三角载波信号由PWM脉冲发生器根据主DSP设定的工作级数按照一定的相位产生的，PWM脉冲发生器读取各功率模块的直流母线电压值并进行排序，并按照此排序结果对各PWM脉冲信号进行重新分配，最终产生各级功率模块所需的PWM脉冲信号，编码模块依照一定的编码规则对其进行编码后通过光电信号转换电路转换为光信号发送到相应的功率模块，功率模块接收双DSP控制系统的控制指令并控制功率器件执行对应的开关动作，从而控制设备输出电流跟踪目标电流，达到无功功率补偿或谐波治理的目的。

Claims (8)

1.一种基于链式SVG的双DSP控制系统，主要包括至少两片数字信号处理器DSP、一片现场可编程门阵列FPGA和若干片AD模数转换芯片，模拟信号调理电路和光电信号转换电路，其特征在于：所述两片数字信号处理器DSP按照主从进行功能划分，通过现场可编程门阵列FPGA中的RAM管理器进行高速数据交换；所述主DSP通过总线BUS1与FPGA相连，并且分别通过CAN总线和SCI通讯线与开入开出管理模块和人机通讯管理模块相连；所述主DSP还连接有实时时钟，铁电存储器和RAM1；所述从DSP通过总线BUS2与FPGA相连，从DSP还连接有RAM2；所述RAM1和RAM2为主DSP和从DSP进行代码仿真提供存储空间；所述FPGA通过总线BUS3与光电信号转换电路相连，光电信号转换电路与外部功率模块相连；所述FPGA与AD模数转换芯片相连，通过模拟信号调理电路，接入模拟量接口。

2.根据权利要求1所述的一种基于链式SVG的双DSP控制系统，其特征在于：所述开入开出管理模块采集系统的控制开入量以及辅助系统的状态开入量，并执行主DSPA给出的开出命令，包括报警、保护动作、运行状态指示。

3.根据权利要求1所述的一种基于链式SVG的双DSP控制系统，其特征在于：所述人机通讯管理模块用以实现人机通讯功能，提供RS485、RS232或以太网接口，方便接入触摸屏、上位机或用户后台中控系统。

4.根据权利要求1所述的一种基于链式SVG的双DSP控制系统，其特征在于：所述控制系统与外部功率模块之间通过3n对光纤进行数据传输，n为每相功率模块串联级数，每对光纤均由上行通讯光纤和下行通讯光纤组成：上行通讯信号的串行信息包括功率模块的运行状态、直流母线电压以及温度信息；下行通讯信号的串行信息包括功率开关器件的PWM脉冲信号和闭锁信号。

5.根据权利要求1所述的一种基于链式SVG的双DSP控制系统，其特征在于：所述从DSP读取FPGA中的模拟量信息以及各功率模块的直流母线信息，通过执行底层核心算法，计算出补偿无功或谐波所需的调制波信息，并将此信息送到与其相连的数据总线BUS2上供FPGA读取。

6.根据权利要求1所述的一种基于链式SVG的双DSP控制系统，其特征在于：所述主DSP扫描开关量状态，并执行人机通讯程序，通过总线BUS1读取设备运行状态、功率模块运行状态并按照一定的通讯协议送至人机通讯管理模块；所述主DSP接收人机通讯管理模块的控制指令，对控制指令、开关量状态、设备运行状态进行逻辑处理，响应人机通讯管理模块的控制指令。

7.根据权利要求1所述的一种基于链式SVG的双DSP控制系统，其特征在于：所述FPGA采集模拟信号以及功率模块的工作状态，主要包括以下功能模块：

看门狗单元：用于接收主从DSP向FPGA定时发送的状态脉冲信号，判断CPU的工作状态，当主DSP喂狗信号出现异常时，FPGA将主动复位主DSP；当从DSP喂狗信号出现异常时，FPGA将封锁PWM脉冲发生器输出，并复位从DSP；

RAM管理器：为不同的CPU及FPGA内部的功能单元分配了读写权限以及优先级，规范了FPGA寄存器的读写操作，提高了运行效率；

AD模块：用于控制AD模数转换芯片按照一定的采样率进行工作，读取AD模数转换芯片转换结果并存储于相应的寄存器；

编码/译码模块：用于与功率模块通讯时的解码/译码，编码/译码模块将功率模块上传的串行信号解码为并行信号并存储于相应的寄存器，从PWM脉冲发生器读取模块的工作指令并转换成串行信号，由光纤下传至功率模块；

PWM脉冲发生器：用于执行PWM调制，产生各级功率模块工作所需的PWM脉冲信号，并按照预定规则将PWM脉冲信号分配到各功率模块； 

所述看门狗单元与主DSP和从DSP相连接；所述主DSP和从DSP通过地址总线ADD和数据总线DATA与RAM管理器相连；所述AD模块与AD模数转换芯片的输出端相连，AD模块的输出端与RAM管理器相连；所述译码模块与光电信号转换电路的输出端相连，译码模块的输出端与RAM管理器相连；所述RAM管理器与PWM脉冲发生器相连，PWM脉冲发生器的输出端与编码模块相连，编码模块的输出端与光电信号转换电路相连。

8.根据权利要求1所述的一种基于链式SVG的双DSP控制系统，其特征在于：所述控制系统采用分层控制策略，分为底层控制，中间层控制和顶层控制；

所述底层控制由从DSP执行，从DSP通过数据总线BUS2由FPGA读取所需的电压、电流数据，执行核心算法，完成无功电流检测、谐波电流检测、母线电压闭环控制以及电流闭环控制，产生系统运行所需调制波的幅值m和相位θ；

所述中间层控制由FPGA执行，用以进行模拟量采样、输入输出信号预处理、功率模块直流母线电压平衡算法以及功率模块信息处理；

所述顶层控制由主DSP执行，实现通讯的控制，包括通讯协议转换、通讯状态监测、控制参数存储以及事件记录、故障记录。

Images