CN103298218B - 用于减小led纹波电流的电路 - Google Patents

Abstract

本发明公开了一种用于减小LED纹波电流的电路，其可对现有的LED驱动方案的输出作进一步的优化处理，具体地，本电路通过检测现有LED驱动方案的输出电压纹波，动态调节LED光源一端的电压，使得LED光源一端的电压等比例跟随另一端的电压变化而变化，最终实现了LED光源两端纹波电压几乎为零，进而使得LED光源的纹波电流几乎为零。通过本电路可使得LED光源的亮度保持恒定，即使人眼长时间在这种照明环境中，也不会有明显的疲劳感。

Description

用于减小LED纹波电流的电路

技术领域

本发明涉及一种电源控制电路，特别是涉及一种用于减小LED纹波电流的电路。

背景技术

开关电源用于驱动LED发光二极管时，为使得LED发光二极管亮度保持恒定，要求LED驱动电源具有恒流输出的功能。另外，对于接入交流电网的LED发光二极管灯泡的功率因数都有一定的要求，因为如果功率因数达不到要求，则会对电网造成一定程度的污染。IEC国际电工委员会对照明灯具提出了明确的谐波要求，即IEC61000-3-2标准；美国能源之星标准规定，对于功率大于5W的LED发光二极管灯泡要求功率因数不低于0.7；欧洲标准规定，对于大于25W的LED发光二极管灯泡要求功率因数高于0.9。从实际应用的情况看，对功率因数的要求大都高于上述标准的规定。

现有的能同时满足高功率因数和宽交流输入电压范围恒流输出功能的最简单驱动电源是基于反激式拓扑的功率因数校正（PFC，Power Factor Correction）电路，简称单级PFC电路，上述单级PFC电路能同时实现输入电流的功率因数校正和输出电流的调整。

图1是现有的比较通用的一款LED驱动方案，图2为图1所示电路中相关信号波形的简化示意图。为了满足相关标准中，对于功率因数和谐波电流的要求。该方案采用了单级PFC电路结构，其包括：整流桥101；输入电容102；吸收电路104；由初级绕组106、辅助绕组107和次级绕组108组成的变压器105；次级整流二极管109；输出电容110；LED负载111； 控制器电路103；开关管112；采样电阻113。

在上述图1的应用中，输入的交流电压经所述整流桥101后，输出一个周期性的经整流后的电压信号120，所述经整流后的电压信号120的相位与输入交流电压的相位相同；同时，所述控制器电路103（该控制器电路103中的控制芯片可选用现有的芯片，比如GL8259、BP3319等）控制开关管112的开通和关断，用于控制所述变压器105的初级绕组106中的电流信号在电阻113形成的电压信号121，使得信号121的峰值的包络与整流电路的交流输入电压的相位保持相同，并且，通过所述辅助绕组107接收一个反映副边绕组108输出波形的信号；最后，控制所述次级整流二极管109的导通时间和开关周期的比例为一特定表达式，可输出恒定的平均电流信号123为LED负载111供电。

但是，在这种工作模式下，输出电容110两端的电压信号122有非常大的工频纹波。比如：一个基于单级PFC电路的LED驱动电源，输出电容为330uF，输出电流为300mA，输出电压纹波为2.5V，7颗LED灯串压降为23V，LED内阻为16欧姆，则输出电流纹波为2.5V/16欧姆=156mA左右。输出电流纹波的周期性变化会引起LED亮度的变化。虽然人眼不易察觉这种100Hz的亮度的变化，但是长时间在这种照明环境中，人眼会有强烈的疲劳感。另外，在视频照明应用场所，视频画面亮度会有闪烁现象。

虽然可以通过增加输出电容来解决上述缺陷，但是会显著增加电路整体的成本和电源的体积。比如，如果把输出纹波电流降低90%，那么输出电容容量就要至少增加10倍，输出电容的体积也至少增加10倍。这在实际应用中，采用增加输出电容容量的方法是不现实的。

综上所述，亟待解决的问题是，通过无需增加输出电容方式来克服现有LED驱动方案的上述缺陷。

发明内容

本发明所要解决的技术问题是，提供一种用于减小LED纹波电流的电路，该电路无需增加输出电容即可以克服现有的LED驱动方案所输出的电流存在纹波电流较大的问题。

为解决上述技术问题，本发明采用的技术方案是：一种用于减小LED纹波电流的电路，该电路包括：第一电阻、第一电容、二极管、第一运算放大器、比较器、单稳态电路、开关、第二电容、减法器、以及第二运算放大器，其中，所述第一电阻和第一电容的一端与外部负载的正端相连，另一端与所述二极管的P结相连，所述二极管的N结与所述第一运算放大器的输出端相连；所述第一运算放大器的负输入端与所述二极管的P结相连，正输入端与所述外部负载的正端相连，所述第一运算放大器的输出信号与阈值信号一起进入所述比较器；所述比较器的输出信号与所述单稳态电路相连，所述单稳态电路的输出脉冲信号控制所述开关，所述开关的另外两个端口分别与所述外部负载的正端和所述减法器的第二输入端相连，所述减法器的第一输入端与所述外部负载的正端相连，所述减法器的输出信号进入所述第二运算放大器的正输入端；所述第二运算放大器的输出信号与其负输入端相连，所述第二运算放大器的输出端与外部负载的负端相连；所述第二电容的一端与所述减法器的第二输入端相连，另一端接地。

优选地，所述的用于减小LED纹波电流的电路中，所述开关为晶体管。

优选地，所述的用于减小LED纹波电流的电路还包括：供电模块、采样模块、基准产生模块、以及反馈模块。

优选地，所述的用于减小LED纹波电流的电路中，所述供电模块包括：第四电阻和稳压管；所述采样模块包括：第二电阻和第三电阻；所述基准产生模块包括：第五电阻和第六电阻；所述反馈模块包括第七电阻和第八电阻，其中，所述第四电阻的一端与所述外部负载的正端相连，另一端与所述稳压管的N结相连接，连接点为第一信号，所述稳压管的P结接地；所述第二电阻的一端与所述外部负载的正端相连，另一端与所述第三电阻的一端相连，连接点为第二信号，所述第三电阻的另一端接地；所述第五电阻的一端接收所述第一信号，另一端与所述第六电阻的一端相连接，连接点为第三信号，所述第三信号与所述第一运算放大器的输出信号一起进入所述比较器，所述第六电阻的另一端接地；所述第八电阻的一端与所述外部负载的负端相连，另一端与所述第七电阻一端相连接，连接点为第四信号，所述第四信号与所述第二运算放大器的负输入端相连，所述第七电阻的另一端接地。

本发明的另一种实施方案为：一种用于减小LED纹波电流的电路，该电路包括：第九电阻、第三电容、二极管、第一运算放大器、比较器、单稳态电路、开关、第四电容、减法器、第二运算放大器、以及晶体管，其中，所述第九电阻和第三电容的一端与外部负载的正端相连，另一端与所述二极管的P结相连，所述二极管的N结与所述第一运算放大器的输出端相连；所述第一运算放大器的负输入端与所述二极管的P结相连，正输入端与所述外部负载的正端相连，所述第一运算放大器的输出信号与阈值信号一起进入所述比较器；所述比较器的输出信号与所述单稳态电路相连，所述单稳态电路的输出脉冲信号控制所述开关，所述开关的另外两个端口分别与外部负载的正端和所述减法器的第二输入端相连，所述减法器的第一输入端与所述外部负载的正端相连，所述减法器的输出信号进入所述第二运算放大器的负输入端，所述第二运算放大器的输出信号与所述晶体管的栅极相连；所述晶体管的漏极分别与所述第二运算放大器的正输入端和所述外部负载的负端相连，所述晶体管的源极接地。

优选地，所述的用于减小LED纹波电流的电路中，所述晶体管为NMOS管。

优选地，所述的用于减小LED纹波电流的电路中，所述开关为晶体管。

优选地，所述的用于减小LED纹波电流的电路还包括：供电模块、采样模块、基准产生模块、以及反馈模块。

优选地，所述的用于减小LED纹波电流的电路中，所述供电模块包括：第二电阻和稳压管；所述采样模块包括：第十电阻和第十一电阻；所述基准产生模块包括：第十三电阻和第十四电阻；所述反馈模块包括第十五电阻和第十六电阻，其中，所述第十二电阻的一端与所述外部负载的正端相连，另一端与所述稳压管的N结相连接，连接点为第五信号，所述稳压管的P结接地；所述第十电阻的一端与所述外部负载的正端相连，另一端与所述第十一电阻的一端相连，连接点为第六信号，所述第十一电阻的另一端接地；所述第十三电阻的一端接收所述第五信号，另一端与所述第十四电阻的一端相连接，连接点为第七信号，所述第七信号与所述第一运算放大器的输出信号一起进入所述比较器，所述第十四电阻的另一端接地；所述第十六电阻的一端与所述外部负载的负端相连，另一端与所述第十五电阻一端相连接，连接点为第八信号，所述第八信号与所述第二运算放大器的正输入端相连，所述第十五电阻的另一端接地。

本发明的优点是，本发明所涉及的用于减小LED纹波电流的电路可对现有的LED驱动方案的输出作进一步的优化处理，具体地，本电路通过检测现有LED驱动方案的输出电压纹波，动态调节LED光源一端的电压，使得LED光源该端的电压等比例跟随另一端的电压变化而变化，最终实现了LED光源两端纹波电压几乎为零，进而使得LED光源的纹波电流几乎为零。

附图说明

图1为现有的基于单级PFC电路的LED驱动方案的电路图；

图2为图1所示电路中相关波形的简化示意图；

图3为本发明用于减小LED纹波电流的电路与图1所示电路之间的连接关系图；

图4为图3所示电路中相关波形的简化示意图；

图5为本发明用于减小LED纹波电流的电路一个实施例的电路图；

图6为图5所示电路中相关波形的简化示意图；

图7为图5所示电路中相关波形的简化示意图；

图8为本发明用于减小LED纹波电流的电路另一个实施例的电路图；

图9为图5所示电路进一步改进后的电路图；

图10为图8所示电路进一步改进后的电路图。

图11为图9所示电路中相关波形的简化示意图；

图12为图9所示电路中相关波形的简化示意图。

具体实施方式

为进一步揭示本发明的技术方案，兹结合附图详细说明本发明的实施方式：

本发明用于减小LED纹波电流的电路的发明构思如下：如图1所示，图1为现有的基于单级PFC电路的LED驱动方案的电路图，通过前述分析可知，图1所示的电路在工作时，输出电容110两端有非常大的工频纹波，而输出电流纹波的周期性变化会引起LED光源111亮度的变化。基于此，本发明用于减小LED纹波电流的电路会对现有的基于单级PFC架构的LED驱动方案最终的输出电流123作进一步处理，以消除所述输出电流123工频纹波电流。

为了便于阐述本发明实现上述发明构思所采取的技术方案，现列举本发明的两个示例性的实施例如下：

以下结合附图说明本发明其中一个实施例的电路组成、连接关系和动作过程：

图3为本发明用于减小LED纹波电流的电路与图1所示电路之间的连接关系图，图中包括：整流桥301；输入电容302；吸收电路304；由初级绕组306、辅助绕组307和次级绕组308组成的变压器305；次级整流二极管309；输出电容310；LED光源311，即本说明书中所称的外部负载；控制器电路303；开关管312；采样电阻313。

图4为图3所示电路中相关波形的简化示意图，在上述图3的应用中，输入的交流电压经所述整流桥301后，输出一个周期性的经整流后的电压信号320，所述经整流后的电压信号320的相位与输入交流电压的相位相同；同时，所述控制器电路303（该控制器电路303中的控制芯片可选用现有的芯片，比如GL8259、BP3319等）控制开关管312的开通和关断，用于控制所述变压器305的初级绕组306中的电流信号在电阻形成的电压信号321，使得信号321的峰值的包络与整流电路的交流输入电压的相位保持相同，并且，通过所述辅助绕组307接收一个反映副边绕组308输出波形的信号；最后，控制所述次级整流二极管309的导通时间和开关周期的比例为一特定表达式，可输出恒定的平均输出电流信号323。但是，在这种工作模式下，输出电流信号323有非常大的工频纹波电流。

图3中的模块312即为本发明对现有的基于单级PFC电路的LED驱动方案最终的输出电流323作进一步处理所采用的电路。图5为本发明用于减小LED纹波电流的电路一个实施例的电路图，即所述模块312包括：第一电阻501、第一电容502、二极管503、第一运算放大器504、比较器505、单稳态电路506、第一开关507、第二电容508、减法器509、以及第二运算放大器510，其中，所述第一电阻501和第一电容502的一端与外部负载的正端相连，另一端与所述二极管503的P结相连，所述二极管503的N结与所述第一运算放大器504的输出端相连；所述第一运算放大器504的负输入端与所述二极管503的P结相连，正输入端与所述外部负载的正端相连，所述第一运算放大器504的输出信号512与阈值信号Vref一起进入所述比较器505；所述比较器505的输出信号513与所述单稳态电路506相连，所述单稳态电路506的输出脉冲信号514控制所述第一开关507，所述第一开关507的另外两个端口分别与所述外部负载的正端和所述减法器509的第二输入端相连，所述减法器509的第一输入端与所述外部负载的正端相连，所述减法器509的输出信号516进入所述第二运算放大器510的正输入端；所述第二运算放大器510的输出信号324与其负输入端相连，所述第二运算放大器510的输出端与外部负载的负端相连；所述第二电容508的一端与所述减法器509的第二输入端相连，另一端接地。

图6为图5所示电路中相关波形的简化示意图；图7为图5所示电路中相关波形的简化示意图。图5所示电路于工作时，图中的，信号511大于信号322时，第一运算放大器504通过误差放大使得输出信号512电压值降低，信号512通过二极管503拉低信号511的电压值；当信号511小于信号322时，第一运算放大器504通过误差放大使得输出信号512电压值升高，此时，二极管503会阻断信号511电压值，最终使得，信号322一个工频周期内，信号322大于信号511时，信号511不直接受信号512的控制，信号511由于第一电阻501和第一电容502的充放电的作用，而略微升高，当信号511接近信号322时，信号511跟随信号322变化。

图5所示电路中的，运算放大器504的输出信号512与阈值信号Vref一起进入比较器505，输出信号513。信号512大于阈值信号Vref时，信号513为高电平；信号512小于阈值信号Vref时，信号513为低电平。

图5所示电路中的，信号511与单稳态电路506相连接，单稳态电路506输出脉冲信号514，脉冲信号514控制第一开关507的导通和关闭，把信号322的最低电压信号515存储在第二电容508上。

图5所示电路中的，信号515和信号322一起进入减法器509，两信号相减后输出信号516，输出信号516就是信号322的纹波电压信号，输出信号516进入第二运算放大器510的正输入端，第二运算放大器510输出信号324与第二运算放大器510的负输入端相连接，组成射随放大器 ，信号324同相位同幅度跟随516的变化，信号324与LED光源311的负端相连接。

图9为图5所示电路进一步改进后的电路图，图9中的电路在图5所示电路的基础增加了：供电模块531，所述供电模块531包括：第四电阻523和稳压管524；采样模块532，所述采样模块532包括：第二电阻521和第三电阻522；基准产生模块533，所述基准产生模块533包括第五电阻525和第六电阻526；以及反馈模块534，所述反馈模块534包括第七电阻527和第八电阻528。

所述供电模块531中，所述第四电阻523一端作为所述供电模块531的输入端，另一端与所述稳压管524的N结相连接，连接点为第一信号541且该连接点作为所述供电模块531的输出端，所述稳压管524的P结接地；

所述采样模块532中，所述第二电阻521的一端作为所述采样模块532的输入端，另一端与所述第三电阻522的一端相连，连接点为第二信号542且该连接点作为所述采样模块532的输出端，所述第三电阻522的另一端接地。

所述基准产生模块533中，所述第五电阻525的一端为基准产生模块533的输入端接收所述第一信号541，另一端与所述第六电阻526的一端相连接，连接点为第三信号542且该连接点作为所述基准产生模块533的输出端，所述第六电阻526的另一端接地。

所述反馈模块534中，所述第八电阻528的一端作为反馈模块534的输入端，另一端与所述第七电阻527一端相连接，连接点为第四信号542且该连接点作为所述反馈模块534的输出端，所述第七电阻527的另一端接地。

所述供电模块531的输入端与所述外部负载的正端相连，所述基准产生模块533的输入端与所述供电模块531的输出端相连，所述基准产生模块533输出端与所述比较器505负输入端相连。所述采样模块532输入端与外部负载的正端相连。所述第一电阻501和第一电容502的一端与所述采样模块532的输出端相连，另一端与所述二极管503的P结相连，所述二极管503的N结与所述第一运算放大器504的输出端相连；所述第一运算放大器504的负输入端与所述二极管503的P结相连，正输入端与所述采样模块532的输出端相连，所述第一运算放大器504的输出信号512与所述比较器505正输入端相连；所述比较器505的输出信号513与所述单稳态电路506相连，所述单稳态电路506的输出脉冲信号514控制所述第一开关507，所述第一开关507的另外两个端口分别与采样模块532的输出端第二信号542和所述减法器509的第二输入端相连，所述减法器509的第一输入端与所述采样模块532的输出端相连，所述减法器509的输出信号516进入所述第二运算放大器510的正输入端；所述第二运算放大器510的输出信号324与所述反馈模块534的输入端相连，所述第二运算放大器510的负输入端与所述反馈模块534的输出端的所述第四信号542相连，所述第二运算放大器510的输出端与所述外部负载的负端相连；所述第二电容508的一端与所述减法器509的第二输入端相连，另一端接地。

图11为图9所示电路中相关波形的简化示意图；图12为图9所示电路中相关波形的简化示意图。图9所示电路于工作时，图中的，信号322经所述采样模块532的分压作用，所述第二信号542变为信号322的1/K倍（K的具体数值由电路参数决定），信号511大于所述第二信号542时，所述第一运算放大器504通过误差放大使得输出信号512电压值降低，信号512通过二极管503拉低信号511的电压值；当信号511小于第二信号542时，第一运算放大器504通过误差放大使得输出信号512电压值升高，此时，二极管503会阻断信号511电压值，最终使得，第二信号542一个工频周期内，第二信号542大于信号511时，信号511不直接受信号512的控制，信号511由于第一电阻501和第一电容502的充放电的作用，而略微升高，当信号511接近第二信号542时，信号511跟随第二信号542变化。

图9所示电路中的，运算放大器504的输出信号512与阈值第三信号542一起进入比较器505，输出信号513。信号512大于第三信号542时，信号513为高电平；信号512小于第三信号542时，信号513为低电平。

图9所示电路中的，信号513输入单稳态电路506，单稳态电路506输出脉冲信号514，脉冲信号514控制第一开关507的导通和关闭，把第二信号542的最低电压信号515存储在第二电容508上。

图9所示电路中的，信号515和第二信号542一起进入减法器509，两信号相减后输出信号516，输出信号516就是第二信号542的纹波电压信号，其纹波电压值为信号322的1/K倍。输出信号516进入第二运算放大器510的正输入端，第二运算放大器510的输出信号324与反馈模块534的输入端相连，第二运算放大器510的负输入端与反馈模块534的输出端相连，组成正向比例放大器 ，放大倍数为K，那么信号324的电压值为信号516的K倍，等于信号322的纹波电压。

以下结合附图说明本发明另一个实施例的电路组成、连接关系和动作过程：

图8为本发明用于减小LED纹波电流的电路另一个实施例的电路图，图中的电路包括：第九电阻801、第三电容802、二极管803、第一运算放大器804、比较器805、单稳态电路806、第二开关807、第四电容808、减法器809、第二运算放大器810、以及MOS管820，其中，所述第九电阻801和第三电容802的一端与外部负载的正端相连，另一端与所述二极管803的P结相连，所述二极管803的N结与所述第一运算放大器804的输出端相连；所述第一运算放大器804的负输入端与所述二极管803的P结相连，正输入端与所述外部负载的正端相连，所述第一运算放大器804的输出信号812与阈值信号Vref一起进入所述比较器805；所述比较器805的输出信号813与所述单稳态电路806相连接，所述单稳态电路806的输出脉冲信号814控制所述第二开关807，所述第二开关807的另外两个端口分别与外部负载的正端和所述减法器809的第二输入端相连，所述减法器809的第一输入端与所述外部负载的正端相连，所述减法器809的输出信号816进入所述第二运算放大器810的负输入端，所述第二运算放大器810的输出信号817与所述MOS管820的栅极相连；所述MOS管820的漏极分别与所述第二运算放大器810的正输入端和所述外部负载的负端相连，所述MOS管820的源极接地。

图8所示电路于工作时，图中的，信号811大于信号322时，第一运算放大器804通过误差放大使得输出信号812电压值降低，信号812通过二极管803拉低信号811的电压值；当信号811小于信号322时，第一运算放大器804通过误差放大使得输出信号812电压值升高，此时，二极管803会阻断信号811电压值。最终使得，信号322的一个工频周期内，信号322大于信号811时，信号811不直接受信号812的控制，信号811由于第九电阻801和第三电容802的充放电的作用，而略微升高，当信号811接近信号322时，信号811跟随信号322变化。

图8所示电路中的，第一运算放大器804的输出信号812与阈值信号Vref一起进入比较器805，输出信号813。信号811小于信号822时，信号813为高电平；信号811大于信号322时，信号813为低电平。

图8所示电路中的，信号811与单稳态电路806相连接，单稳态电路806输出脉冲信号814，脉冲信号814控制第二开关807导通与关闭，在信号322的最低点进行采样，把信号322的最低电压信号815存储在第四电容808上。

图8所示电路中的，信号815和信号322一起进入减法器，两信号相减后输出信号816，输出信号816就是信号322的纹波电压信号。输出信号816进入第二运算放大器810的负输入端，第二运算放大器810输出信号817与MOS管820的栅极相连，MOS管820漏极与LED光源311的负端相连接，连接点为信号324，信号324与第二运算放大器810的正端相连接，组成负反馈，使得信号324跟随信号816的同相位，同幅度变化。

图10为图8所示电路进一步改进后的电路图，图10中的电路在图8所示电路的基础增加了：供电模块831，所述供电模块831包括第十二电阻823和稳压管824；采样模块832，所述采样模块832包括第十电阻821和第十一电阻822；基准产生模块833，所述基准产生模块833包括第十三电阻825和第十四电阻826；以及反馈模块834，所述反馈模块834包括第十五电阻827和第十六电阻828。

所述供电模块831中，所述第十二电阻823一端为所述供电模块831的输入端，另一端与所述稳压管824的N结相连接，连接点为信号841且该连接点作为所述供电模块831的输出端，所述稳压管824的P结接地。

所述采样模块832中，所述第十电阻821的一端为所述采样模块832的输入端，另一端与所述第十一电阻822的一端相连接，连接点为信号842且该连接点作为所述采样模块832的输出端，所述第十一电阻822的另一端接地。

所述基准产生模块833中，所述第十三电阻825的一端为所述基准产生模块833的输入端，另一端与所述第十四电阻826的一端相连接，连接点为信号843且该连接点作为所述基准产生模块833的输出端，所述第十四电阻826的另一端接地。

所述反馈模块834中，所述第十六电阻828的一端为所述反馈模块834的输入端，另一端与所述第十五电阻827的一端相连接，连接点为信号844且该连接点作为反馈模块834的输出端，所述第十五电阻827的另一端接地。

所述供电模块831的输入端与所述外部负载的正端相连，所述基准产生模块833输入端与所述供电模块831的输出端相连，所述基准产生模块833的输出端与所述比较器805负输入端相连。所述采样模块832输入端与所述外部负载的正端相连。所述第九电阻801和第三电容802的一端与所述采样模块832的输出端相连，另一端与所述二极管803的P结相连，所述二极管803的N结与所述第一运算放大器804的输出端相连；所述第一运算放大器804的负输入端与所述二极管803的P结相连，正输入端与所述采样模块832的输出端相连，所述第一运算放大器804的输出信号812与所述比较器805正输入端相连；所述比较器805的输出信号813与所述单稳态电路806相连，所述单稳态电路806的输出脉冲信号814控制所述第二开关807，所述第二开关807的另外两个端口分别与采样模块832的输出端和所述减法器809的第二输入端相连，所述减法器809的第一输入端与所述采样模块832的输出端相连，所述减法器809的输出信号816进入所述第二运算放大器810的负输入端；所述第二运算放大器810的输出信号817与所述MOS管820的栅极相连，所述MOS管820漏极与LED光源311的负端相连接，连接点为信号324，所述MOS管820的源极接地，所述信号324与所述反馈模块834的输入端相连，所述反馈模块834的输出端与第二运算放大器的正输入端，组成负反馈，使得所述信号324跟随信号816的同相位变化；所述第四电容808的一端与所述减法器509的第二输入端相连，另一端接地。

图10所示电路于工作时，图中的，信号322经所述采样模块832的分压作用，信号842变为所述信号822的1/K倍，信号811大于信号842时，第一运算放大器804通过误差放大使得输出信号812电压值降低，信号812通过二极管803拉低信号811的电压值；当信号811小于信号842时，第一运算放大器804通过误差放大使得输出信号812电压值升高，此时，二极管803会阻断信号811电压值，最终使得，信号842一个工频周期内，信号842大于信号811时，信号811不直接受信号812的控制，信号811由于第九电阻801和第三电容802的充放电的作用，而略微升高，当信号811接近信号842时，信号811跟随信号842变化。

图10所示电路中的，运算放大器804的输出信号812与阈值信号843一起进入比较器805，输出信号813。信号812大于信号843时，信号813为高电平；信号812小于信号843时，信号813为低电平。

图10所示电路中的，信号813与单稳态电路806相连接，单稳态电路806输出脉冲信号814，脉冲信号814控制第二开关807的导通和关闭，在信号842的最低点进行采样，把信号842的最低电压信号815存储在第四电容808上。

图10所示电路中的，信号815和信号842一起进入减法器809，两信号相减后输出信号816，输出信号816就是信号842的纹波电压信号，其纹波电压值为信号322的1/K倍。输出信号816进入第二运算放大器810的负输入端，反馈网络834把信号324经分压后的信号844，接入第二运算放大器810的正输入端，信号324的电压值为信号844的K倍。第二运算放大器810，反馈网络834和MOS管820，共同组成负反馈的正比例放大器，放大倍数为K，那么信号324的电压值为信号816的K倍，等于信号322的纹波电压，使得信号324跟随信号816的同相位，K倍信号816电压幅度变化。

通过本发明的上述实施例，均可最终使得LED光源311两端的纹波电压为零，纹波电流为零。

以上通过对所列实施方式的介绍，阐述了本发明的基本构思和基本原理。但本发明绝不限于上述所列实施方式，凡是基于本发明的技术方案所作的等同变化、改进及故意变劣等行为，均应属于本发明的保护范围。

Claims (9)

1.一种用于减小LED纹波电流的电路，其特征在于，该电路包括：第一电阻（501）、第一电容（502）、二极管（503）、第一运算放大器（504）、比较器（505）、单稳态电路（506）、开关（507）、第二电容（508）、减法器（509）、以及第二运算放大器（510），其中，所述第一电阻（501）和第一电容（502）的一端与外部负载的正端相连，另一端与所述二极管（503）的P结相连，所述二极管（503）的N结与所述第一运算放大器（504）的输出端相连；所述第一运算放大器（504）的负输入端与所述二极管（503）的P结相连，正输入端与所述外部负载的正端相连，所述第一运算放大器（504）的输出信号（512）与阈值信号一起进入所述比较器（505）；所述比较器（505）的输出信号（513）与所述单稳态电路（506）相连，所述单稳态电路（506）的输出脉冲信号（514）控制所述开关（507），所述开关（507）的另外两个端口分别与所述外部负载的正端和所述减法器（509）的第二输入端相连，所述减法器（509）的第一输入端与所述外部负载的正端相连，所述减法器（509）的输出信号（516）进入所述第二运算放大器（510）的正输入端；所述第二运算放大器（510）的输出信号（324）与其负输入端相连，所述第二运算放大器（510）的输出端与外部负载的负端相连；所述第二电容（508）的一端与所述减法器（509）的第二输入端相连，另一端接地。

2.根据权利要求1所述的用于减小LED纹波电流的电路，其特征在于，所述开关（507）为晶体管。

3.根据权利要求1所述的用于减小LED纹波电流的电路，其特征在于，该电路还包括：供电模块（531）、采样模块（532）、基准产生模块（533）、以及反馈模块（534）。

4.根据权利要求3所述的用于减小LED纹波电流的电路，其特征在于，所述供电模块（531）包括：第四电阻（523）和稳压管（524）；所述采样模块（532）包括：第二电阻（521）和第三电阻（522）；所述基准产生模块（533）包括：第五电阻（525）和第六电阻（526）；所述反馈模块（534）包括第七电阻（527）和第八电阻（528），其中，所述第四电阻（523）的一端与所述外部负载的正端相连，另一端与所述稳压管（524）的N结相连接，连接点为第一信号（541），所述稳压管（524）的P结接地；所述第二电阻（521）的一端与所述外部负载的正端相连，另一端与所述第三电阻（522）的一端相连，连接点为第二信号（542），所述第三电阻（522）的另一端接地；所述第五电阻（525）的一端接收所述第一信号（541），另一端与所述第六电阻（526）的一端相连接，连接点为第三信号（543），所述第三信号（543）与所述第一运算放大器（504）的输出信号（512）一起进入所述比较器（505），所述第六电阻（526）的另一端接地；所述第八电阻（528）的一端与所述外部负载的负端相连，另一端与所述第七电阻（527）一端相连接，连接点为第四信号（544），所述第四信号（544）与所述第二运算放大器（510）的负输入端相连，所述第七电阻（527）的另一端接地。

5.一种用于减小LED纹波电流的电路，其特征在于，该电路包括：第九电阻（801）、第三电容（802）、二极管（803）、第一运算放大器（804）、比较器（805）、单稳态电路（806）、开关（807）、第四电容（808）、减法器（809）、第二运算放大器（810）、以及晶体管（820），其中，所述第九电阻（801）和第三电容（802）的一端与外部负载的正端相连，另一端与所述二极管（803）的P结相连，所述二极管（803）的N结与所述第一运算放大器（804）的输出端相连；所述第一运算放大器（804）的负输入端与所述二极管（803）的P结相连，正输入端与所述外部负载的正端相连，所述第一运算放大器（804）的输出信号（812）与阈值信号一起进入所述比较器（805）；所述比较器（805）的输出信号（813）与所述单稳态电路（806）相连，所述单稳态电路（806）的输出脉冲信号（814）控制所述开关（807），所述开关（807）的另外两个端口分别与外部负载的正端和所述减法器（809）的第二输入端相连，所述减法器（809）的第一输入端与所述外部负载的正端相连，所述减法器（809）的输出信号（816）进入所述第二运算放大器（810）的负输入端，所述第二运算放大器（810）的输出信号（817）与所述晶体管（820）的栅极相连；所述晶体管（820）的漏极分别与所述第二运算放大器（810）的正输入端和所述外部负载的负端相连，所述晶体管（820）的源极接地。

6.根据权利要求5所述的用于减小LED纹波电流的电路，其特征在于，所述晶体管（820）为NMOS管。

7.根据权利要求5所述的用于减小LED纹波电流的电路，其特征在于，所述开关（807）为晶体管。

8.根据权利要求5所述的用于减小LED纹波电流的电路，其特征在于，该电路还包括：供电模块（831）、采样模块（832）、基准产生模块（833）、以及反馈模块（834）。

9.根据权利要求8所述的用于减小LED纹波电流的电路，其特征在于，所述供电模块（831）包括：第十二电阻（823）和稳压管（824）；所述采样模块（832）包括：第十电阻（821）和第十一电阻（822）；所述基准产生模块（833）包括：第十三电阻（825）和第十四电阻（826）；所述反馈模块（834）包括第十五电阻（827）和第十六电阻(828)，其中，所述第十二电阻(823)的一端与所述外部负载的正端相连，另一端与所述稳压管（824）的N结相连接，连接点为第五信号（841），所述稳压管（824）的P结接地；所述第十电阻（821）的一端与所述外部负载的正端相连，另一端与所述第十一电阻（822）的一端相连，连接点为第六信号（842），所述第十一电阻（822）的另一端接地；所述第十三电阻（825）的一端接收所述第五信号（841），另一端与所述第十四电阻（826）的一端相连接，连接点为第七信号（843），所述第七信号（843）与第一运算放大器（804）的输出信号（812）一起进入所述比较器（805），所述第十四电阻（826）的另一端接地；所述第十六电阻（828）的一端与所述外部负载的负端相连，另一端与所述第十五电阻（827）一端相连接，连接点为第八信号（844），所述第八信号（844）与所述第二运算放大器（810）的正输入端相连，所述第十五电阻（827）的另一端接地。