CN103297217A - 基于message的PTP报文的芯片处理方法和系统 - Google Patents

基于message的PTP报文的芯片处理方法和系统 Download PDF

Info

Publication number
CN103297217A
CN103297217A CN2013101911498A CN201310191149A CN103297217A CN 103297217 A CN103297217 A CN 103297217A CN 2013101911498 A CN2013101911498 A CN 2013101911498A CN 201310191149 A CN201310191149 A CN 201310191149A CN 103297217 A CN103297217 A CN 103297217A
Authority
CN
China
Prior art keywords
message
ptp
ptp message
processing
inbound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101911498A
Other languages
English (en)
Inventor
周杰
蒋震
孟忠伟
蔡文俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centec Networks Suzhou Co Ltd
Original Assignee
Centec Networks Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centec Networks Suzhou Co Ltd filed Critical Centec Networks Suzhou Co Ltd
Priority to CN2013101911498A priority Critical patent/CN103297217A/zh
Publication of CN103297217A publication Critical patent/CN103297217A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明揭示了一种基于message的PTP报文的芯片处理方法，芯片通过端口接收PTP报文，在MAC层捕捉报文时间戳，之后解析PTP报文，得到其message类型，再通过port ID或Vlan ID索引出相应的DsPtpProfile表，该表中配置了多种处理行为，根据message类型选择相应的处理行为。报文首先在入方向处理引擎根据配置的处理行为进行处理，之后将报文通过内部网桥送给协议栈，或者携带处理信息送给出方向处理引擎继续处理，根据配置行为，芯片还会在出方向的MAC层再次捕捉时间戳，完成所需功能。本发明基于message对PTP报文进行时间处理，简单、灵活，大大降低了芯片逻辑的复杂度，并有利于功能扩展。

Description

基于message的PTP报文的芯片处理方法和系统
技术领域
本发明涉及网络通讯技术领域，尤其是涉及一种基于message的PTP报文的芯片处理方法和系统。
背景技术
伴随着网络技术的不断增加和发展，尤其是以太网在测量和控制系统中应用越来越广泛，计算机和网络业界也在致力于解决以太网的定时同步能力不足的问题，以减少采用其它技术，例如IRIG-B等带来的额外布线开销。为了解决这个问题，同时还要满足其它方面需求，网络精密时钟同步委员会于2001年制订出IEEE1588标准，该标准定义的就是PTP协议(Precision Time Protocol)。
PTP是一种主从同步系统，采用主从时钟方式，对时间信息进行编码，利用网络的对称性和延时测量技术，实现主从时间的同步。在系统的同步过程中，主时钟周期性发布PTP时间同步协议及时间信息，从时钟端口接收主时钟端口发来的时间戳信息，系统据此计算出主从线路时间延迟及主从时间差，并利用该时间差调整本地时间，使从设备时间保持与主设备时间一致的频率与相位。
PTP时钟系统在结构上，一般分为OC(普遍时钟)设备、BC(边界时钟)设备和TC(透传时钟)设备，不同的设备有不同的功能。各个时钟设备通过各种message交互信息来实现PTP协议的时间同步，从PTP协议看，PTP message的处理过程中有不同时钟设备之分，各个时钟对各种message的处理行为不同，所以现有PTP message的处理行为及处理逻辑比较复杂。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种基于message的PTP报文的芯片处理方法，PTP报文转发行为由转发表控制，对时间的处理由芯片配置行为控制，有效的将控制面和转发面完全，使得功能更清晰。
为实现上述目的，本发明提出如下技术方案：一种基于message的PTP报文的芯片处理方法，包括：
芯片通过端口接收PTP报文，在MAC层捕捉时间戳，并在入方向处理引擎对带有时间戳的PTP报文进行处理；
根据配置的处理行为，将经过入方向处理后的PTP报文连带时间信息经过内部网桥送给协议栈，或者将带有PTP报文处理信息的报文送给出方向处理引擎；
出方向处理引擎根据传递过来的PTP报文处理信息，进行出方向处理；
MAC层捕捉报文发送时的时间戳，根据处理信息进一步处理，最终将编辑过的报文发送出去。
优选地，所述配置的处理行为从Port ID或者Vlan ID索引。
所述入方向处理具体包括：解析出PTP message类型，通过Port ID或者Vlan ID索引出相应的DsPtpProfile表，并根据message类型选择相应的处理行为，对PTPmessage进行入方向处理。
每种PTP message类型对应相应的PTP报文处理行为，所述PTP报文处理行为包括：接收报文并送入CPU、报文数据包丢弃、更新滞留时间、校正链路延时、校正入方向的不平衡时间延时、校正出方向的不平衡时间延时。
所述出方向处理具体包括：根据PTP message的类型选择相应的处理行为，对PTP message进行出方向处理。
本发明还提供了一种基于message的PTP报文的芯片处理系统，包括：
入方向MAC层，用于捕捉接收报文时间戳，将带有时间戳的PTP报文送入入方向处理引擎模块；
入方向处理引擎模块，用于对带有时间戳PTP报文进行入方向处理，处理后发送到内部网桥中；
内部网桥模块，用于缓存存储与恢复，将带有PTP报文处理信息的信息头部进行缓存存储与恢复，并将报文送到相应的出口；
出方向处理引擎模块，从内部网桥中接收PTP报文以及其处理信息，并进行出方向处理；
出方向MAC层，用于捕捉发送报文时的时间戳，并将处理带有经过入方向和出方向处理过的时间戳的PTP报文。
优选地，所述入方向处理具体包括：解析出PTP报文的message类型通过port ID或Vlan ID索引出相应的DsPtpProfile表，并根据message类型选择相应的处理行为，对PTP message进行入方向处理。
所述PTP报文处理行为包括：接收报文并送入CPU、报文数据包丢弃、更新滞留时间、校正链路延时、校正入方向的不平衡时间延时、校正出方向的不平衡时间延时。
所述出方向处理具体包括：根据PTP message的类型选择相应的处理行为，对PTP message进行出方向处理。
本发明的的有益效果是：(1)报文转发行为由转发表控制，对时间的处理配置相应的芯片处理行为，有效的将控制面和转发面完全，使得功能更清晰；(2)基于message对PTP报文进行时间处理，简单、灵活，大大降低了芯片逻辑的复杂度，并有利于功能扩展。
附图说明
图1是本发明实施例PTP message在芯片内部的处理流程示意图；
图2是本发明实施例PTP message处理相关表项示意图；
图3是本发明基于message的PTP报文的芯片处理方法流程示意图；
图4是本发明基于message的PTP报文的芯片处理系统模块示意图。
具体实施方式
下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
结合图1、图3所示，MAC层接收PTP报文并捕捉格式为62比特纳秒的时间戳；
PTP报文连同捕捉到的时间戳进入入方向处理引擎(IPE)，解析出PTP报文的message类型，通过port ID或者Vlan ID索引出相应的DsPtpProfile表，并根据message类型选择相应的处理行为，对PTP message进行入方向处理。对每种message定义了6种PTP报文的处理行为，包括：接收报文并送入CPU、报文数据包丢弃、更新滞留时间、校正链路延时、校正入方向的不平衡时间延时、校正出方向的不平衡时间延时，比如对于OC时钟设备接收Sync同步消息时的处理，首先在MAC层接收Sync同步消息并捕捉此时的时间戳，在入方向处理引擎，对Pathdelay(链路延时)和Asymmetry(不均衡时间)进行校正，保证同步的精度。对于其他时钟设备，如：BC时钟、TC时钟等，不用配置哪种时钟，而是根据时钟所需的处理行为配置DsPtpProfile表，然后根据message类型对PTP message进行入方向处理。
将经过IPE处理后的PTP报文连同处理信息(包括时间信息)发送到内部网桥中，内部网桥根据处理信息，将PTP报文送给CPU处理，或者送给出方向处理引擎(EPE)处理；
EPE对接收到的PTP message以及IPE携带过来的处理行为，进行处理，还是以OC时钟设备对Sync同步消息进行发送为例，CPU发送Sync报文给内部网桥，内部网桥将Sync报文再发给EPE，EPE将接收到的Sync同步消息连同控制信息送给MAC层，MAC层发送Sync同步消息并捕捉此时的时间戳，并且判断对消息的处理模式，如果是一步式(one step)处理方式，则将时间戳直接携带在Sync同步消息上进行发送；如果选择两步式(twostep)处理方式，则将时间戳放在跟随(follow_up)报文中发送出去。
结合图2、图4所示，芯片对接收的PTP message进行解析，解析出message类型，根据报文接收的源端口(Source port)ID或者源端口所属的Vlan ID索引出相应DsPtpProfile表，并根据message类型从表中选择相应的处理行为。
在本发明实施例中，通过一个Dsptpprofile数据结构来定义不同的PTP报文的处理行为：
Figure BDA00003225997500051
Dsptpprofile数据结构可以由Port号索引，同时在应用中，一般一个Vlan对应一个PTP域，所以也可以由Vlan号索引。16个array可以分别对应不同的PTP message的行为，例如，Sync报文中messageType字段值为0，则array[0]控制Sync message的行为；Delay_Req报文中messageType字段值为1，则array[1]控制Delay_Req message的行为，依此类推。可以不用区分不同的PTP时钟设备，灵活地实现不同时钟设备对PTP message的转发和时钟同步。
确定了message类型后，针对相应的PTP message进行报文处理行为，每种message的处理行为包括6种，包括：接收报文并送入CPU(exceptionToCpu)、报文数据包丢弃(discardPacket)、更新滞留时间(updateResidenceTime)、校正链路延时(applyPathDelay)、校正入方向的不均衡时间延时(applyIngressAsymmetryDelay)、校正出方向不均衡时间延时(applyEgressAsymmetryDelay)，本发明实施例中，通过一个PtpBehavior数据结构定义了6种PTP message处理行为：
Figure BDA00003225997500061
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (9)

1.基于message的PTP报文的芯片处理方法，其特征在于，包括：
芯片通过端口接收PTP报文，在MAC层捕捉时间戳，并在入方向处理引擎对带有时间戳的PTP报文进行处理；
根据配置的处理行为，将经过入方向处理后的PTP报文连带时间信息经过内部网桥送给协议栈，或者将带有PTP报文处理信息的报文送给出方向处理引擎；
出方向处理引擎根据传递过来的PTP报文处理信息，进行出方向处理；
MAC层捕捉报文发送时的时间戳，根据处理信息进一步处理，最终将编辑过的报文发送出去。
2.根据权利要求1所述的基于message的PTP报文的芯片处理方法，其特征在于，所述配置的处理行为从Port ID或者Vlan ID索引。
3.根据权利要求1所述的基于message的PTP报文的芯片处理方法，其特征在于，所述入方向处理具体包括：解析出PTP message类型，通过Port ID或者Vlan ID索引出相应的DsPtpProfile表，并根据message类型选择相应的处理行为，对PTP message进行入方向处理。
4.根据权利要求3所述的基于message的PTP报文的芯片处理方法，其特征在于，每种PTP message类型对应一种PTP报文处理行为，所述PTP报文处理行为包括：接收报文并送入CPU、报文数据包丢弃、更新滞留时间、校正链路延时、校正入方向的不平衡时间延时、校正出方向的不平衡时间延时。
5.根据权利要求1所述的基于message的PTP报文的芯片处理方法，其特征在于，所述出方向处理具体包括：根据PTP message的类型选择相应的处理行为，对PTP message进行出方向处理。
6.基于message的PTP报文的芯片处理系统，其特征在于，包括：
入方向MAC层，用于捕捉接收报文时间戳，将带有时间戳的PTP报文送入入方向处理引擎模块；
入方向处理引擎模块，用于对带有时间戳PTP报文进行入方向处理，处理后发送到内部网桥中；
内部网桥模块，用于缓存存储与恢复，将带有PTP报文处理信息的信息头部进行缓存存储与恢复，并将报文送到相应的出口；
出方向处理引擎模块，从内部网桥中接收PTP报文以及其处理信息，并进行出方向处理；
出方向MAC层，用于捕捉发送报文时的时间戳，并将处理带有经过入方向和出方向处理过的时间戳的PTP报文。
7.根据权利要求6所述的基于message的PTP报文的芯片处理系统，其特征在于，所述入方向处理具体包括：解析出PTP报文的message类型，通过port ID或Vlan ID索引出相应的DsPtpProfile表，并根据message类型选择相应的处理行为，对PTP message进行入方向处理。
8.根据权利要求7所述的基于message的PTP报文的芯片处理系统，其特征在于，所述PTP报文处理行为包括：接收报文并送入CPU、报文数据包丢弃、更新滞留时间、校正链路延时、校正入方向的不平衡时间延时、校正出方向的不平衡时间延时。
9.根据权利要求6所述的基于message的PTP报文的芯片处理系统，其特征在于，所述出方向处理具体包括：根据PTP message的类型选择相应的处理行为，对PTP message进行出方向处理。
CN2013101911498A 2013-05-22 2013-05-22 基于message的PTP报文的芯片处理方法和系统 Pending CN103297217A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013101911498A CN103297217A (zh) 2013-05-22 2013-05-22 基于message的PTP报文的芯片处理方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013101911498A CN103297217A (zh) 2013-05-22 2013-05-22 基于message的PTP报文的芯片处理方法和系统

Publications (1)

Publication Number Publication Date
CN103297217A true CN103297217A (zh) 2013-09-11

Family

ID=49097577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101911498A Pending CN103297217A (zh) 2013-05-22 2013-05-22 基于message的PTP报文的芯片处理方法和系统

Country Status (1)

Country Link
CN (1) CN103297217A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103581205A (zh) * 2013-11-20 2014-02-12 盛科网络（苏州）有限公司 在多个mac中实现精准时戳的方法及系统
CN115987476A (zh) * 2022-12-23 2023-04-18 苏州盛科通信股份有限公司 一种降低芯片Pipeline时间戳总线位宽的方法及应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252579A (zh) * 2008-02-22 2008-08-27 浙江大学 一种网络层的打包解包方法
CN101599894A (zh) * 2008-06-04 2009-12-09 华为技术有限公司 具有时钟信息报文的处理方法、装置及系统
CN102244571A (zh) * 2010-05-13 2011-11-16 中兴通讯股份有限公司 一种处理ieee1588v2报文的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252579A (zh) * 2008-02-22 2008-08-27 浙江大学 一种网络层的打包解包方法
CN101599894A (zh) * 2008-06-04 2009-12-09 华为技术有限公司 具有时钟信息报文的处理方法、装置及系统
CN102244571A (zh) * 2010-05-13 2011-11-16 中兴通讯股份有限公司 一种处理ieee1588v2报文的方法及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103581205A (zh) * 2013-11-20 2014-02-12 盛科网络（苏州）有限公司 在多个mac中实现精准时戳的方法及系统
CN103581205B (zh) * 2013-11-20 2017-01-11 盛科网络（苏州）有限公司 在多个mac中实现精准时戳的方法及系统
CN115987476A (zh) * 2022-12-23 2023-04-18 苏州盛科通信股份有限公司 一种降低芯片Pipeline时间戳总线位宽的方法及应用
CN115987476B (zh) * 2022-12-23 2024-09-13 苏州盛科通信股份有限公司 一种降低芯片Pipeline时间戳总线位宽的方法及应用

Similar Documents

Publication Publication Date Title
CN101594673B (zh) 一种分布式处理1588时间戳的方法及系统
EP2372932B1 (en) Time synchronization method and corresponding synchronization system for passive optical network system
EP1417785A4 (en) SYSTEM AND METHOD FOR SYNCHRONIZATION OF TELECOMMUNICATIONS CLOCKS IN AN ETHERNET-BASED OPTICAL ACCESS NETWORK
US20130121347A1 (en) Communication apparatus
CN102932083B (zh) 一种微波同步对时的方法和装置
CN101827098A (zh) 时间同步的处理方法及装置
CN101582733A (zh) 一种在sdh设备之间实现高精度时间同步的方法和系统
CN107896134A (zh) 一种高精度模块化时间同步设备
WO2016004644A1 (zh) 一种监控以太网时钟同步的方法及装置
CN105959076A (zh) 使无源光网络具备支持时间同步能力的装置与方法
CN102082653B (zh) 一种时钟同步的方法、系统及装置
CN101895384A (zh) 一种实现边界时钟的方法和装置
CN101547083A (zh) 时间同步装置、时间同步系统和时间同步方法
CN107786293A (zh) 时间同步方法、主时钟设备、从时钟设备及时间同步系统
CN102404105A (zh) 以太网交换机上实现时间同步的装置及方法
CN102299788A (zh) 自动发送ieee1588协议报文的控制方法及装置
CN105262555A (zh) 一种时间同步方法、可编程逻辑器件、单板及网元
CN201789508U (zh) 一种1588 v2协议处理系统
CN105207734A (zh) 芯片堆叠模式下ptp的实现方法及实现装置
CN105978652A (zh) 冗余以太网的同步对时设备、系统及方法
WO2019056921A1 (zh) 一种集中式1588的实现系统及方法
CN101009546A (zh) 采用不同时间同步协议的网段间实现时间同步的方法
CN104660360A (zh) 一种以太数据与多路e1数据的处理方法及系统
CN111478863B (zh) 一种交换机系统及其网口时间同步方法
CN109921871A (zh) 一种时间同步方法、装置及网络系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130911