CN103297003A

CN103297003A - 一种新型时刻鉴别电路

Info

Publication number: CN103297003A
Application number: CN2013101660131A
Authority: CN
Inventors: 孙剑; 郭希良; 张潮; 田征; 郭鹏斌
Original assignee: Xian Jiaotong University
Current assignee: Xi'an Shenqiong Photoelectric Technology Co., Ltd.
Priority date: 2013-05-08
Filing date: 2013-05-08
Publication date: 2013-09-11
Anticipated expiration: 2033-05-08
Also published as: CN103297003B

Abstract

一种新型时刻鉴别电路，包括六个电压基准源、六个高速比较器、三个反相器模块、两个加法器模块、两个测时单元和一个CPU；输入信号正脉冲一，分为两路，一路为原信号，另一路为经反相器反相后信号，两路信号分别通过高速比较器与三个电压基准源比较，分别产生三路信号，每三路信号中的一路经反相器反相后与其它两路信号通过加法器模块相加，得到两路相加后信号，分别送入两个测试单元中，测得后续数据拟合所需的时间间隔，送入CPU中处理后，通过数据拟合算出输入脉冲到来的精确时刻，从而实现时刻鉴别；本电路通过将发送与接收到的信号送入到同一套后续处理电路中，并通过一系列电路对输入信号处理，实现高精度时刻鉴别，同时达到高精度与低功耗的效果。

Description

一种新型时刻鉴别电路

技术领域

本发明涉及激光测距技术领域，具体涉及一种新型时刻鉴别电路。

背景技术

时间间隔的高精度测量长期以来一直是时间测量领域的重要研究问题，而时刻的高精度鉴别直接决定着时间间隔的测量精度，对后续的科学研究有着重大的意义，特别是对于激光测距技术意义非凡。

激光的应用使得激光测距成为现实，并且随着激光技术的不断发展，激光测距也日趋成熟。特别是其中的脉冲激光测距法发展迅速，应用也十分广泛。脉冲激光测距具体实现方法是：从测距点发射脉冲激光到被测目标，激光脉冲发射到目标后一部分激光反射到测距点，通过测量激光往返的时间就能计算出测距点与被测目标之间的距离，因此，时间间隔的高精度测量对于激光测距的精度有着重大意义。

传统测时方法一般是将发出的和与接收的脉冲激光信号分别送入到两套不同的后续处理电路之中。然而由于电子元件以及电子芯片存在的固有误差在不同的电路中会有差别，故两套不同的后续处理电路的固有误差也不同。所以将发出信号与接收信号送入到两套不同的后续处理电路之中会增加测距系统的误差，使精度有所下降。而若是将发出信号与接收信号送入到同一套后续处理电路之中，则可以抵消这方面增加的误差，提高测量的精度。

发明内容

为了解决上述现有技术存在的问题，本发明的目的在于提供一种新型时刻鉴别电路，将发出信号与接收信号送入到同一套后续处理电路之中，能够达到高精度与低功耗的效果。

为达到以上目的，本发明采用如下技术方案：

一种新型时刻鉴别电路，包括和正脉冲一连接的第一电容2和第一反相器模块1；

所述第一电容2的一端接正脉冲一另一端和第一高速比较器10的同相输入端27、第二高速比较器11的同相输入端31以及第三高速比较器12的同相输入端35相连；所述第一高速比较器10的反相输入端26和第一电压基准源4的输出端25相连，输出端28和第一加法器模块18的第一输入端53相连；所述第二高速比较器11的反相输入端30和第二电压基准源5的输出端29相连，输出端32和第二反相器模块16的反相输入端49相连，第二反相器模块16的同相输入端68接地，第二反相器模块16的输出端50和第一加法器模块18的第二输入端54相连；所述第三高速比较器12的反相输入端34和第三电压基准源6的输出端33相连，输出端36和第一加法器模块18的第三输入端55相连；所述第一加法器模块18的输出端56和第一测时单元20的输入端61相连，第一测时单元20的输出端62经SPI和CPU22的第一输入端65相连；

所述第一反相器模块1的反相输入端23接正脉冲一，同相输入端67接地，输出端24经第二电容3和第四高速比较器13的反相输入端39、第五高速比较器14的反相输入端43以及第六高速比较器15的反相输入端47相连；所述第四高速比较器13的同相输入端38和第四电压基准源7的输出端37相连，输出端40和第二加法器模块19的第一输入端57相连；所述第五高速比较器14的同相输入端42和第五电压基准源8的输出端41相连，输出端44和第三反相器模块17的反相输入端51相连，第三反相器模块17的同相输入端69接地，第三反相器模块17的输出端52和第二加法器模块19的第二输入端58相连；所述第六高速比较器15的同相输入端46和第六电压基准源9的输出端45相连，输出端48和第二加法器模块19的第三输入端59相连；所述第二加法器模块19的输出端60和第二测时单元21的输入端63相连，第二测时单元21的输出端64经SPI和CPU22的第二输入端66相连。

本发明时刻鉴别电路主要是通过测定正脉冲一在给定基准电压值V1，V2，V3，V4，V5，V6各自间的时间间隔然后通过计算机运用数据拟合算法拟合得到正脉冲一到来时刻，因此对时间间隔的测量对时刻鉴别精度有重要影响，传统方法是将得到的六路信号输入某测时系统中测量时间间隔，但这样远没有将六路信号合成为两路信号输入至测时芯片中获得的精度高，电压基准值V1，V2，V3可分别取值1.0V、2.048V和3.0V，V4，V5，V6分别为-V1，-V2，-V3，当正脉冲一的电压大于V1，V2，V3时分别会产生正脉冲二、正脉冲三、正脉冲四。负脉冲一分别与V4，V5，V6相比较，当负脉冲的电压小于V4，V5，V6时会产生正脉冲五、正脉冲六、正脉冲七。

由于电压基准源电压值的不同，上面产生的正脉冲二、三、四中正脉冲二的持续时间最长，脉冲三次之，脉冲四最短，将脉冲三接至第二反相器模块16上得到反相信号，将其与脉冲二、四利用加法器相加，最后得到一串脉冲，输入至第一测时单元20。同理可得对于负脉冲V4、V5和V6的处理。

附图说明

图1为本发明鉴别电路框图。

图2为本发明加法器及反相器处理部分电路图。

图3为本发明数据拟合原理图。

具体实施方式

以下结合附图及具体实施例，对本发明作进一步的详细描述。

如图1所示，本发明一种新型时刻鉴别电路，包括和正脉冲一连接的第一电容2和第一反相器模块1；所述第一电容2的一端接正脉冲一另一端和第一高速比较器10的同相输入端27、第二高速比较器11的同相输入端31以及第三高速比较器12的同相输入端35相连；所述第一高速比较器10的反相输入端26和第一电压基准源4的输出端25相连，输出端28和第一加法器模块18的第一输入端53相连；所述第二高速比较器11的反相输入端30和第二电压基准源5的输出端29相连，输出端32和第二反相器模块16的反相输入端49相连，第二反相器模块16的同相输入端68接地，第二反相器模块的输出端50和第一加法器模块18的第二输入端54相连；所述第三高速比较器12的反相输入端34和第三电压基准源6的输出端33相连，输出端36和第一加法器模块18的第三输入端55相连；所述第一加法器模块18的输出端56和第一测时单元20的输入端61相连，第一测时单元20的输出端62经SPI和CPU22的第一输入端65相连；所述第一反相器模块1的反相输入端23接正脉冲一，同相输入端67接地，输出端24经第二电容3和第四高速比较器13的反相输入端39、第五高速比较器14的反相输入端43以及第六高速比较器15的反相输入端47相连；所述第四高速比较器13的同相输入端38和第四电压基准源7的输出端37相连，输出端40和第二加法器模块19的第一输入端57相连；所述第五高速比较器14的同相输入端42和第五电压基准源8的输出端41相连，输出端44和第三反相器模块17的反相输入端51相连，第三反相器模块同相输入端69接地，第三反相器模块17的输出端52和第二加法器模块19的第二输入端58相连；所述第六高速比较器15的同相输入端46和第六电压基准源9的输出端45相连，输出端48和第二加法器模块19的第三输入端59相连；所述第二加法器模块19的输出端60和第二测时单元21的输入端63相连，第二测时单元21的输出端64经SPI和CPU22的第二输入端66相连。

如图2所示，图中t1即为正脉冲一从0上升至高电平过程中电压值V1与V2间的时间间隔，t2为V2与V3间的时间间隔。t1与t2可通过将最终产生脉冲串输入至时间间隔测量模块得到。同理可得脉冲V4、V5、V6间的时间间隔t3与t4。

t1，t2，t3，t4得到后，将其通过SPI输入至CPU中，再结合输入至比较器的基准电压，通过数据拟合方法算出0V也就是正脉冲一到来所对应的时刻。

如图3所示，本发明数据拟合原理为：将脉冲上升过程近似为一个线性上升过程，由其上升过程中六个点（即V1，V2，V3，V4，V5，V6对应点）的电压值以及其间时间间隔，线性拟合出在0时刻也就是正脉冲1到来的时刻点，也即实现了时刻鉴别。

本发明的工作原理为：输入一路正脉冲一，分为两路，一路经第一电容2后分别输入至第一电压基准源4、第二电压基准源5和第三电压基准源6，另一路输入至第一反相器模块1输入端23，由其输出端24输出负脉冲一，再经第二电容3后分别输入至第四电压基准源7、第五电压基准源8和第六电压基准源9。正脉冲一输入至第一高速比较器10同相输入端27，第一高速比较器10输出端28输出比较后产生的正脉冲二；正脉冲一输入至第二高速比较器11同相输入端31，第二高速比较器11输出端32输出比较后产生的正脉冲三；正脉冲一输入至第三高速比较器12同相输入端35，第三高速比较器12输出端36输出比较后产生的正脉冲四；正脉冲三输入至第二反相器模块16输入端49，第二反相器模块16输出端50输出正脉冲3反相后信号输入至第一加法器模块18第二输入端54；正脉冲二输入至第一加法器模块18第一输入端53；正脉冲四输入至第一加法器模块18第三输入端55，第一加法器模块18输出端56输出相加后信号至第一测时单元20输入端61，第一测时单元20输出端62输出测时信息经SPI输入至CPU22输入端65。负脉冲一输入至第四高速比较器13反相输入端39，第四高速比较器13输出端40输出比较后产生的正脉冲五；负脉冲一输入至第五高速比较器14反相输入端43，第五高速比较器14输出端44输出比较后产生的正脉冲六；负脉冲一输入至第六高速比较器15反相输入端47，第六高速比较器15输出端48输出比较后产生的正脉冲七；正脉冲六输入至第三反相器模块17输入端51，第三反相器模块17输出端52输出正脉冲六反相后信号输入至第二加法器模块19第二输入端58；正脉冲五输入至第二加法器模块19第一输入端57，正脉冲七输入至第二加法器模块19第三输入端59，第二加法器模块19输出端60输出相加后信号至第二测时单元21输入端63，第二测时单元21输出端64输出测时信息经SPI输入至CPU22输入端66。第一测时单元20与第二测时单元21输出得到的测时信息输入至CPU22后，运用数据拟合方法得到正脉冲一到来时刻，从而实现时刻鉴别。

Claims

1.一种新型时刻鉴别电路，其特征在于：包括和正脉冲一连接的第一电容（2）和第一反相器模块（1）；

所述第一电容（2）的一端接正脉冲一，另一端和第一高速比较器（10）的同相输入端（27）、第二高速比较器（11）的同相输入端（31）以及第三高速比较器（12）的同相输入端（35）相连；所述第一高速比较器（10）的反相输入端（26）和第一电压基准源（4）的输出端（25）相连，输出端（28）和第一加法器模块（18）的第一输入端（53）相连；所述第二高速比较器（11）的反相输入端（30）和第二电压基准源（5）的输出端（29）相连，输出端（32）和第二反相器模块（16）的反相输入端（49）相连，第二反相器模块（16）的同相输入端（68）接地，第二反相器模块（16）的输出端（50）和第一加法器模块（18）的第二输入端（54）相连；所述第三高速比较器（12）的反相输入端（34）和第三电压基准源（6）的输出端（33）相连，输出端（36）和第一加法器模块（18）的第三输入端（55）相连；所述第一加法器模块（18）的输出端（56）和第一测时单元（20）的输入端（61）相连，第一测时单元（20）的输出端（62）经SPI和CPU（22）的第一输入端（65）相连；

所述第一反相器模块（1）的反相输入端（23）接正脉冲一，同相输入端（67）接地，输出端（24）经第二电容（3）和第四高速比较器（13）的反相输入端（39）、第五高速比较器（14）的反相输入端（43）以及第六高速比较器（15）的反相输入端（47）相连；所述第四高速比较器（13）的同相输入端（38）和第四电压基准源（7）的输出端（37）相连，输出端（40）和第二加法器模块（19）的第一输入端（57）相连；所述第五高速比较器（14）的同相输入端（42）和第五电压基准源（8）的输出端（41）相连，输出端（44）和第三反相器模块（17）的反相输入端（51）相连，第三反相器模块同相输入端（69）接地，第三反相器模块（17）的输出端（52）和第二加法器模块（19）的第二输入端（58）相连；所述第六高速比较器（15）的同相输入端（46）和第六电压基准源（9）的输出端（45）相连，输出端（48）和第二加法器模块（19）的第三输入端（59）相连；所述第二加法器模块（19）的输出端（60）和第二测时单元（21）的输入端（63）相连，第二测时单元（21）的输出端（64）经SPI和CPU（22）的第二输入端（66）相连。