CN103294622B - 数字处理设备、混合式架构系统及内存访问方法 - Google Patents
数字处理设备、混合式架构系统及内存访问方法 Download PDFInfo
- Publication number
- CN103294622B CN103294622B CN201210045409.6A CN201210045409A CN103294622B CN 103294622 B CN103294622 B CN 103294622B CN 201210045409 A CN201210045409 A CN 201210045409A CN 103294622 B CN103294622 B CN 103294622B
- Authority
- CN
- China
- Prior art keywords
- digital processing
- processing device
- usb
- memory
- equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stored Programmes (AREA)
Abstract
一种混合式架构系统的数字处理设备及其内存访问方法,以及混合式架构系统。所述数字处理设备包括通过设备总线访问设备内存的DMA控制器,通过DMA控制器获取内存数据并将内存描述为USB存储设备的USB控制器,与外部设备的USB接口对接并实现数据通信的USB接口。根据本发明,可以不需要CPU参与就能将设备内存描述为普通的USB存储设备,从而即使在设备关机、休眠或崩溃时也能访问设备内存,提高了系统内存利用效率。
Description
技术领域
本发明涉及到一种用于混合式架构系统的数字处理设备,特别的,涉及到能够直接访问设备内存的数字处理设备及其内存访问方法。
背景技术
随着技术的发展,数字处理设备的类型越来越趋于多样化,出现了多种具有不同硬件架构和软件操作系统的数字处理设备,例如基于intel硬件平台+windows操作系统的计算机系统,或者基于arm硬件平台+android操作系统的移动操作系统,包括智能手机、平板电脑等。
为了实现这些设备的兼容和整合,目前出现了一种混合式架构系统(Hybrid系统),该系统由具有不同硬件平台和操作系统的两个数字处理设备组成,例如基于intel硬件平台+windows操作系统的主设备和基于arm硬件平台+android操作系统的次设备。通常,主设备构成Hybrid系统的基座(base),次设备构成Hybrid系统的面板(pad),基座和面板组合成一个笔记本电脑的架构形态。在混合使用模式下,面板为基座提供显示屏、触摸屏和摄像头等设备。另一方面,由于面板平台上运行android操作系统,其可以作为数字处理设备单独使用;基座平台上运行windows操作系统,其通过外接显示器也可以作为数字处理设备独立使用。这样,混合式架构系统的两个系统具有不同的硬件平台和操作系统,并且可以同时运行,相互切换。
在Hybrid系统下,当其中一个设备(例如次设备)需要访问或使用另一个设备(例如主设备)的内存时,通常采用下述方案实现。主设备利用中央处理器CPU采用软件的方式将其内存描述(或虚拟)为Mass storageUSB gadget设备,次设备通过USB接口硬件连接到主设备。此时次设备作为USB主机,主设备作为USB设备,这样,使得主设备的内存可以作为USB存储设备供次设备使用。结果,对于次设备来说,可以像访问一个普通的USB存储设备一样访问主设备的内存。这种现有技术方案的优点是只需要在主设备端设置USB接口硬件,其他的组件或功能都可以基于软件实现的,简单易行。
但是,这种技术方案在使用中存在一些问题。例如,由于设备需要通过中央处理器CPU采用软件的方式将其内存描述(虚拟)为USB存储设备,当在次设备上访问主设备的内存时,不可避免的需要主设备上的处理器协助,因而要求该设备的处理器处于活动状态。但是,当主设备上的处理器休眠或者关机时,处理器不处于活动状态,会导致次设备无法访问主设备上的内存。
因此,需要对现有的混合式架构系统进行改进,使得构成混合式架构系统的两个数字处理设备能够在任何时候(特别是对方关机或休眠的时候)访问对方的内存,就像访问普通的USB存储设备一样。
发明内容
本发明的目的是提供一种能够在直接访问设备内存的数字处理设备及其内存访问方法,根据本发明,能够在任何时候(特别是关机、休眠或崩溃)以通用USB存储设备的方式访问设备内存。
根据本发明的一个方面,提供了一种混合式架构系统的数字处理设备,包括:DMA控制器,连接到数字处理设备的总线,用于通过总线访问数字处理设备的内存;USB控制器,连接到所述总线,用于通过DMA控制器获取内存数据并将内存描述为USB存储设备;USB接口,连接到USB控制器,用于与外部设备的USB接口对接并实现数据通信。
所述USB控制器包括:内存描述模块,用于将内存描述为存储设备;和USB解析模块,用于将内存描述为USB设备。
所述DMA控制器作为总线的主设备,所述USB控制器和内存作为总线的从设备。
可选的,所述数字处理设备是嵌入式硬件平台或X86硬件平台。
根据本发明的另一个方面,提供了一种混合式架构系统,包括通过认证进行配对以实现相互通信的第一数字处理设备和第二数字处理设备,所述第一和第二数字处理设备中的至少一个是前述任一项所述的数字处理设备。
可选的,所述第一和第二数字处理设备具有相同的硬件平台,或者具有不同的硬件平台。
优选的,所述第一和第二数字处理设备共用一个显示单元。
根据本发明的另一个方面,提供了一种用于数字处理设备的内存访问方法,用于在混合式架构系统的任一数字处理设备中实施,所述数字处理设备包括DMA控制器、USB控制器和USB接口,所述方法包括下述步骤:步骤S101,通过DMA控制器访问数字处理设备的内存;步骤S102,USB控制器通过DMA控制器获取内存数据,并将内存描述为USB存储设备;步骤S103,USB控制器通过USB接口将内存数据发送到外部设备。
根据本发明的混合式架构系统,可以不需要CPU参与就能将每个数字处理设备中的内存描述为普通的USB存储设备,从而可以方便的共享内存,提高了系统内存利用效率。并且,即使被访问端设备处于关机、休眠状态或异常崩溃时,该设备的内存也可以被另一设备作为普通USB存储设备进行访问,这样提高了用户的使用体验,节省了设备的电池电力,并且可以避免重要数据的丢失。
附图说明
图1显示了现有技术的混合式架构系统的结构示意图;
图2显示了本发明优选实施例的用于混合式架构系统的数字处理设备的结构示意图;
图3显示了本发明优选实施例的混合式架构系统的结构示意图;
图4显示了本发明具体实施例的混合式架构系统结构示意图;
图5显示了本发明优选实施例的用于数字处理设备的内存访问方法。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本发明进一步详细说明。
本发明的混合式架构系统可以由任何类型的对等的数字处理设备组成。这里,对等的数字处理设备是指具备独立的硬件平台和软件操作系统的数字处理设备,这些数字处理设备可以具有相同的硬件平台和/或软件操作系统,也可以具有不同的硬件平台和软件操作系统。
在一个优选实施例中,混合式架构系统包括第一数字处理设备和第二数字处理设备,二者具有不同的硬件平台和操作系统,例如具有windows操作系统的计算机平台的基座,以及具有android操作系统的移动操作系统的面板。此时,两个数字处理设备分别包括CPU、缓存、显卡、内存、硬盘等常用部件,但是第一数字处理设备和第二数字处理设备通过配对成功可以共用一个显示单元,并实现相互的数据通信。此时,本发明的数字处理系统构成混合架构数字处理系统。
在实际使用中,这种混合架构下的第一数字处理设备和第二数字处理设备首先需要配对成功才能进行交互操作。配对成功是指在混合架构下第一和第二数字处理设备同时运行,并且相互认证成功以便进行相互通信,这个认证的过程称之为配对。
图1显示了现有技术的混合式架构系统的结构示意图。
如图1所示,在现有技术的混合式架构系统包括第一数字处理设备100’和第二数字处理设备200’。在每个数字处理设备中,USB控制器、内存以及CPU均连接到系统总线,其中USB控制器、内存作为总线的从设备(slave),CPU作为总线的主设备(master)。
在现有的混合式架构系统结构中,当需要访问内存时,通常是CPU通过系统总线以软件方式从内存读取数据,然后,USB控制器通过总线从CPU获取数据,再通过USB接口传输到外部设备。
因此,现有的结构中USB控制器不能直接访问内存,而必须要通过CPU用软件的方式将内存(虚拟)描述为USB Mass storage设备才能供外部设备识别并访问。这样,如果设备上的处理器休眠、关机或者崩溃时,处理器不处于活动状态,会导致外部设备无法访问设备上的内存。
图2显示了本发明优选实施例的用于混合式架构系统的数字处理设备的结构示意图。
图2所示的数字处理设备可用作混合式架构系统的基座(base)或面板(pad),所述数字处理设备中设置有直接内存访问(DMA)控制器101、USB控制器102以及USB接口103。本实施例中,DMA控制器作为总线的主设备(master),USB控制器和设备内存连接到系统总线并作为总线的从设备(slave)。本发明中,总线类型取决于数字处理设备的硬件平台,例如,在诸如ARM的嵌入式硬件平台中,系统总线是AHB(Advanced Highperformance Bus)总线;在X86硬件平台中,系统总线是PCI总线。
下面分别描述上述各个组件。
DMA控制器101连接到数字处理设备的总线,用于通过总线访问数字处理设备的内存。
直接内存访问(DMA)控制器101通过总线连接到数字处理设备的内存,其作为总线的主设备可以通过硬件方式访问内存。在这种架构下,可以不需要设备的中央处理器CPU参与就能访问内存。
USB控制器102连接到所述总线,用于通过DMA控制器获取内存数据并将内存描述为USB存储设备。
USB控制器102中内置有内存描述模块和USB解析模块。内存描述模块基于SCSI协议将设备内存描述为通用的存储设备,例如MASS storage设备。USB解析模块基于USB协议将内存描述为USB设备,以便访问端设备能够将被访问端设备的内存识别为USB外设。
本实施例中,DMA控制器访问内存并获取数据,USB控制器通过总线从DMA控制器获取内存数据,并将内存描述为USB存储设备。
USB接口103连接到USB控制器,用于与外部设备的USB接口对接并实现数据通信。
USB接口103是符合USB接口规范的数据接口硬件,当USB控制器通过DMA控制器访问内存并获取数据之后,其通过USB接口将数据传输给外部设备。
以上描述了根据本发明优选实施例的数字处理设备,该数字处理设备可用作混合式架构系统的基座(base)和/或面板(pad)。由于根据本发明的数字处理设备可以在不需要中央处理器参与的情况下将其内存描述为通用的USB存储设备,因而即使在该数字处理设备关机、休眠甚至崩溃的情况下,外部数字处理设备也可以访问该数字处理设备的内存,就像访问普通的USB存储设备一样。因此,由本发明的数字处理设备组成的混合式架构系统可以方便的访问设备内存,从而提高了系统内存利用效率。
图3显示了本发明优选实施例的混合式架构系统的结构示意图。
如图3所示,本发明的混合式架构系统包括通过认证进行配对以实现相互通信的第一数字处理设备100和第二数字处理设备200,所述第一和第二数字处理设备中的至少一个采用如图2所示本发明的数字处理设备,使得即使在该数字处理设备关机、休眠或崩溃时另一个数字处理设备也能访问该数字处理设备的内存,就像访问普通的USB存储设备一样。
在一优选示例中,也可以将第一和第二数字处理设备都实施为本发明的数字处理设备。这种情况下,参见图3,第一数字处理设备100包括DMA控制器101、USB控制器102和USB接口103,相应的第二数字处理设备200包括DMA控制器201、USB控制器202和USB接口203。这样,当任一个数字处理设备处于关机、休眠或崩溃状态时,另一个数字处理设备都可以访问该数字处理设备的内存。
根据本发明的数字处理设备可以在任何类型的硬件平台中实施,例如嵌入式硬件平台或X86硬件平台等。
在根据本发明优选实施例的混合式架构系统中,第二数字处理设备与第一数字处理设备配对成功后,两个设备的USB接口通过USB连接线连接,每个数字处理设备的USB控制器通过DMA控制器访问内存,并将内存描述为USB存储设备。这样,当需要从任一设备中访问另一设备的内存时,例如在第二数字处理设备中访问第一数字处理设备的内存时,可以通过USB接口直接访问第一数字处理设备的内存。在访问端看来,被访问端设备的内存就表现为连接到访问端设备的USB Mass storage设备,因此,访问端设备可以把被访问端设备的内存作为普通的USB存储设备(例如闪存、移动硬盘等)一样访问。结果,使得混合式架构系统的两个数字处理设备可以方便的相互共享内存,提高了系统内存利用效率。
另外,由于在本发明的数字处理设备中采用硬件方式来描述物理内存,例如USB控制器通过DMA控制器访问内存,因而不需要在被访问端设备中安装有关内存访问的驱动软件,也不需要处理器参与就可以访问内存。因此,即使被访问端设备处于关机、休眠状态或异常崩溃时,该设备的内存也可以被另一设备作为普通的USB存储设备进行访问,这样提高了用户的使用体验,节省了设备的电池电力,并且可以避免重要数据的丢失。
图4显示了本发明具体实施例的混合式架构系统结构示意图。
如图4所述,本实施例的混合式架构系统包括基于arm硬件平台的第一数字处理设备100和基于X86硬件平台的第二数字处理设备200,该第二数字处理设备通过认证与第一数字处理设备进行配对以实现相互通信。
参见图4,基于arm硬件平台的第一数字处理设备100包括直接内存访问(DMA)控制器101、USB控制器102以及USB接口103,其中,系统内存和USB控制器102连接到AHB总线并作为从设备,DMA控制器101连接到AHB总线并作为主设备。
类似的,基于X86硬件平台的第二数字处理设备200包括直接内存访问(DMA)控制器201、USB控制器202以及USB接口203,其中,系统内存和USB控制器202连接到PCI总线并作为从设备,DMA控制器201连接到PCI总线并作为主设备。在这种架构下,DMA控制器将内存视为一个PCI从设备,并通过PCI总线访问内存。
本发明的混合式架构系统不需要CPU参与就能访问内存,并将内存描述为USB存储设备,以便外部设备识别。因此,当两个设备通过USB连接线连接后,可以通过USB接口访问对方的内存,就像访问普通的USB存储设备一样方便。
图5显示了本发明优选实施例的用于数字处理设备的内存访问方法。
本实施例的内存访问方法用于在混合式架构系统的任一数字处理设备中实施,所述数字处理设备包括DMA控制器、USB控制器和USB接口,所述方法包括下述步骤。
步骤S101,通过DMA控制器访问数字处理设备的内存。
直接内存访问(DMA)控制器通过总线连接到数字处理设备的内存,其作为总线的主设备可以通过硬件方式访问内存。在这种架构下,可以不需要设备的中央处理器CPU参与就能访问内存。
步骤S102,USB控制器通过DMA控制器获取内存数据,并将内存描述为USB存储设备。
USB控制器中内置有内存描述模块和USB解析模块。内存描述模块基于SCSI协议将设备内存描述为通用的存储设备,例如MASS storage设备。USB解析模块基于USB协议将内存描述为USB设备,以便访问端设备能够将被访问端设备的内存识别为USB外设。
本实施例中,DMA控制器访问内存并获取数据,USB控制器通过总线从DMA控制器获取内存数据,并将内存描述为USB存储设备。
步骤S103,USB控制器通过USB接口将内存数据发送到外部设备。
USB接口103是符合USB接口规范的数据接口硬件,当USB控制器通过DMA控制器访问内存并获取数据之后,其通过USB接口将数据传输给外部设备。
通过本实施例的内存访问方法,可以通过CPU就能访问内存数据,使得即使在设备关机、休眠或崩溃时也能访问内存,就像访问普通的USB存储设备一样,大大提高了系统的使用效率,改善了用户体验。
本发明中的数字处理系统不局限于hybrid混合架构,实际上,任何对等设备都可以构成本发明的数字处理系统。例如,两个具有相同或不同操作系统的计算机,或者计算机与无线移动数字处理设备(例如手机、PAD等设备)的配对。这里,对等设备是指具备独立的硬件平台和操作系统的数字处理设备,这些数字处理设备可以具有相同的硬件平台和/或操作系统,也可以具有不同的硬件平台和操作系统。本发明涉及到的操作系统可以包括Windows、windows Soc、linux、android等。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (8)
1.一种混合式架构系统的数字处理设备,包括:
DMA控制器,连接到数字处理设备的总线,用于通过总线访问数字处理设备的内存;
USB控制器,连接到所述总线,用于通过DMA控制器获取内存数据并将内存描述为USB存储设备;
USB接口,连接到USB控制器,用于与外部设备的USB接口对接并实现数据通信,
其中所述USB控制器包括:
内存描述模块,用于将内存描述为存储设备;和
USB解析模块,用于将内存描述为USB设备,使得外部设备能将数字处理设备的内存识别为USB外设。
2.根据权利要求1所述的数字处理设备,所述DMA控制器作为总线的主设备,所述USB控制器和内存作为总线的从设备。
3.根据权利要求1或2中任一项所述的数字处理设备,所述数字处理设备是嵌入式硬件平台或X86硬件平台。
4.一种混合式架构系统,包括通过认证进行配对以实现相互通信的第一数字处理设备和第二数字处理设备,所述第一数字处理设备和第二数字处理设备中的至少一个是权利要求1-3中任一项所述的数字处理设备。
5.根据权利要求4所述的混合式架构系统,所述第一数字处理设备和第二数字处理设备具有相同的硬件平台。
6.根据权利要求4所述的混合式架构系统,所述第一数字处理设备和第二数字处理设备具有不同的硬件平台。
7.根据权利要求4-6中任一项所述的混合式架构系统,所述第一数字处理设备和第二数字处理设备共用一个显示单元。
8.一种用于数字处理设备的内存访问方法,用于在混合式架构系统的任一数字处理设备中实施,所述数字处理设备包括DMA控制器、USB控制器和USB接口,其中所述USB控制器包括内存描述模块,和USB解析模块,所述方法包括下述步骤:
步骤S101,通过DMA控制器访问数字处理设备的内存;
步骤S102,USB控制器通过DMA控制器获取内存数据,并将内存描述为USB存储设备,使得外部设备能将数字处理设备的内存识别为USB外设;
步骤S103,USB控制器通过USB接口将内存数据发送到外部设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210045409.6A CN103294622B (zh) | 2012-02-24 | 2012-02-24 | 数字处理设备、混合式架构系统及内存访问方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210045409.6A CN103294622B (zh) | 2012-02-24 | 2012-02-24 | 数字处理设备、混合式架构系统及内存访问方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103294622A CN103294622A (zh) | 2013-09-11 |
CN103294622B true CN103294622B (zh) | 2016-09-28 |
Family
ID=49095530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210045409.6A Active CN103294622B (zh) | 2012-02-24 | 2012-02-24 | 数字处理设备、混合式架构系统及内存访问方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103294622B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104866439B (zh) * | 2014-02-24 | 2018-03-27 | 联想(北京)有限公司 | 设备分配器、设备分配方法、设备分配切换方法以及计算设备 |
CN105872200A (zh) * | 2015-12-15 | 2016-08-17 | 乐视致新电子科技(天津)有限公司 | 手机及usb系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6412028B1 (en) * | 1999-04-06 | 2002-06-25 | National Instruments Corporation | Optimizing serial USB device transfers using virtual DMA techniques to emulate a direct memory access controller in software |
CN101587462A (zh) * | 2008-05-21 | 2009-11-25 | 上海摩波彼克半导体有限公司 | 高速数据通信链路中的usb数据传输装置及其数据传输方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251771A (ja) * | 2008-04-03 | 2009-10-29 | Murata Mach Ltd | Dma転送装置 |
-
2012
- 2012-02-24 CN CN201210045409.6A patent/CN103294622B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6412028B1 (en) * | 1999-04-06 | 2002-06-25 | National Instruments Corporation | Optimizing serial USB device transfers using virtual DMA techniques to emulate a direct memory access controller in software |
CN101587462A (zh) * | 2008-05-21 | 2009-11-25 | 上海摩波彼克半导体有限公司 | 高速数据通信链路中的usb数据传输装置及其数据传输方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103294622A (zh) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9940123B1 (en) | Updating device code through a bus | |
US8504823B2 (en) | Dynamic configuration of connectors for system-level communications | |
CN106161163B (zh) | 一种高集成度的多媒体智能家庭网关、管理系统及电视盒 | |
DE112015003035T5 (de) | Gemeinsame nutzung eines usb-stromzufuhr-controllers | |
CN102255888A (zh) | 从远程服务器对数据存储设备进行安全扫描的方法和装置 | |
CN102388357B (zh) | 访问存储设备的方法及系统 | |
CN102385523A (zh) | 一种云操作系统的驱动安装和管理方法 | |
CN102609215A (zh) | 数据处理方法及装置 | |
CN103581220A (zh) | 便携式云存储设备 | |
EP2717533A1 (en) | Method, network card and hard disk card for accessing to shut-down hard disk | |
CN114817120A (zh) | 一种跨域数据共享方法、系统级芯片、电子设备及介质 | |
US10572667B2 (en) | Coordinating power management between virtual machines | |
CN101521680A (zh) | 双模无线瘦终端装置及其利用外部计算资源的方法 | |
CN102722343A (zh) | 无线私有安全云存储设备 | |
CN103294622B (zh) | 数字处理设备、混合式架构系统及内存访问方法 | |
US9047264B2 (en) | Low pin count controller | |
CN107660282A (zh) | 处理多根系统中的分区复位 | |
CN105630718A (zh) | 提供主机即时切换分享通用串行总线电子设备的电子装置 | |
EP2696293A1 (en) | Stacking electronic system | |
CN103049403A (zh) | 嵌入式终端设备与手机进行通讯的方法 | |
JP2019525370A (ja) | クラウド基盤のサービス提供方法 | |
CN107181981A (zh) | 通过外部设备进行电视升级的方法、装置、电视及系统 | |
CN107533443A (zh) | 在半导体器件中提供多个根 | |
CN107835108A (zh) | 基于OpenWrt的MAC层协议栈验证平台 | |
US20120197960A1 (en) | System and method for executing a cloud computing task |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |