CN103294603A - 用于控制存储器分配的方法和设备 - Google Patents

用于控制存储器分配的方法和设备 Download PDF

Info

Publication number
CN103294603A
CN103294603A CN2013100449285A CN201310044928A CN103294603A CN 103294603 A CN103294603 A CN 103294603A CN 2013100449285 A CN2013100449285 A CN 2013100449285A CN 201310044928 A CN201310044928 A CN 201310044928A CN 103294603 A CN103294603 A CN 103294603A
Authority
CN
China
Prior art keywords
memory block
data item
block group
data
data entity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100449285A
Other languages
English (en)
Other versions
CN103294603B (zh
Inventor
维莱·哈利沃里
茱哈马蒂·库西萨里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infinera Oy
Original Assignee
Tellabs Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tellabs Oy filed Critical Tellabs Oy
Publication of CN103294603A publication Critical patent/CN103294603A/zh
Application granted granted Critical
Publication of CN103294603B publication Critical patent/CN103294603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/5011—Pool
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System (AREA)

Abstract

用于控制存储器分配的方法和设备。本发明涉及对存储器进行分配和释放，所述存储器被组织成包含存储器块组，所述存储器块组中的每一个包含存储器块。存在第一数据实体（101），其指示在每一个存储器块组中的空闲存储器块的数量。对于每一个存储器块组，存在第二数据实体（102、103、......、105），其指示有关存储器块组的哪些存储器块是空闲的。当接收对分配存储器块的请求时，基于第一数据实体，搜索包含空闲存储器块的存储器块组，并且基于与该存储器块组有关的第二数据实体，从该存储器块组搜索空闲存储器块。第一数据实体和第二数据实体构成紧凑数据结构，因此可以有效利用高速缓冲存储器。

Description

用于控制存储器分配的方法和设备
技术领域
本发明涉及用于控制存储器的存储器块的分配的方法和设备，该存储器被组织成包含多个存储器块组，该多个存储器块组中的每一个包含多个存储器块。此外，本发明涉及用于控制存储器的存储器块的分配的计算机程序。
背景技术
在包括存储器和处理器的许多电子设备中，存在以下需要：出于一些使用目的，分配存储器的部分，并且随后当对于这些使用目的，不再需要它们时，释放所分配的部分。诸如路由器、交换机和网桥的网络元件是上述类型的电子设备的示例。网络元件接收数据帧，存储并处理所接收的数据帧，以及最后将数据帧转送到将该网络元件连接到其他网络元件的数据传送链路。许多网络元件包括一个或多个这样的存储器，其被组织成包含多个存储器块组，该多个存储器块组中的每一个包含多个存储器块。可以分配单个存储器块，例如用于存储数据帧或数据帧的部分，其正排队等候被处理或转送。控制存储器块的分配的进程从使用存储器的另一个进程接收对分配一个或多个存储器块的请求，并且响应于该请求，返回识别所分配的一个或多个存储器块的一个或多个地址。当不再需要所分配的存储器块时，使用存储器的进程返回识别可以被释放来等待进一步使用的存储器块的一个或多个地址。用于控制存储器块的分配的进程频繁处于使用中，因此，该进程应当使得有效利用高速缓冲存储器。在用于控制存储器分配的典型方法中，然而，情况并非如此，因为指示空闲和所分配的存储器块的位置的指针与存储器块协同被安放，因此，这些指针以分布式方式位于存储器的地址空间中。因此，在连续分配或释放操作中使用的数据项在地址空间中可能相互位于相对很远的地方。因此，典型的是，高速缓冲存储器包含仅被使用一两次的数据，以及在对该数据的下一使用之前，许多其他数据被使用并且被加载到高速缓冲存储器，因此，首先提及的数据可能在其下一使用之前从高速缓冲存储器被退出。作为必然的结果，没有有效利用高速缓冲存储器。
发明内容
下面提供了简化的发明内容，以提供对各个发明实施例的一些方面的基本理解。该发明内容不是本发明的全面概述。其并不意在识别本发明的关键性或决定性元素，也不意在详述本发明的范围。下面的发明内容仅以简化方式提供了本发明的一些构思，作为本发明的示例性实施例的更详细描述的前奏。
依据本发明的第一方面，提供了用于控制存储器的新设备，该存储器被组织成包含多个存储器块组，该多个存储器块组中的每一个包含多个存储器块。根据本发明的该设备包括处理器，其被配置成：
-维护包含第一数据项的第一数据实体，使得对于存储器块组中的每一个都存在第一数据项，每一个第一数据项指示在与该第一数据项有关的存储器块组中存在多少空闲存储器块，以及
-维护第二数据实体，使得对于存储器块组中的每一个都存在第二数据实体，以及每一个第二数据实体包含第二数据项，使得在每一个第二数据实体中的第二数据项的数量是至少在与该第二数据实体有关的存储器块组中的存储器块的数量，以及当与该第二数据实体有关的存储器块组的存储器块中的一个或多个空闲时，该第二数据实体的第二数据项中的一个或多个包含从与该第二数据实体有关的存储器块组的所有存储器块中识别空闲存储器块的指示符。
该处理器被进一步配置成响应于接收对分配空闲存储器块的请求，执行下面的动作：
-从第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块，
-从第二数据实体中选择这样的第二数据实体，其与和所搜索的第一数据项有关的存储器块组有关，
-从所选择的第二数据实体选择这样的第二数据项，其携载空闲存储器块的指示符，
-至少部分基于（i）指示具有至少一个空闲存储器块的存储器块组的所搜索的第一数据项以及（ii）空闲存储器块的指示符，来形成识别待被分配的空闲存储器块的地址，以及
-更新所搜索的第一数据项以与在与所搜索的第一数据项有关的存储器块组中的空闲存储器块的数量已减少一的情况相对应。
在根据本发明的有利和示例性实施例的设备中，处理器被进一步配置成响应于接收识别待从分配释放的存储器块的地址，执行下面的动作：
-确定包含待被释放的存储器块的存储器块组，
-通过将一加到所确定的存储器块组的空闲存储器块的数量，来更新与所确定的存储器块组有关的第一数据项，
-确定从所确定的存储器块组的所有存储器块中识别待被释放的存储器块的指示符，
-从与所确定的存储器块组有关的第二数据实体确定这样的第二数据项，其不包含是空闲的任何其他存储器块的指示符，以及
-将所确定的第二数据项设置成包含从所确定的存储器块组的所有存储器块中识别待被释放的存储器块的指示符。
在每个分配和释放操作中使用包含第一数据项的上述第一数据实体。因此，在每一个分配或释放操作，可以以非常高的概率从高速缓冲存储器找到第一数据实体。并且，可以将第二数据实体安排成构成紧凑数据集，因为每一个第二数据项可以是仅几比特的数据元素。因此，在每一个分配或释放操作，同样，可以以良好概率从高速缓冲存储器找到与考虑中的存储器块组有关的第二数据实体。
例如，在有例如48个存储器块组，每一个包含例如15个存储器块的情况下，每一个第一数据项可以是四比特，以及同样，每一个第二数据项可以是四比特。在该示例性情况下，第一数据实体的大小是48×4比特，其是24字节，以及每一个第二数据实体的大小是15×4比特，其小于8字节。在高速缓存行是例如32字节的情况下，第一数据实体适合单个高速缓存行，以及四个第二数据实体适合单个高速缓存行。整个数据结构，即第一数据实体和48个第二数据实体，适合仅13个高速缓存行。因此，在分配和释放操作时，高速缓存缺失是极不可能的，因此，可以有效利用高速缓冲存储器。
依据本发明的第二方面，提供了用于控制存储器的新方法，所述存储器被组织成包含多个存储器块组，该多个存储器块组中的每一个包含多个存储器块。根据本发明的方法包括：
-维护包含第一数据项的第一数据实体，使得对于存储器块组中的每一个都存在第一数据项，每一个第一数据项指示在与该第一数据项有关的存储器块组中存在多少空闲存储器块，以及
-维护第二数据实体，使得对于存储器块组中的每一个都存在第二数据实体，以及每一个第二数据实体包含第二数据项，使得在每一个第二数据实体中的第二数据项的数量是至少在与该第二数据实体有关的存储器块组中的存储器块的数量，以及当与该第二数据实体有关的存储器块组的存储器块中的一个或多个空闲时，该第二数据实体的第二数据项中的一个或多个包含从与该第二数据实体有关的存储器块组的存储器块中识别空闲存储器块的指示符。
该方法进一步包括响应于接收对分配空闲存储器块的请求，执行下面的动作：
-从第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块，
-从第二数据实体中选择这样的第二数据实体，其与和所搜索的第一数据项有关的存储器块组有关，
-从所选择的第二数据实体选择这样的第二数据项，其携载空闲存储器块的指示符，
-至少部分基于（i）指示具有至少一个空闲存储器块的存储器块组的所搜索的第一数据项以及（ii）空闲存储器块的指示符，来形成识别待被分配的空闲存储器块的第一地址，以及
-更新所搜索的第一数据项以与在与所搜索的第一数据项有关的存储器块组中的空闲存储器块的数量已减少一的情况相对应。
根据本发明的有利和示例性实施例的方法进一步包括响应于接收识别待从分配释放的存储器块的地址，执行下面的动作：
-确定包含待被释放的存储器块的存储器块组，
-通过将一加到所确定的存储器块组中的空闲存储器块的数量，来更新与所确定的存储器块组有关的第一数据项，
-确定从所确定的存储器块组的存储器块中识别待被释放的存储器块的指示符，
-从与所确定的存储器块组有关的第二数据实体确定这样的第二数据项，其不包含空闲的任何其他存储器块的指示符，以及
-将所确定的第二数据项设置成包含从所确定的存储器块组的存储器块中识别待被释放的存储器块的指示符。
依据本发明的第三方面，提供了用于控制存储器的新计算机程序，所述存储器被组织成包含多个存储器块组，该多个存储器块组中的每一个包含多个存储器块。根据本发明的计算机程序包括计算机可执行指令，其用于控制可编程处理器：
-维护包含第一数据项的第一数据实体，使得对于存储器块组中的每一个都存在第一数据项，每一个第一数据项指示在与该第一数据项有关的存储器块组中存在多少空闲存储器块，以及
-维护第二数据实体，使得对于存储器块组中的每一个都存在第二数据实体，以及每一个第二数据实体包含第二数据项，使得在每一个第二数据实体中的第二数据项的数量是至少在与该第二数据实体有关的存储器块组中的存储器块的数量，以及当与该第二数据实体有关的存储器块组的存储器块中的一个或多个空闲时，该第二数据实体的第二数据项中的一个或多个包含从与该第二数据实体有关的存储器块组的存储器块中识别空闲存储器块的指示符。
该计算机程序进一步包括用于控制可编程处理器响应于接收对分配空闲存储器块的请求，执行下面的动作的计算机可执行指令：
-从第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块，
-从第二数据实体中选择这样的第二数据实体，其与和所搜索的第一数据项有关的存储器块组有关，
-从所选择的第二数据实体选择这样的第二数据项，其携载空闲存储器块的指示符，
-至少部分基于（i）指示具有至少一个空闲存储器块的存储器块组的所搜索的第一数据项以及（ii）空闲存储器块的指示符，来形成识别待被分配的空闲存储器块的第一地址，以及
-更新所搜索的第一数据项以与在与所搜索的第一数据项有关的存储器块组中的空闲存储器块的数量已减少一的情况相对应。
根据本发明的有利和示例性实施例的计算机程序进一步包括用于控制可编程处理器响应于接收识别待从分配释放的存储器块的地址，执行下面的动作的计算机可执行指令：
-确定包含待被释放的存储器块的存储器块组，
-通过将一加到所确定的存储器块组中的空闲存储器块的数量，来更新与所确定的存储器块组有关的第一数据项，
-确定从所确定的存储器块组的存储器块中识别待被释放的存储器块的指示符，
-从与所确定的存储器块组有关的第二数据实体确定这样的第二数据项，其不包含空闲的任何其他存储器块的指示符，以及
-将所确定的第二数据项设置成包含从所确定的存储器块组的存储器块中识别待被释放的存储器块的指示符。
依据本发明的第四方面，提供了新计算机程序产品。该计算机程序产品包括编码有根据本发明的计算机程序的非易失性计算机可读介质，例如光盘“CD”。
在所附从属权利要求中描述了本发明的多个示例性实施例。
当结合附图阅读时，从具体示例性实施例的下面描述，将最好理解关于构造和操作方法两者的本发明的各个示例性实施例，以及其另外目的和优势。
动词“包括”在本文档中用作既不排除也不要求同样未记载的特征的存在的开放式限制。除非另外明确说明，在从属权利要求中记载的特征是可相互自由组合的。
附图说明
在下面参考附图更详细说明了本发明的示例性实施例及其优势，在附图中：
图1示出根据本发明的示例性实施例的用于控制存储器分配的数据结构的示意图，
图2示出根据本发明的示例性实施例的用于控制存储器分配的设备的示意图，以及
图3示出根据本发明的示例性实施例的用于控制存储器分配的方法的流程图。
具体实施方式
图1示出根据本发明的示例性实施例的用于控制存储器分配的数据结构的示意图。存储器被安排成包含多个存储器块组，该多个存储器块组中的每一个包含多个存储器块。存储器块组有时被称为“管线”。在该示例性情况下，存储器具有N+1个存储器块组。数据结构包含第一数据实体101，其包含第一数据项，使得对于存储器块组中的每一个，存在一个第一数据项。因此，在该示例性情况下，在第一数据实体101中存在N+1个第一数据项。每一个第一数据项指示在与该第一数据项有关的存储器块组中的空闲存储器块的数量。在图1中所图示的示例性情况下，在与第一数据项“0”有关的存储器块组中存在三个空闲存储器块，以及在与第一数据项“N”有关的存储器块组中存在四个空闲存储器块。
数据结构包括N+1个第二数据实体102、103、……、105，使得对于N+1个存储器块组中的每一个都存在一个第二数据实体。每一个第二数据实体包含第二数据项，使得在每一个第二数据实体中的第二数据项的数量是至少在与该第二数据实体有关的存储器块组中的存储器块的数量。例如，与第一数据项“0”和第二数据实体“0”有关的存储器块组包含M(0)个存储器块，因此，第二数据实体“0”包含至少M(0)个第二数据项，以及相应地，与第一数据项“N”和第二数据实体“N”有关的存储器块组包含M(N)个存储器块，因此，第二数据实体“N”包含至少M(N)个第二数据项。然而，通常有利的是，所有存储器块组包含相同数量的存储器块。
当给定存储器块组的存储器块中的一个或多个空闲时，对应第二数据实体的第二数据项中的一个或多个包含从该存储器块组的所有存储器块中识别空闲存储器块的指示符。在图1中所图示的示例性情况下，在与第一数据项“0”有关的存储器块组中存在三个空闲存储器块，以及在与第一数据项“N”有关的存储器块组中存在四个空闲存储器块。第二数据实体102的第二数据项“M(0)-3”、“M(0)-2”和“M(0)-1”分别包含“a”、“b”和“c”，其是这三个空闲存储器块的指示符。对应地，第二数据实体105的第二数据项“M(N)-4”、“M(N)-3”、“M(N)-2”和“M(N)-1”分别包含“h”、“b”、“e”和“c”，其是在与第一数据项“N”有关的存储器块组中的四个空闲存储器块的指示符。
当已接收了对分配空闲存储器块的请求时，从第一数据实体101搜索这样的第一数据项，其指示在对应存储器块组中存在至少一个空闲存储器块。该搜索可以是例如从第一数据项“0”开始的线性搜索，但是应当注意的是，这不是唯一可能的选择。对于另一个示例，第一数据实体101可以被安排成逻辑环，使得每一个第一数据项在该逻辑环中具有前继和后继，以及数据结构包含指针131，该指针131从逻辑环指示这样的第一数据项，其与包含先前分配的存储器块的存储器块组有关。该搜索从由指针131指示的第一数据项开始。在图1中，用箭头108图示了逻辑环，其示出了第一数据项“N”的后继是第一数据项“0”。
在图1中所图示的示例性情况下，第一数据项“0”指示在与第一数据项“0”有关的存储器块组中存在三个空闲存储器块。接着，从所有第二数据实体中选择这样的第二数据实体，其与和第一数据项“0”有关的存储器块组有关。在图1中所图示的示例性情况下，第二数据实体102与和第一数据项“0”有关的存储器块组有关。从所选择的第二数据实体102，选择这样的第二数据项，其携载空闲存储器块的指示符。在图1中所图示的示例性情况下，每一个第二数据实体被展示为第二数据项的排序列表，以及空闲存储器块的指示符被放置在排序列表的末端。因此，在给定第一数据项是“n”的情况下，可以知道的是，对应第二数据实体的n个最后第二数据项是空闲存储器块的指示符。因此，第一数据项实际上是指向排序列表的指针，使得所指向的第二数据项和在排序列表中连续的第二数据项包含空闲存储器块的指示符。在图1中，用箭头106和107图示了第一数据项的指针说明。在图1中所图示的示例性情况下，可以从第二数据实体102的所有第二数据项中选择由第一数据项“0”指向的第二数据项“M(0)-3”。因此，待被分配的空闲存储器块是由指示符“a”所识别的存储器块。接着，将第一数据项“0”减少一降至2，作为必然的结果，将箭头106转移到指向第二数据实体102的第二数据项“M(0)-2”。
应当注意的是，在排序列表中安排第二数据实体，其中空闲存储器块的指示符被放置在排序列表的末端，不是唯一可能的选择。可以根据各种预先确定的原则在第二数据实体中处理空闲存储器块的指示符。例如，每一个第二数据实体可以是排序列表，并且空闲存储器块的指示符可以被放置在该排序列表的始端。对于另一个示例，每一个第二数据实体可以是逻辑环，并且可以存在指向包含空闲存储器块的指示符的那些第二数据项的第一个或最后一个的环指针。
至少部分基于（i）指示具有至少一个空闲存储器块的存储器块组的所搜索的第一数据项“0”和（ii）从考虑中的存储器块组的所有存储器块中识别所述空闲存储器块的指示符“a”，来形成识别正被分配的空闲存储器块的地址。地址可以是例如正被分配的存储器块的第一行的地址。
有利的是，存储器块组被连续编号，以及在每一个存储器块组内，存储器块被连续编号。在这种情况下，识别空闲存储器块的指示符“a”有利地是该存储器块的编号。为了说明，我们考虑以下特殊情况：每一个存储器块组具有相同数量的存储器块，每一个存储器块具有相同大小，存储器块组位于存储器的地址空间的规则间隔处，以及在每一个存储器块组内，存储器块位于地址空间的规则间隔处。在这种情况下，可以根据公式形成识别正被分配的存储器块的地址Addr1：
Addr1=kBG1×SBG+kB1×SB+C,(1)
其中kBG1是与所搜索的第一数据实体有关的存储器块组的编号，kB1是正被分配的空闲存储器块的编号，即识别该存储器块的指示符，SBG是两个连续存储器块组的相互对应地址的差，SB是在与所搜索的第一数据实体有关的存储器块组中的两个连续存储器块的相互对应地址的差，以及C是偏移控制参数，在SBG=SB=0的情况下，其是值Addr1。两个连续存储器块组的相互对应地址可以是两个连续存储器块组的第一存储器块的第一行的地址，以及两个连续存储器块的相互对应地址可以是两个连续存储器块的第一行的地址。当在连续存储器块组之间没有间隔时，SBG是存储器块组的地址范围的长度。对应地，当在连续存储器块之间没有间隔时，SB是存储器块的地址范围的长度。当存储器块组从零开始连续编号，并且在每一个存储器块组内，存储器块从零开始连续编号时，公式（1）更易理解。在这种情况下，偏移控制参数C可以是基址，其是存储器块组“0”的存储器块“0”的第一行的地址。数据结构可以进一步包括一个或多个参数132，其指示上述SBG和/或SB和/或基址。
在识别正被分配的存储器块的地址已被形成之后，其可以被递送给从之接收了对分配空闲存储器块的请求的进程。该进程可以是例如用于使例如网际协议“IP”数据分组的数据帧排队或出队的进程。
当已接收了识别待从分配释放的存储器块的地址时，基于所述地址和关于存储器已如何被组织成存储器块组的信息，来确定包含待被释放的存储器块的存储器块组。在该示例性情况下，我们假设包含待被释放的存储器块的存储器块组是与第一数据项“N”有关的存储器块组。接着，将第一数据项“N”增加一升至5，作为必然结果，将箭头107转移到指向第二数据实体105的第二数据项“M(N)-5”。基于上述地址和关于所确定的存储器块组已如何被组织成存储器块的信息，来确定识别待被释放的存储器块的指示符。该指示符从所确定的存储器块组的所有存储器块中识别该存储器块。接着，对第二数据实体105的适当第二数据项进行更新以包含识别待被释放的存储器块的指示符。第一数据项“N”在其上述更新之前是四，因此，第二数据实体105的第二数据项“M(N)-5”不包含任何其他空闲存储器块的指示符。因此，该第二数据项“M(N)-5”可以用于存储识别待被释放的存储器块的指示符。释放操作通过将第二数据实体105的第二数据项“M(N)-5”设置成包含识别待被释放的存储器块的指示符来完成。
为了说明，我们考虑以下特殊情况：每一个存储器块组具有相同数量的存储器块，每一个存储器块具有相同大小，存储器块组位于存储器的地址空间的规则间隔处，以及在每一个存储器块组内，存储器块位于地址空间的规则间隔处。我们进一步假设，存储器块组从零开始连续编号，并且在每一个存储器块组内，存储器块从零开始连续编号。在这种情况下，可以从下面公式获取包含待被释放的存储器块的存储器块组的编号kBG2：
k BG 2 = ( Addr 2 - C S BG ) 的整数部分,(2)
其中Addr2是识别待被释放的存储器块的地址，以及“整数部分”是小于或等于考虑中的值的最大整数。例如，3.14的整数部分是3，以及4.999的整数部分是4。SBG是如结合公式（1）的两个连续存储器块组的相互对应地址的差，以及C是与结合公式（1）的相同的偏移控制参数。可以从下面公式获取待被释放的存储器块的编号kB2：
k B 2 = Addr 2 - k BG 2 × S BG - C S B , ( 3 )
其中SB是如结合公式（1）的两个连续存储器块的相互对应地址的差。
应当注意的是，本发明的实施例并不限于上述特殊情况，其中每一个存储器块组具有相同数量的存储器块，每一个存储器块具有相同大小，存储器块组位于存储器的地址空间的规则间隔处，以及在每一个存储器块组内，存储器块位于地址空间的规则间隔处。例如，可能的是，存储器被组织成包含两种类型的存储器块组，使得存在具有更大存储器块的连续安放的存储器块组的第一集合以及具有更小存储器块的连续安放的存储器块组的第二集合。在该示例性情况下，可以将上述公式（1）-（3）分别应用到第一和第二存储器块组集，使得通过在每一种情况下将适当值给予偏移控制参数C来实现所需的地址偏移。
图2示出根据本发明的示例性实施例的用于控制存储器205的设备的示意图，所述存储器被组织成包含多个存储器块组，多个存储器块组中的每一个包含多个存储器块。该设备可以是，例如但不一定，网际协议“IP”路由器、以太网交换机和/或多协议标签交换“MPLS”交换机。在下面文本中，其首位数字是“1”的参考数字，例如101、102，参考图1。该设备包括被配置成从存储器205读取数据的处理器201。处理器被有利地配置成使用高速缓冲存储器202来加速对存储器205的控制。此外，处理器可以被配置成操作第二和第三级高速缓冲存储器203和204，以对高速缓冲存储器202的有限容量进行补偿。处理器201被进一步配置成：
-维护包含第一数据项的第一数据实体101，使得对于存储器块组中的每一个都存在第一数据项，每一个第一数据项指示在与该第一数据项有关的存储器块组中的空闲存储器块的数量，以及
-维护第二数据实体102、103、104、......、105，使得对于存储器块组中的每一个都存在第二数据实体，以及每一个第二数据实体包含第二数据项，使得在每一个第二数据实体中的第二数据项的数量是至少在与该第二数据实体有关的存储器块组中的存储器块的数量，以及当与该第二数据实体有关的存储器块组的存储器块中的一个或多个空闲时，该第二数据实体的第二数据项中的一个或多个包含从与该第二数据实体有关的存储器块组的存储器块中识别空闲存储器块的指示符。
处理器201被配置成响应于接收对分配空闲存储器块的请求，执行下面的动作：
-从第一数据实体101搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块，
-从第二数据实体102、103、104、......、105中选择这样的第二数据实体，其与和所搜索的第一数据项有关的存储器块组有关，
-从所选择的第二数据实体选择这样的第二数据项，其携载空闲存储器块的指示符，以及
-至少部分基于（i）指示具有至少一个空闲存储器块的存储器块组的所搜索的第一数据项以及（ii）空闲存储器块的指示符，来形成识别待被分配的空闲存储器块的地址。
在根据本发明的示例性实施例的设备中，处理器201被配置成响应于接收识别待从分配释放的存储器块的地址，执行下面的动作：
-确定包含待被释放的存储器块的存储器块组，
-通过将一加到所确定的存储器块组的空闲存储器块的数量，来更新与所确定的存储器块组有关的第一数据项，
-确定从所确定的存储器块组的存储器块中识别待被释放的存储器块的指示符，
-从与所确定的存储器块组有关的第二数据实体确定这样的第二数据项，其不包含空闲的任何其他存储器块的指示符，以及
-将所确定的第二数据项设置成包含从所确定的存储器块组的存储器块中识别待被释放的存储器块的指示符。
在根据本发明的示例性实施例的设备中，处理器201被配置成：
-将第二数据实体102、103、104、......、105中的每一个维护为属于所涉及的第二数据实体的第二数据项的排序列表，
-从所选择的第二数据实体选择自排序列表的末端或始端的第N个第二数据项，以从所选择的第二数据实体选择这样的第二数据项，其携载空闲存储器块的指示符，N是在与所搜索的第一数据项有关的存储器块组中的空闲存储器块的数量。
在根据本发明的示例性实施例的设备中，处理器201被配置成执行下面的动作，以从第一数据实体101搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块：
-将第一数据实体维护为逻辑环，使得每一个第一数据项在该逻辑环中具有前继和后继，
-维护指针，该指针从逻辑环指示这样的第一数据项，其与包含先前分配的存储器块的存储器块组有关，以及
-从指针所指示的第一数据项开始，在逻辑环上前进，直到找到这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块。
在根据本发明的示例性实施例的设备中，处理器201被配置成执行下面的动作，以从第一数据实体101搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块：
-将第一数据实体维护为排序列表，使得每一个第一数据项在该排序列表中具有前继和/或后继，以及
-从排序列表的始端开始，在排序列表上前进，直到找到这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块。
在根据本发明的示例性实施例的设备中，处理器201被配置成维护连续编号的存储器块组和在每一个存储器块组内的连续编号的存储器块。处理器被配置成根据下面的公式形成识别待被分配的空闲存储器块的地址Addr1：
Addr1=kBG1×SBG+kB1×SB+C,
其中kBG1是与所搜索的第一数据实体有关的存储器块组的编号，kB1是待被分配的空闲存储器块的编号，SBG是两个连续存储器块组的相互对应地址的差，SB是在与所搜索的第一数据实体有关的存储器块组中的两个连续存储器块的相互对应地址的差，以及C是偏移控制参数，在SBG=SB=0的情况下，其是值Addr1。
在根据本发明的示例性实施例的设备中，处理器201被配置成根据下面的公式，确定包含待被释放的存储器块的存储器块组的编号kBG2：
k BG 2 = ( Addr 2 - C S BG ) 的整数部分,
其中Addr2是识别待被释放的存储器块的地址。处理器201被配置成根据下面的公式，确定待被释放的存储器块的编号kB2：
k B 2 = Addr 2 - k BG 2 × S BG - C S B .
在根据本发明的示例性实施例的设备中，处理器201被配置成：
-维护第一数据实体101，使得第一数据实体包含48个第一数据项，其每一个包含四比特，以及
-维护第二数据实体，使得每一个第二数据实体包括15个第二数据项，其每一个包含四比特。
在上述示例性情况下，存在48个存储器块组，其每一个包含15个存储器块。每一个第一数据项101可以是四比特，因为在每一个存储器块组中，可以存在从0到15空闲存储器块，以及四比特足以表示从0到15的值。第二数据项102、103、104、......、105中的每一个也可以是四比特。在这种情况下，第一数据实体的大小是48×4比特，其是24字节，以及每一个第二数据实体的大小是15×4比特，其小于8字节。在高速缓存行是例如32字节的情况下，第一数据实体101适合单个高速缓存行，以及四个第二数据实体适合单个高速缓存行。整个数据结构，即第一数据实体和48个第二数据实体，适合仅13个高速缓存行。因此，在分配和释放操作时，高速缓存缺失是极不可能的，因此，可以有效利用高速缓冲存储器202。
处理器201可以用一个或多个处理器电路来实现，其每一个可以是：提供有适当软件的可编程处理器电路；专用硬件处理器，诸如专用集成电路“ASIC”；或可配置的硬件处理器，诸如现场可编程门阵列“FPGA”。此外，可能的是，第一处理电路被配置成分配存储器块，以及第二处理电路被配置成从分配释放存储器块。
图3示出根据本发明的示例性实施例的用于控制存储器的方法的流程图，所述存储器被组织成包含多个存储器块组，多个存储器块组中的每一个包含多个存储器块。该方法包括下面的动作：
-动作301：维护包含第一数据项的第一数据实体，使得对于存储器块组中的每一个都存在第一数据项，每一个第一数据项指示在与该第一数据项有关的存储器块组中的空闲存储器块的数量，以及
-动作302：维护第二数据实体，使得对于存储器块组中的每一个都存在第二数据实体，以及每一个第二数据实体包含第二数据项，使得在每一个第二数据实体中的第二数据项的数量是至少在与该第二数据实体有关的存储器块组中的存储器块的数量，以及当与该第二数据实体有关的存储器块组的存储器块中的一个或多个空闲时，该第二数据实体的第二数据项中的一个或多个包含从与该第二数据实体有关的存储器块组的存储器块中识别空闲存储器块的指示符。
该方法进一步包括响应于接收对分配空闲存储器块的请求，执行下面的动作：
-动作303：从第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块，
-动作304：从第二数据实体中选择这样的第二数据实体，其与和所搜索的第一数据项有关的存储器块组有关，
-动作305：从所选择的第二数据实体选择这样的第二数据项，其携载空闲存储器块的指示符，以及
-动作306：至少部分基于（i）指示具有至少一个空闲存储器块的存储器块组的所搜索的第一数据项以及（ii）空闲存储器块的指示符，来形成识别待被分配的空闲存储器块的第一地址。
根据本发明的示例性实施例的方法包括响应于接收识别待从分配释放的存储器块的地址，执行下面的动作：
-动作307：确定包含待被释放的存储器块的存储器块组，
-动作308：通过将一加到所确定的存储器块组中的空闲存储器块的数量，来更新与所确定的存储器块组有关的第一数据项，
-动作309：确定从所确定的存储器块组的存储器块中识别待被释放的存储器块的指示符，
-动作310：从与所确定的存储器块组有关的第二数据实体确定这样的第二数据项，其不包含空闲的任何其他存储器块的指示符，以及
-动作311：将所确定的第二数据项设置成包含从所确定的存储器块组的存储器块中识别待被释放的存储器块的指示符。
根据本发明的示例性实施例的方法包括：
-将第二数据实体中的每一个维护为属于所涉及的第二数据实体的第二数据项的排序列表，
-从所选择的第二数据实体选择自排序列表的末端或始端的第N个第二数据项，以从所选择的第二数据实体选择这样的第二数据项，其携载空闲存储器块的指示符，N是在与所搜索的第一数据项有关的存储器块组中的空闲存储器块的数量。
根据本发明的示例性实施例的方法包括执行下面的动作，以从第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块：
-将第一数据实体维护为逻辑环，使得每一个第一数据项在该逻辑环中具有前继和后继，
-维护指针，该指针从逻辑环指示这样的第一数据项，其与包含先前分配的存储器块的存储器块组有关，以及
-从指针所指示的第一数据项开始，在逻辑环上前进，直到找到这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块。
根据本发明的示例性实施例的方法包括执行下面的动作，以从第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块：
-将第一数据实体维护为排序列表，使得每一个第一数据项在该排序列表中具有前继和/或后继，以及
-从排序列表的始端开始，在排序列表上前进，直到找到这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块。
在根据本发明的示例性实施例的方法中，存储器块组被连续编号，以及在每一个存储器块组内，存储器块被连续编号。根据下面的公式形成识别待被分配的空闲存储器块的地址Addr1：
Addr1=kBG1×SBG+kB1×SB+C,
其中kBG1是与所搜索的第一数据实体有关的存储器块组的编号，kB1是待被分配的空闲存储器块的编号，SBG是两个连续存储器块组的相互对应地址的差，SB是在与所搜索的第一数据实体有关的存储器块组中的两个连续存储器块的相互对应地址的差，以及C是偏移控制参数，在SBG=SB=0的情况下，其是值Addr1。
在根据本发明的示例性实施例的方法中，根据下面的公式，确定包含待被释放的存储器块的存储器块组的编号kBG2：
k BG 2 = ( Addr 2 - C S BG ) 的整数部分,
以及根据下面的公式，确定待被释放的存储器块的编号kB2：
k B 2 = Addr 2 - k BG 2 × S BG - C S B ,
其中Addr2是识别待被释放的存储器块的第二地址。
在根据本发明的示例性实施例的方法中，第一数据实体包含48个第一数据项，其每一个包含四比特，以及每一个第二数据实体包括15个第二数据项，其每一个包含四比特。
根据本发明的实施例的计算机程序包括用于控制存储器的软件模块，所述存储器被组织成包含多个存储器块组，多个存储器块组中的每一个包含多个存储器块。所述软件模块包括计算机可执行指令，其用于控制可编程处理器：
-维护包含第一数据项的第一数据实体，使得对于存储器块组中的每一个都存在第一数据项，每一个第一数据项指示在与该第一数据项有关的存储器块组中的空闲存储器块的数量，以及
-维护第二数据实体，使得对于存储器块组中的每一个都存在第二数据实体，以及每一个第二数据实体包含第二数据项，使得在每一个第二数据实体中的第二数据项的数量是至少在与该第二数据实体有关的存储器块组中的存储器块的数量，以及当与该第二数据实体有关的存储器块组的存储器块中的一个或多个空闲时，该第二数据实体的第二数据项中的一个或多个包含从与该第二数据实体有关的存储器块组的存储器块中识别空闲存储器块的指示符。
软件模块进一步包括用于控制可编程处理器响应于接收对分配空闲存储器块的请求，执行下面的动作的计算机可执行指令：
-从第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块，
-从第二数据实体中选择这样的第二数据实体，其与和所搜索的第一数据项有关的存储器块组有关，
-从所选择的第二数据实体选择这样的第二数据项，其携载空闲存储器块的指示符，以及
-至少部分基于（i）指示具有至少一个空闲存储器块的存储器块组的所搜索的第一数据项以及（ii）空闲存储器块的指示符，来形成识别待被分配的空闲存储器块的第一地址。
在根据本发明的示例性实施例的计算机程序中，软件模块进一步包括用于控制可编程处理器响应于接收识别待从分配释放的存储器块的地址，执行下面的动作的计算机可执行指令：
-确定包含待被释放的存储器块的存储器块组，
-通过将一加到所确定的存储器块组中的空闲存储器块的数量，来更新与所确定的存储器块组有关的第一数据项，
-确定从所确定的存储器块组的存储器块中识别待被释放的存储器块的指示符，
-从与所确定的存储器块组有关的第二数据实体确定这样的第二数据项，其不包含空闲的任何其他存储器块的指示符，以及
-将所确定的第二数据项设置成包含从所确定的存储器块组的存储器块中识别待被释放的存储器块的指示符。
软件模块可以是例如用适当编程语言以及适于该编程语言和可编程处理器的编译器实现的子程序或函数。
根据本发明的实施例的计算机程序产品包括编码有根据本发明的实施例的计算机程序的计算机可读介质，例如光盘“CD”。
根据本发明的实施例的信号被编码以载送定义根据本发明的实施例的计算机程序的信息。
在上面给出的描述中提供的具体示例不应当被解释为限制所附权利要求的范围和/或适用性。

Claims (17)

1.一种用于控制存储器的设备，所述存储器被组织成包含多个存储器块组，所述多个存储器块组中的每一个包含多个存储器块，所述设备包括用于接收对从所述存储器的所述存储器块中分配空闲存储器块的请求的处理器（201），其特征在于：所述处理器被配置成：
-维护包含第一数据项的第一数据实体（101），使得对于所述存储器块组中的每一个都存在第一数据项，每一个第一数据项指示在与该第一数据项有关的存储器块组中存在多少空闲存储器块，以及
-维护第二数据实体（102-105），使得对于所述存储器块组中的每一个都存在第二数据实体，以及每一个第二数据实体包含第二数据项，使得在每一个第二数据实体中的所述第二数据项的数量是至少在与该第二数据实体有关的存储器块组中的存储器块的数量，以及当与该第二数据实体有关的存储器块组的存储器块中的一个或多个空闲时，该第二数据实体的所述第二数据项中的一个或多个包含从与该第二数据实体有关的存储器块组的存储器块中识别所述空闲存储器块的指示符，
其中所述处理器被配置成响应于接收对分配空闲存储器块的所述请求，执行下面的动作：
-从所述第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块，
-从所述第二数据实体中选择这样的第二数据实体，其与和所搜索的第一数据项有关的存储器块组有关，
-从所选择的第二数据实体选择这样的第二数据项，其携载空闲存储器块的指示符，
-至少部分基于指示具有至少一个空闲存储器块的所述存储器块组的所搜索的第一数据项以及所述空闲存储器块的所述指示符，来形成识别待被分配的所述空闲存储器块的第一地址，以及
-更新所搜索的第一数据项以与在与所搜索的第一数据项有关的存储器块组中的空闲存储器块的数量已减少一的情况相对应。
2.根据权利要求1所述的设备，其中所述处理器被配置成响应于接收识别待从分配释放的存储器块的第二地址，执行下面的动作：
-确定包含待被释放的所述存储器块的存储器块组，
-更新与所确定的存储器块组有关的所述第一数据项以与在所确定的存储器块组中的空闲存储器块的数量已增加一的情况相对应，
-确定从所确定的存储器块组的存储器块中识别待被释放的所述存储器块的指示符，
-从与所确定的存储器块组有关的所述第二数据实体确定这样的第二数据项，其不包含从所确定的存储器块组的存储器块中识别与待被释放的所述存储器块不同且为空闲的任何存储器块的指示符，以及
-将所确定的第二数据项设置成包含从所确定的存储器块组的存储器块中识别待被释放的所述存储器块的所述指示符。
3.根据权利要求1或2所述的设备，其中所述处理器被配置成：
-将所述第二数据实体中的每一个维护为属于所涉及的第二数据实体的所述第二数据项的排序列表，
-从所选择的第二数据实体选择自所述排序列表的末端或始端的第N个第二数据项，以从所选择的第二数据实体选择这样的第二数据项，其携载所述空闲存储器块的所述指示符，N是在与所搜索的第一数据项有关的存储器块组中的空闲存储器块的数量。
4.根据权利要求1-3中的任何一个所述的设备，其中所述处理器被配置成执行下面的动作，以从所述第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块：
-将所述第一数据实体维护为逻辑环，使得每一个第一数据项在所述逻辑环中具有前继和后继，
-维护指针，所述指针从所述逻辑环指示这样的第一数据项，其与包含先前分配的存储器块的所述存储器块组有关，以及
-从所述指针所指示的所述第一数据项开始，在所述逻辑环上前进，直到找到这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块。
5.根据权利要求1-3中的任何一个所述的设备，其中所述处理器被配置成执行下面的动作，以从所述第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块：
-将所述第一数据实体维护为排序列表，使得每一个第一数据项在所述排序列表中具有前继和/或后继，以及
-从所述排序列表的始端开始，在所述排序列表上前进，直到找到这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块。
6.根据权利要求1-5中的任何一个所述的设备，其中所述处理器被配置成维护连续编号的所述存储器块组和在每一个存储器块组内的连续编号的存储器块，以及所述处理器被配置成根据下面的公式形成识别待被分配的所述空闲存储器块的所述第一地址：
Addr1=kBG1×SBG+kB1×SB+C,
其中Addr1是所述第一地址，kBG1是与所搜索的第一数据实体有关的存储器块组的编号，kB1是待被分配的所述空闲存储器块的编号，SBG是两个连续存储器块组的相互对应地址的差，SB是在与所搜索的第一数据实体有关的存储器块组中的两个连续存储器块的相互对应地址的差，以及C是偏移控制参数，当SBG=SB=0时，其是值Addr1。
7.根据权利要求6所述的设备，其中所述处理器被配置成根据下面的公式，确定包含待被释放的所述存储器块的所述存储器块组的编号：
k BG 2 = ( Addr 2 - C S BG ) 的整数部分，
以及根据下面的公式，确定待被释放的所述存储器块的编号：
k B 2 = Addr 2 - k BG 2 × S BG - C S B ,
其中Addr2是识别待被释放的所述存储器块的所述第二地址，kBG2是包含待被释放的所述存储器块的所述存储器块组的编号，以及kB2是待被释放的所述存储器块的编号。
8.根据权利要求1-7中的任何一个所述的设备，其中所述处理器被配置成：
-维护所述第一数据实体，使得所述第一数据实体包含48个第一数据项，其每一个包含四比特，以及
-维护所述第二数据实体，使得每一个第二数据实体包括15个第二数据项，其每一个包含四比特。
9.根据权利要求1-8中的任何一个所述的设备，其中所述设备是以下的至少一个：网际协议“IP”路由器、以太网交换机、多协议标签交换“MPLS”交换机。
10.一种用于控制存储器的方法，所述存储器被组织成包含多个存储器块组，所述多个存储器块组中的每一个包含多个存储器块，其特征在于：所述方法包括：
-维护（301）包含第一数据项的第一数据实体（101），使得对于所述存储器块组中的每一个都存在第一数据项，每一个第一数据项指示在与该第一数据项有关的存储器块组中存在多少空闲存储器块，以及
-维护（302）第二数据实体（102-105），使得对于所述存储器块组中的每一个都存在第二数据实体，以及每一个第二数据实体包含第二数据项，使得在每一个第二数据实体中的所述第二数据项的数量是至少在与该第二数据实体有关的存储器块组中的存储器块的数量，以及当与该第二数据实体有关的存储器块组的存储器块中的一个或多个空闲时，该第二数据实体的所述第二数据项中的一个或多个包含从与该第二数据实体有关的存储器块组的存储器块中识别所述空闲存储器块的指示符，
其中所述方法进一步包括响应于接收对分配空闲存储器块的请求，执行下面的动作：
-从所述第一数据实体搜索（303）这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块，
-从所述第二数据实体中选择（304）这样的第二数据实体，其与和所搜索的第一数据项有关的存储器块组有关，
-从所选择的第二数据实体选择（305）这样的第二数据项，其携载空闲存储器块的指示符，
-至少部分基于指示具有至少一个空闲存储器块的所述存储器块组的所搜索的第一数据项以及所述空闲存储器块的所述指示符，来形成（306）识别待被分配的所述空闲存储器块的第一地址，以及
-更新所搜索的第一数据项以与在与所搜索的第一数据项有关的存储器块组中的空闲存储器块的数量已减少一的情况相对应。
11.根据权利要求10所述的方法，其中所述方法包括响应于接收识别待从分配释放的存储器块的第二地址，执行下面的动作：
-确定（307）包含待被释放的所述存储器块的存储器块组，
-更新（308）与所确定的存储器块组有关的所述第一数据项以与在所确定的存储器块组中的空闲存储器块的数量已增加一的情况相对应，
-确定（309）从所确定的存储器块组的存储器块中识别待被释放的所述存储器块的指示符，
-从与所确定的存储器块组有关的所述第二数据实体确定（310）这样的第二数据项，其不包含从所确定的存储器块组的存储器块中识别与待被释放的所述存储器块不同且为空闲的任何存储器块的指示符，以及
-将所确定的第二数据项设置（311）成包含从所确定的存储器块组的存储器块中识别待被释放的所述存储器块的所述指示符。
12.根据权利要求10或11所述的方法，其中所述方法包括：
-将所述第二数据实体中的每一个维护为属于所涉及的第二数据实体的所述第二数据项的排序列表，
-从所选择的第二数据实体选择自所述排序列表的末端或始端的第N个第二数据项，以从所选择的第二数据实体选择这样的第二数据项，其携载所述空闲存储器块的所述指示符，N是在与所搜索的第一数据项有关的存储器块组中的空闲存储器块的数量。
13.根据权利要求10-12中的任何一个所述的方法，其中所述方法包括执行下面的动作，以从所述第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块：
-将所述第一数据实体维护为逻辑环，使得每一个第一数据项在所述逻辑环中具有前继和后继，
-维护指针，所述指针从所述逻辑环指示这样的第一数据项，其与包含先前分配的存储器块的所述存储器块组有关，以及
-从所述指针所指示的所述第一数据项开始，在所述逻辑环上前进，直到找到这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块。
14.根据权利要求10-12中的任何一个所述的方法，其中所述方法包括执行下面的动作，以从所述第一数据实体搜索这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块：
-将所述第一数据实体维护为排序列表，使得每一个第一数据项在所述排序列表中具有前继和/或后继，以及
-从所述排序列表的始端开始，在所述排序列表上前进，直到找到这样的第一数据项，其指示在与该第一数据项有关的存储器块组中存在一个或多个空闲存储器块。
15.根据权利要求10-14中的任何一个所述的方法，其中所述存储器块组被连续编号，以及在每一个存储器块组内，存储器块被连续编号，以及根据下面的公式，形成识别待被分配的所述空闲存储器块的所述第一地址：
Addr1=kBG1×SBG+kB1×SB+C,
其中Addr1是所述第一地址，kBG1是与所搜索的第一数据实体有关的存储器块组的编号，kB1是待被分配的所述空闲存储器块的编号，SBG是两个连续存储器块组的相互对应地址的差，SB是在与所搜索的第一数据实体有关的存储器块组中的两个连续存储器块的相互对应地址的差，以及C是偏移控制参数，当SBG=SB=0时，其是值Addr1。
16.根据权利要求15所述的方法，其中根据下面的公式，确定包含待被释放的所述存储器块的存储器块组的编号：
k BG 2 = ( Addr 2 - C S BG ) 的整数部分，
以及根据下面的公式，确定待被释放的所述存储器块的编号：
k B 2 = Addr 2 - k BG 2 × S BG - C S B ,
其中Addr2是识别待被释放的所述存储器块的所述第二地址，kBG2是包含待被释放的所述存储器块的存储器块组的编号，以及kB2是待被释放的所述存储器块的编号。
17.根据权利要求10-16中的任何一个所述的方法，其中所述第一数据实体包含48个第一数据项，其每一个包含四比特，以及每一个第二数据实体包括15个第二数据项，其每一个包含四比特。
CN201310044928.5A 2012-02-03 2013-02-04 用于控制存储器分配的方法和设备 Active CN103294603B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20125118A FI20125118L (fi) 2012-02-03 2012-02-03 Menetelmä ja laite muistivarauksen hallitsemiseksi
FI20125118 2012-02-03

Publications (2)

Publication Number Publication Date
CN103294603A true CN103294603A (zh) 2013-09-11
CN103294603B CN103294603B (zh) 2017-11-28

Family

ID=47740783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310044928.5A Active CN103294603B (zh) 2012-02-03 2013-02-04 用于控制存储器分配的方法和设备

Country Status (4)

Country Link
US (1) US20130205112A1 (zh)
EP (1) EP2624137B1 (zh)
CN (1) CN103294603B (zh)
FI (1) FI20125118L (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11516151B2 (en) 2019-12-31 2022-11-29 Infinera Oy Dynamically switching queueing systems for network switches
US20220318042A1 (en) * 2021-04-01 2022-10-06 RAMScaler, Inc. Distributed memory block device storage

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2075698A (en) * 1936-08-12 1937-03-30 Gillette Safety Razor Co Shaving implement
US5784698A (en) * 1995-12-05 1998-07-21 International Business Machines Corporation Dynamic memory allocation that enalbes efficient use of buffer pool memory segments
US5875477A (en) * 1995-12-22 1999-02-23 Intel Corporation Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers
WO2002031660A2 (en) * 2000-10-11 2002-04-18 University College London A data structure, memory allocator and memory management system
US20050132162A1 (en) * 2002-04-16 2005-06-16 Emc Corporation Generic reallocation function for heap reconstitution in a multi-processor shared memory environment
CN101681307A (zh) * 2008-03-01 2010-03-24 株式会社东芝 存储器系统
US20110208979A1 (en) * 2008-09-22 2011-08-25 Envault Corporation Oy Method and Apparatus for Implementing Secure and Selectively Deniable File Storage

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2075698A1 (en) * 2007-12-28 2009-07-01 Software AG Method and system for allocating memory in a broker system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2075698A (en) * 1936-08-12 1937-03-30 Gillette Safety Razor Co Shaving implement
US5784698A (en) * 1995-12-05 1998-07-21 International Business Machines Corporation Dynamic memory allocation that enalbes efficient use of buffer pool memory segments
US5875477A (en) * 1995-12-22 1999-02-23 Intel Corporation Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers
WO2002031660A2 (en) * 2000-10-11 2002-04-18 University College London A data structure, memory allocator and memory management system
US20050132162A1 (en) * 2002-04-16 2005-06-16 Emc Corporation Generic reallocation function for heap reconstitution in a multi-processor shared memory environment
CN101681307A (zh) * 2008-03-01 2010-03-24 株式会社东芝 存储器系统
US20110208979A1 (en) * 2008-09-22 2011-08-25 Envault Corporation Oy Method and Apparatus for Implementing Secure and Selectively Deniable File Storage

Also Published As

Publication number Publication date
CN103294603B (zh) 2017-11-28
FI20125118L (fi) 2013-08-04
EP2624137B1 (en) 2020-05-13
US20130205112A1 (en) 2013-08-08
EP2624137A1 (en) 2013-08-07

Similar Documents

Publication Publication Date Title
US8938603B2 (en) Cache system optimized for cache miss detection
US8135942B2 (en) System and method for double-issue instructions using a dependency matrix and a side issue queue
TWI465945B (zh) 用於型樣辨識處理器中降低電力消耗之方法及裝置
US7849247B2 (en) Interrupt controller for accelerated interrupt handling in a data processing system and method thereof
CN102306093B (zh) 实现现代处理器间接转移预测的装置及方法
CN102402611B (zh) 一种用tcam实现关键字快速查找并读表的方法
US9851920B2 (en) System and method for removing hash table entries
CN103154883B (zh) 对来自多个指令集的指令进行译码
US20180196677A1 (en) Out-of-order processor and method for back to back instruction issue
CN105359089A (zh) 用于在微处理器中进行选择性重命名的方法和设备
CN102934102A (zh) 多处理器系统、执行控制方法和执行控制程序
CN108139903B (zh) 依dmb操作用加载/存储操作实施加载撷取/存储释放指令
CN107690631A (zh) 事件生成单元
CN107728935A (zh) 对分布式计算系统中的数据重新分区
CN109271789A (zh) 恶意进程检测方法、装置、电子设备及存储介质
CN103294603A (zh) 用于控制存储器分配的方法和设备
CN117707991B (zh) 一种数据读写方法、系统、设备及存储介质
CN103064948A (zh) 基于散列链表的内容寻址方法及相应的存储器电路
US6694407B1 (en) Cache memory with data transfer control and method of operating same
US10437757B2 (en) Determine priority of requests using request signals and priority signals at an arbitration node
EP2801914B1 (en) Method and device for broadcasting data to multiple hardware forwarding engines
CN102521397B (zh) 一种数据传输方法
CN104166539A (zh) 并行原子递增
CN104836710A (zh) 一种基于分布式系统一主多从通信的方法与装置
CN105574407B (zh) 一种共享的处理方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant