发明内容
本发明的目的是克服现有技术中存在的不足,提供一种单弹性梁叉指电容加速度计,所述电容加速度计的灵敏度高,提高了可制造性,制造成本低。
按照本发明提供的技术方案,所述单弹性梁叉指电容加速度计,包括基底及基底上的结构层,结构层包括上锚点、下锚点、第一叉指电容、第二叉指电容、第三叉指电容、第四叉指电容、左弹性梁、右弹性梁、左质量块、右质量块、连接梁、左锚点和右锚点;所述左质量块的左端通过左弹性梁连接左锚点,左质量块的右端通过连接梁连接右质量块的左端,右质量块的右端通过右弹性梁连接右锚点;所述上锚点靠近左质量块和右质量块的侧面上设有梳齿状排列的第一叉指电容,左质量块和右质量块的上侧面上设有梳齿状排列的第二叉指电容,上锚点侧面的一个第一叉指电容位于两个第二叉指电容的空隙之间,且第一叉指电容与第二叉指电容呈等距离的交错配置;所述下锚点靠近左质量块和右质量块的侧面上设有梳齿状排列的第三叉指电容,左质量块和右质量块的下侧面上设有梳齿状排列的第四叉指电容,下锚点侧面的一个第三叉指电容位于两个第四叉指电容的空隙之间,且第三叉指电容与第四叉指电容呈等距离的交错配置;其特征是:所述第一叉指电容、第二叉指电容、第三叉指电容、第四叉指电容、左弹性梁、右弹性梁、左质量块、右质量块和连接梁的结构为垂直沉积叠加结构,该垂直沉积叠加结构自底层向上依次为第一SiO2图层、第一金属铝图层、第二SiO2图层、第二金属铝图层、第三SiO2图层、第三金属铝图层和钝化层,第一金属铝图层和第二金属铝图层由设置在第二SiO2图层中的第一钨塞连接,第二金属铝图层和第三金属铝图层由设置在第三SiO2图层中的第二钨塞连接;在该垂直沉积叠加结构上设置多个垂直于基底的侧墙,侧墙由钝化层的上表面延伸至基底的上表面,在该垂直沉积叠加结构下部的基底上设置悬空结构。
所述上锚点、下锚点、左锚点和右锚点的中部为凹陷部,凹陷部的四周为凸出部;所述凸出部的结构自底层向上依次为第一SiO2图层、第一金属铝图层、第二SiO2图层、第二金属铝图层、第三SiO2图层、第三金属铝图层和钝化层,第一金属铝图层和第二金属铝图层由设置在第二SiO2图层中的第一钨塞连接,第二金属铝图层和第三金属铝图层由设置在第三SiO2图层中的第二钨塞连接;所述凹陷部的结构自底层向上依次为第一SiO2图层、第一金属铝图层、第二SiO2图层、第二金属铝图层和第三SiO2图层,第一金属铝图层和第二金属铝图层由设置在第二SiO2图层中的第一钨塞连接。
所述悬空结构在宽度方向上由基底的一侧向基底的另一侧延伸,且悬空结构的宽度小于基底的宽度;所述悬空结构在高度方向上由基底的上表面向基底的下表面延伸,且悬空结构的高度小于基底的高度。
所述的基底为硅基底。
所述上锚点侧面的两个第一叉指电容之间的距离为1~2μm,第一叉指电容的长度为80~100μm;所述下锚点侧面的两个第三叉指电容之间的距离为1~2μm,第三叉指电容的长度为80~100μm;所述左质量块和右质量块上侧面的两个第二叉指电容之间的距离为1~2μm,第二叉指电容的长度为80~100μm;所述左质量块和右质量块下侧面的两个第四叉指电容之间的距离为1~2μm,第四叉指电容的长度为80~100μm。
所述第一叉指电容与第二叉指电容相交长度为40~70μm,所述第三叉指电容与第四叉指电容相交长度为40~70μm。
所述左弹性梁和右弹性梁的长度均为10~80μm,宽度为1~6μm。
所述左质量块和右质量块的宽度为80~200μm,长度为60~100μm。
所述连接梁的宽度为10~50μm,长度为3~10μm。
本发明具有以下优点:(1)本发明所述的单弹性梁叉指电容加速度计的微机械结构和检测电路间使用金属进行互连,相比于在多晶表面 MEMS 加速度计中用多晶硅做互连线,金属互连线的电阻很小,极大的减小了互连线的电阻热噪声,提高了加速度计的灵敏度;(2)因为在微结构悬空结构下有比较大的空隙层而且接口电阻可以淀积置在离CMOS MEMS加速度计很近的位置所以互连线产生的寄生电容也比多晶硅 MEMS 加速度计中的寄生电容小很多,而且本发明所述加速度计的微机械结构中包含多个金属层,这就使得更加复杂、灵活的淀积线连接成为可能,而用多晶硅加工的表面 MEMS 加速度计由于使用同质材料很难实现这些复杂的微结构;(3)不需要额外的掩膜和特殊的加工步骤,本发明所述加速度计的制造成本低,整个工艺流程可在几小时内完成;(4)本发明所述加速度计的总体性能和可制造性高。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图1所示,本发明所述单弹性梁叉指电容加速度计包括基底7及基底7上的结构层,结构层包括上锚点1-1、下锚点1-2、第一叉指电容2-1、第二叉指电容2-2、第三叉指电容2-3、第四叉指电容2-4、左弹性梁3-1、右弹性梁3-2、左质量块4-1、右质量块4-2、连接梁5、左锚点6-1和右锚点6-2,上锚点1-1和下锚点1-2均为沿左右方向延伸的长方块,左锚点6-1和右锚点6-2呈方块状;所述左质量块4-1的左端通过左弹性梁3-1连接左锚点6-1,左质量块4-2的右端通过连接梁5连接右质量块4-2的左端,右质量块4-2的右端通过右弹性梁3-2连接右锚点6-2;所述左质量块4-1和右质量块4-2由连接梁5连接,可以一定程度上避免释放时多层结构中残留的应力在质量块伸展方向上存在变化梯度引起的弯曲,影响叉指电容结构总电容量下降的问题;所述左质量块4-1和右质量块4-2可分成若干部分,每部分之间均由连接梁5连接;
如图1所示,所述上锚点1-1靠近左质量块4-1和右质量块4-2的侧面上设有梳齿状排列的第一叉指电容2-1,左质量块4-1和右质量块4-2的上侧面上设有梳齿状排列的第二叉指电容2-2,上锚点1-1侧面的一个第一叉指电容2-1位于两个第二叉指电容2-2的空隙之间,且第一叉指电容2-1与第二叉指电容2-2呈等距离的交错配置;
如图1所示,所述下锚点1-2靠近左质量块4-1和右质量块4-2的侧面上设有梳齿状排列的第三叉指电容2-3,左质量块4-1和右质量块4-2的下侧面上设有梳齿状排列的第四叉指电容2-4,下锚点1-2侧面的一个第三叉指电容2-3位于两个第四叉指电容2-4的空隙之间,且第三叉指电容2-3与第四叉指电容2-4呈等距离的交错配置;
所述上锚点1-1侧面的两个第一叉指电容2-1之间的距离为1~2μm,第一叉指电容2-1的长度为80~100μm;所述下锚点1-2侧面的两个第三叉指电容2-3之间的距离为1~2μm,第三叉指电容2-3的长度为80~100μm;所述左质量块4-1和右质量块4-2上侧面的两个第二叉指电容2-2之间的距离为1~2μm,第二叉指电容2-2的长度为80~100μm;所述左质量块4-1和右质量块4-2下侧面的两个第四叉指电容2-4之间的距离为1~2μm,第四叉指电容2-4的长度为80~100μm;
所述第一叉指电容2-1与第二叉指电容2-2相交长度为40~70μm,所述第三叉指电容2-2与第四叉指电容2-4相交长度为40~70μm;
所述左弹性梁3-1和右弹性梁3-2的长度均为10~80μm,宽度为1~6μm;
所述左质量块4-1和右质量块4-2的宽度为80~200μm,长度为60~100μm;
所述连接梁5的宽度为10~50μm,长度为3~10μm;
工作的时候左质量块4-1和右质量块4-2连接的第二叉指电容2-2和第四叉指电容2-4与上锚点1-1和下锚点1-2连接的第一叉指电容2-1和第三叉指电容2-3在弹性梁的作用下相互作用,通过总电容量的改变来改变输出电信号,从而得到所测加速度;
其中,所述的基底7为硅基底;
其中,所述第一叉指电容2-1、第二叉指电容2-2、第三叉指电容2-3、第四叉指电容2-4、左弹性梁3-1、右弹性梁3-2、左质量块4-1、右质量块4-2和连接梁5的结构为垂直沉积叠加结构,如图12所示,该垂直沉积叠加结构自底层向上依次为第一SiO2图层8、第一金属铝图层9、第二SiO2图层10、第二金属铝图层12、第三SiO2图层13、第三金属铝图层15和钝化层16,第一金属铝图层9和第二金属铝图层12由设置在第二SiO2图层10中的第一钨塞11连接,第二金属铝图层12和第三金属铝图层15由设置在第三SiO2图层13中的第二钨塞14连接;在该垂直沉积叠加结构上设置多个垂直于基底7的侧墙17,侧墙17由钝化层16的上表面延伸至基底7的上表面,在该垂直沉积叠加结构下部的基底7上设置悬空结构18;所述悬空结构18在宽度方向上由基底7的一侧向基底7的另一侧延伸,且悬空结构18的宽度小于基底7的宽度;所述悬空结构18在高度方向上由基底7的上表面向基底7的下表面延伸,且悬空结构18的高度小于基底7的高度;
如图13所示,所述上锚点1-1、下锚点1-2、左锚点6-1和右锚点6-2的中部为凹陷部19,凹陷部19的四周为凸出部20;所述凸出部20的结构自底层向上依次为第一SiO2图层8、第一金属铝图层9、第二SiO2图层10、第二金属铝图层12、第三SiO2图层13、第三金属铝图层15和钝化层16,第一金属铝图层9和第二金属铝图层12由设置在第二SiO2图层10中的第一钨塞11连接,第二金属铝图层12和第三金属铝图层15由设置在第三SiO2图层13中的第二钨塞14连接;所述凹陷部19的结构自底层向上依次为第一SiO2图层8、第一金属铝图层9、第二SiO2图层10、第二金属铝图层12和第三SiO2图层13,第一金属铝图层9和第二金属铝图层12由设置在第二SiO2图层10中的第一钨塞11连接。
制备上述单弹性梁叉指电容加速度计的方法,采用以下工艺步骤:
第一步:如图2所示,在硅基底7上淀积SiO2介质,得到第一SiO2图层8;
第二步:如图3所示,在第一SiO2图层8上根据工艺规则和器件需求选择如图14所示的掩膜版淀积得到第一金属铝图层9,第一SiO2图层8和第一金属铝图层9无电学相关;在掩膜版上设置释放孔,第一金属铝图层9上通过掩膜版形成释放孔,为后续器件释放作准备;
第三步:如图4所示,在第一金属铝图层9上淀积SiO2介质,得到第二SiO2图层10;
第四步:如图5所示,在第二SiO2图层10上根据工艺规则和器件需求选择如图15所示的掩膜版做通孔,并在通孔中填充第一钨塞11,第一钨塞11用于连接第一金属铝图层9和第二金属铝图层12;
第五步:如图6所示,在第二SiO2图层10上根据工艺规则和器件需求选择如图14所示的掩膜版淀积得到第二金属铝图层12,第一金属铝图层9和第二金属铝图层12通过第一钨塞11相连;在掩膜版上设置释放孔,第二金属铝图层12上通过掩膜版形成释放孔,为后续器件释放作准备;
第六步:如图7所示,在第二金属铝图层12上淀积SiO2介质,得到第三SiO2图层13;
第七步:如图8所示,在第三SiO2图层13上根据工艺规则和器件需求选择如图15所示的掩膜版做通孔,并在通孔中填充第二钨塞14,第二钨塞14用于连接第二金属铝图层12和第三金属铝图层15;
第八步:如图9所示,在第三SiO2图层13上根据工艺规则和器件需求选择如图15所示掩膜版淀积得到第三金属铝图层15,第三金属铝图层15与第二金属铝图层12通过第二钨塞14连接;在掩膜版上设置释放孔,第三金属铝图层15上通过掩膜版形成释放孔,为后续器件释放作准备;
第九步:如图10所示,选择如图18所示的掩膜版在第三金属铝图层15上表面形成钝化层16,钝化层16的掩膜版设置释放孔,为后续器件释放作准备;
第十步:利用第三金属铝图层15做掩膜版在CMOS工艺后添加两步干法刻蚀来释放微机械结构;如图11所示,利用第三金属铝图层15作掩膜版进行干法刻蚀,具体为采用 CHF3和 He混合气体进行各向异性反应离子刻蚀除去没有金属铝覆盖的 SiO2介质直到到达硅基底,形成垂直于硅基底的侧墙17;
第十一步:如图12所示,使用He和 O2混合气体进行各向同性离子刻蚀,以去除微结构梁下的Si来释放相应的微结构,从而在硅基底上形成悬空结构18。