CN103218973B - 电致发光元件驱动电路 - Google Patents

Abstract

本发明公开了一种电致发光元件驱动电路，该电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、存储电容以及电致发光元件，其中电致发光元件的阳极连接第一工作电压，阴极连接第一薄膜晶体管的漏极，第二薄膜晶体管的漏极连接第一薄膜晶体管的源极，第三薄膜晶体管的漏极连接第二薄膜晶体管的源极，第三薄膜晶体管的源极接地，存储电容的第一端和第二端分别连接第二薄膜晶体管的栅极和源极，电致发光元件驱动电路的工作周期包括采样阶段和保持阶段，第一、第二以及第三薄膜晶体管在保持阶段漏极与源极导通，通过上述方式，本发明能够降低电致发光元件衰变对其亮度的影响。

Description

电致发光元件驱动电路

技术领域

本发明涉及显示技术领域，特别是涉及一种电致发光元件驱动电路。

背景技术

目前，电致发光显示器由于具有视角广、反应快、色彩饱和度高等优点而越来越受人们关注，使用也越来越普遍，特别是在手机、媒体播放器及小型入门级电视等产品中最为显著。

电致发光显示器需要驱动电路来驱动电致发光元件发光。请参阅图1，图1是现有技术电致发光元件驱动电路的结构示意图。如图1所示，现有技术的电致发光元件驱动电路包括：开关薄膜晶体管T1＇、驱动薄膜晶体管T2＇、存储电容C＇以及电致发光元件D＇。电致发光元件驱动电路实现的功能为：在采样阶段，将电致发光元件D＇亮度呈一定关系的电信号充到存储电容C＇中；在保持阶段，存储在存储电容C＇中的电信号保证电致发光元件D＇在保持阶段持续发光。但是现有技术电致发光元件D＇在工作过程中会产生衰变，其阻值会发生变化，导致其发光亮度受其衰变的影响较大，进而导致电致发光显示器的显示效果不佳。

因此，需要提供一种电致发光元件驱动电路，以解决上述问题。

发明内容

本发明主要解决的技术问题是提供一种电致发光元件驱动电路，能够降低电致发光元件衰变对其亮度的影响。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种电致发光元件驱动电路，该电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、存储电容以及电致发光元件，其中电致发光元件的阳极连接第一工作电压，阴极连接第一薄膜晶体管的漏极，第二薄膜晶体管的漏极连接第一薄膜晶体管的源极，第三薄膜晶体管的漏极连接第二薄膜晶体管的源极，第三薄膜晶体管的源极接地，存储电容的第一端和第二端分别连接第二薄膜晶体管的栅极和源极，电致发光元件驱动电路的工作周期包括采样阶段和保持阶段，第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管在保持阶段漏极与源极导通，存储电容用于在采样阶段存储第二薄膜晶体管的栅极与源极之间的电信号，且用于在保持阶段保持第二薄膜晶体管的栅极与源极之间电压随电信号变化，以控制电致发光元件的亮度；其中，电致发光元件驱动电路还包括：第四薄膜晶体管、第五薄膜晶体管以及第六薄膜晶体管，其中第四薄膜晶体管的漏极连接第二工作电压，第二薄膜晶体管的漏极连接第四薄膜晶体管的源极，第六薄膜晶体管的漏极连接第二薄膜晶体管的源极，第六薄膜晶体管的源极连接数据信号，第五薄膜晶体管的漏极连接第四薄膜晶体管的源极，第二薄膜晶体管的栅极连接第五薄膜晶体管的源极，第二薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管在采样阶段漏极与源极导通，第一薄膜晶体管和第三薄膜晶体管在采样阶段漏极与源极截止；其中，第四薄膜晶体管、第五薄膜晶体管以及第六薄膜晶体管的栅极均连接第一栅极信号，第一薄膜晶体管和第三薄膜晶体管的栅极均连接与第一栅极信号反相的第二栅极信号，第一栅极信号和第二栅极信号用于控制第四薄膜晶体管、第五薄膜晶体管以及第六薄膜晶体管在保持阶段漏极与源极截止以及控制第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管在保持阶段漏极与源极导通。

其中，第一栅极信号在采样阶段的电平和在保持阶段的电平相反，第一栅极信号和第二栅极信号还用于控制第一薄膜晶体管和第三薄膜晶体管在采样阶段漏极与源极截止以及控制第二薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管在采样阶段漏极与源极导通。

其中，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管以及第六薄膜晶体管为N沟道薄膜场效应晶体管，第一栅极信号在采样阶段为高电平且在保持阶段为低电平。

其中，电致发光元件驱动电路在一个工作周期内，处于保持阶段的时长大于处于采样阶段的时长。

其中，电致发光元件为有机电致发光元件。

其中，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管以及第六薄膜晶体管为N沟道铟镓锌氧化物薄膜晶体管。

其中，第六薄膜晶体管在采样阶段等效为一电流源。

其中，流过电流源的电流由数据信号和第一栅极信号共同确定。

本发明的有益效果是：区别于现有技术的情况，本发明通过设置多个叠接的薄膜晶体管形成电致发光元件驱动电路工作在保持阶段的通路，能够降低电致发光元件衰变对其亮度的影响，通过设置像素内建电流源，在保证成本较低的情况下能够同时补偿薄膜晶体管的阈值电压和电子迁移率的均匀性和可靠性，还能够补偿电源电压的损耗。

附图说明

图1是现有技术电致发光元件驱动电路的结构示意图；

图2是本发明电致发光元件优选实施例的结构示意图；

图3是本发明实施例电致发光元件驱动电路工作在保持阶段时的等效电路图(诺顿等效)。

具体实施方式

下面结合附图和实施例对本发明进行详细描述。

请参阅图2，图2是本发明电致发光元件驱动电路优选实施例的结构示意图。在本实施例中，电致发光元件驱动电路优选地包括：第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、电致发光元件D以及存储电容C。在本实施例中，第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5以及第六薄膜晶体管T6为N沟道铟镓锌氧化物薄膜晶体管，在其他实施例中，第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5以及第六薄膜晶体管T6也可以是其他薄膜晶体管。在本实施例中，电致发光元件D优选为OLED(OrganicLight-Emitting Diode，有机发光二极管)，在其他实施例中，电致发光元件D也可以是其他元件。

电致发光元件D的阳极连接第一工作电压V1，阴极连接第一薄膜晶体管T1的漏极，第二薄膜晶体管T2的漏极连接第一薄膜晶体管T1的源极，第三薄膜晶体管T3的漏极连接第二薄膜晶体管T2的源极，第三薄膜晶体管T3的源极接地，存储电容C的第一端和第二端分别连接第二薄膜晶体管T2的栅极和源极。第四薄膜晶体管T4的漏极连接第二工作电压V2，第二薄膜晶体管T2的漏极连接第四薄膜晶体管T4的源极，第六薄膜晶体管T6的漏极连接第二薄膜晶体管T2的源极，第六薄膜晶体管T6的源极连接数据信号Vdata，第五薄膜晶体管T5的漏极连接第四薄膜晶体管T4的源极，第二薄膜晶体管T2的栅极连接第五薄膜晶体管T5的源极。第四薄膜晶体管T4、第五薄膜晶体管T5以及第六薄膜晶体管T6的栅极均连接第一栅极信号Vsel，第一薄膜晶体管T1和第三薄膜晶体管T3的栅极均连接与第一栅极信号Vsel反相的第二栅极信号Vsel＇。

电致发光元件驱动电路的工作周期包括采样阶段和保持阶段。电致发光元件驱动电路在一个工作周期内，处于保持阶段的时长大于处于采样阶段的时长。存储电容C用于在采样阶段存储第二薄膜晶体管T2的栅极与源极之间的电信号，且用于在保持阶段保持第二薄膜晶体管T2的栅极与源极之间电压随电信号变化，以控制电致发光元件D的亮度。第一栅极信号Vsel在采样阶段的电平和在保持阶段的电平相反。在本实施例中，第一栅极信号Vsel在采样阶段为高电平，保持阶段为低电平，在其他实施例中，第一栅极信号Vsel在采样阶段也可以是低电平，相应的在保持阶段也可以是高电平。

下面结合附图和实施例描述电致发光元件驱动电路的工作原理。

当第一栅极信号Vsel为高电平时，第二栅极信号Vsel＇为低电平。此时第一薄膜晶体管T1和第三薄膜晶体管T3漏极与源极截止，第二薄膜晶体管T2、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6漏极与源极导通。电致发光元件驱动电路工作在采样阶段。第二薄膜晶体管T2、第四薄膜晶体管T4、第五薄膜晶体管T5以及第六薄膜晶体管T6在第二工作电压V2和数据信号Vdata之间形成通路。由于存储电容C并联在第二薄膜晶体管T2的栅极与源极之间，因此存储电容C记录的是第二薄膜晶体管T2栅极与源极之间电信号，即第二薄膜晶体管T2栅极与源极之间电压的变化。当第一栅极信号Vsel为低电平时，Vsel＇第二栅极信号为高电平。此时第四薄膜晶体管T4、第五薄膜晶体管T5以及第六薄膜晶体管T6在保持阶段漏极与源极截止，第一薄膜晶体管T1、第二薄膜晶体管T2以及第三薄膜晶体管T3在保持阶段漏极与源极导通。电致发光元件驱动电路工作在保持阶段。第一薄膜晶体管T1、第二薄膜晶体管T2以及第三薄膜晶体管T3在第一工作电压V1和地GND之间形成通路。存储电容C并联在第二薄膜晶体管T2的栅极与源极之间，保持第二薄膜晶体管T2的栅极与源极之间电压随电信号变化，从而达到控制电致发光元件D亮度的目的。

请进一步参阅图3，图3是本发明实施例电致发光元件驱动电路工作在保持阶段时的等效电路图。电致发光元件驱动电路在保持阶段的通路可根据诺顿定理等效为如图2所示的电路图，其中Rout表征第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3叠接后的等效阻抗，电流源Is与导纳Rout并联，负载端口接电致发光元件D，电流源Is电流大小I为负载端口短路时的电流。由电路结构可知，电致发光元件D上的电流为：

$\mathrm{Id}=I\×\frac{R_{\mathrm{out}}}{R_{\mathrm{out}}+R_D}---\left(1\right)$

其中，R_D为电致发光元件D的电阻。

由于Rout表征第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3叠接后的等效阻抗，因此Rout＞＞R_D。在电致发光元件D发生衰变，即R_D发生变化时，由公式(1)可知流过电致发光元件D的电流Id几乎不发生变化，因此不会因为电致发光元件D的衰变而导致其发光不稳定。

进一步，请再参阅图2，第六薄膜晶体管T6在采样阶段等效为一电流源。流过该电流源的电流I6由数据信号Vdata和第一栅极信号Vsel共同确定。具体地，该电流源为像素内建电流源in-cell current source，即在像素单元内建立一个电流源。像素内建电流源in-cell current source工作原理为：由于第六薄膜晶体管T6在采样阶段处于饱和状态，由场效应管工作在饱和状态的源极电流公式可知：

$I6=\frac{1}{2}\mathrm{\μnCox}\frac{W}{L}{(\mathrm{Vsel}-\mathrm{Vdata}-\mathrm{Vth})}^2---\left(2\right)$

其中，μn为电子的迁移率，Cox为单位面积栅氧化层电容，W/L为第六薄膜晶体管T6的宽长比，Vth为第六薄膜晶体管T6的阈值电压。

承前所述，由于μn、Cox、W/L、Vth在整个电致发光元件驱动电路工作周期内保持不变，因此由公式(2)可知流过像素内建电流源in-cellcurrent source的电流I6由数据信号Vdata和第一栅极信号Vsel共同确定。

下面结合实施例说明本发明的像素内建电流源in-cell current source的作用。

第一，由于保持阶段的时长远远大于采样阶段的时长，因此需要考虑到第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3的衰减问题，以第二薄膜晶体管T2为例进行说明。当第二薄膜晶体管T2发生衰减时，其阈值电压上升和/或电子迁移率下降，在采样阶段时第二薄膜晶体管T2的栅极电位会自动上升以维持I2不变(因为I6由Vdata和Vsel决定，而流过第二薄膜晶体管T2的电流I2＝I6，所以I2不会随第二薄膜晶体管T2的衰减而改变)，此电压储存在存储电容C，当在保持阶段时，电致发光元件上的电流Id(Id＝I2)不变。因此，像素内建电流源in-cell current source能够同时补偿第二薄膜晶体管T2的阈值电压和电子迁移率的均匀性和可靠性。

第二，同样以第二薄膜晶体管T2为例进行说明。当电源电压损耗时，第二工作电压V2下降，导致第二薄膜晶体管T2漏极与源极之间电压下降，在采样阶段时第二薄膜晶体管T2的栅极电位会自动上升，以保持流过第二薄膜晶体管T2的电流I2＝I6，从而I2维持固定，此电压储存在存储电容C，使得在保持阶段时，Id(Id＝I2)不变。因此，像素内建电流源in-cell current source能够补偿因电源电压损耗造成的第二薄膜晶体管T2漏极源极之间电压下降。

区别于现有技术，本发明通过设置多个叠接的薄膜晶体管形成电致发光元件驱动电路工作在保持阶段的通路，能够降低电致发光元件衰变对其亮度的影响，通过设置像素内建电流源，在保证成本较低的情况下能够同时补偿薄膜晶体管的阈值电压和电子迁移率的均匀性和可靠性，还能够补偿电源电压的损耗。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种电致发光元件驱动电路，其特征在于，所述电致发光元件驱动电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、存储电容以及电致发光元件，其中所述电致发光元件的阳极连接第一工作电压，阴极连接所述第一薄膜晶体管的漏极，所述第二薄膜晶体管的漏极连接所述第一薄膜晶体管的源极，所述第三薄膜晶体管的漏极连接所述第二薄膜晶体管的源极，所述第三薄膜晶体管的源极接地，所述存储电容的第一端和第二端分别连接所述第二薄膜晶体管的栅极和源极，所述电致发光元件驱动电路的工作周期包括采样阶段和保持阶段，所述第一薄膜晶体管、所述第二薄膜晶体管以及所述第三薄膜晶体管在所述保持阶段漏极与源极导通，所述存储电容用于在所述采样阶段存储所述第二薄膜晶体管的栅极与源极之间的电信号，且用于在所述保持阶段保持所述第二薄膜晶体管的栅极与源极之间电压随所述电信号变化，以控制所述电致发光元件的亮度；

其中，所述电致发光元件驱动电路还包括：第四薄膜晶体管、第五薄膜晶体管以及第六薄膜晶体管，其中所述第四薄膜晶体管的漏极连接第二工作电压，所述第二薄膜晶体管的漏极连接所述第四薄膜晶体管的源极，所述第六薄膜晶体管的漏极连接所述第二薄膜晶体管的源极，所述第六薄膜晶体管的源极连接数据信号，所述第五薄膜晶体管的漏极连接所述第四薄膜晶体管的源极，所述第二薄膜晶体管的栅极连接所述第五薄膜晶体管的源极，所述第二薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管在所述采样阶段漏极与源极导通，所述第一薄膜晶体管和所述第三薄膜晶体管在所述采样阶段漏极与源极截止；

其中，所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管的栅极均连接第一栅极信号，所述第一薄膜晶体管和第三薄膜晶体管的栅极均连接与所述第一栅极信号反相的第二栅极信号，所述第一栅极信号和所述第二栅极信号用于控制所述第四薄膜晶体管、所述第 五薄膜晶体管以及所述第六薄膜晶体管在所述保持阶段漏极与源极截止以及控制所述第一薄膜晶体管、所述第二薄膜晶体管以及所述第三薄膜晶体管在所述保持阶段漏极与源极导通。

2.根据权利要求1所述的电致发光元件驱动电路，其特征在于，所述第一栅极信号在所述采样阶段的电平和在所述保持阶段的电平相反，所述第一栅极信号和所述第二栅极信号还用于控制所述第一薄膜晶体管和所述第三薄膜晶体管在所述采样阶段漏极与源极截止以及控制所述第二薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管在所述采样阶段漏极与源极导通。

3.根据权利要求2所述的电致发光元件驱动电路，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管为N沟道薄膜场效应晶体管，所述第一栅极信号在所述采样阶段为高电平且在所述保持阶段为低电平。

4.根据权利要求3所述的电致发光元件驱动电路，其特征在于，所述电致发光元件驱动电路在一个所述工作周期内，处于所述保持阶段的时长大于处于所述采样阶段的时长。

5.根据权利要求4所述的电致发光元件驱动电路，其特征在于，所述电致发光元件为有机电致发光元件。

6.根据权利要求5所述的电致发光元件驱动电路，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管为N沟道铟镓锌氧化物薄膜晶体管。

7.根据权利要求6所述的电致发光元件驱动电路，其特征在于，所述第六薄膜晶体管在所述采样阶段等效为一电流源。

8.根据权利要求7所述的电致发光元件驱动电路，其特征在于，流过所述电流源的电流由所述数据信号和所述第一栅极信号共同确定。