CN103198451A - 一种用gpu通过分块实现快速小波变换的方法 - Google Patents

一种用gpu通过分块实现快速小波变换的方法 Download PDF

Info

Publication number
CN103198451A
CN103198451A CN2013100552426A CN201310055242A CN103198451A CN 103198451 A CN103198451 A CN 103198451A CN 2013100552426 A CN2013100552426 A CN 2013100552426A CN 201310055242 A CN201310055242 A CN 201310055242A CN 103198451 A CN103198451 A CN 103198451A
Authority
CN
China
Prior art keywords
data
block
gpu
image
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100552426A
Other languages
English (en)
Other versions
CN103198451B (zh
Inventor
李云松
宋长贺
雷杰
刘凯
郭杰
王柯俨
张静
吴宪云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Rongchuang Microelectronic Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201310055242.6A priority Critical patent/CN103198451B/zh
Publication of CN103198451A publication Critical patent/CN103198451A/zh
Application granted granted Critical
Publication of CN103198451B publication Critical patent/CN103198451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Image Processing (AREA)

Abstract

本发明公开了一种用GPU通过分块实现快速小波变换的方法,主要解决了现有技术小波变换速度慢的问题。本发明针对图形处理单元GPU的并行计算架构的特点,设计了一种将数据分块并行处理的方法,包括拷贝原始图像、数据分块、数据扩展、拷贝数据到共享内存、行变换、列变换、取消数据扩展、拷贝变换后数据到主机内存的步骤。本发明通过将分块数据扩展来保证小波变换结果的准确性;通过在共享内存中进行变换提高数据的访问速度,避免了数据与全局内存的交互;通过图像块与图像块的并行、图像块分部各像素点之间的并行提高了整幅图像的处理速度。

Description

一种用GPU通过分块实现快速小波变换的方法
技术领域
本发明涉及通信技术领域,更进一步涉及数字图像处理技术领域中一种用图形处理单元(Graphics Processing Unit GPU)通过分块实现快速小波变换的方法。本发明可用于各种图像压缩标准的实现,解决了小波变换速度慢的瓶颈,提供了一种在通用计算机上进行高速图像压缩编码的解决方案,也可用于各种其他数字设备的图像压缩编码。
背景技术
离散小波变换是数字图像处理领域最广泛使用的技术之一。联合图像专家组推出的JPEG2000图像压缩标准和太空数据系统咨询委员会推出的CCSDS图像压缩标准都使用了基于提升的离散小波变换。基于这些算法的图像压缩系统出现在学术、科研以及工业等领域,而研究这些算法的高效实现一直是各领域面临的重要任务之一。现场可编程门阵列FPGA、复杂可编程逻辑器件CPLD、特定用途集成电路ASIC都已经被用于实现高效的小波变换。这些硬件实现具有速度高,专用性强、功耗低等优点,可应用于各种便携式设备;但是它们的开发周期长,成本较高,在传统计算机领域,为了实现更为高效的小波变换,人们已开始研究使用图形处理单元加速的小波变换算法。
西安电子科技大学拥有的专利技术“一种用GPU实现快速小波变换的方法”(专利申请号:201010204236,公开号:101866493A)中阐述了一种基于行和列的小波变换快速实现的方法。该专利技术通过行列转置的方法,克服了图像每列数据存取效率低下的问题,从而提高了列变换的速度。但是,该专利技术仍然存在的不足是,列变换通过两次行列转置和一次行变换实现,数据要反复地与全局内存交互。然而,在图形处理单元GPU高度并行计算的环境下,对全局内存中的数据进行读写是非常昂贵的,因此限制了该方法所能达到的最佳性能。
发明内容
本发明的目的在于克服上述已有技术的不足,提出一种用GPU通过分块实现快速小波变换的方法。本发明通过将图像分块并存入共享内存中,实现高速的数据存取。为了保证结果的正确性,本发明将每个图像块按其周围实际像素进行了扩展。本发明确保每个图像块的行变换与列变换都在共享内存中完成,避免数据在变换过程中与全局内存的交互。
为了实现上述目的,本发明的方法包括如下步骤:
(1)拷贝原始图像:
在图形处理单元GPU中分配两块全局内存A和B,将原始图像拷贝到全局内存A中;
(2)数据分块:
将原始图像按照二维网格的方式分成宽24像素、高24像素的图像块;
(3)数据扩展:
将每个图像块向其四周方向各延伸四个像素,处于边缘不能延伸的,则进行对称扩展,得到扩展图像块;
(4)拷贝数据到共享内存:
4a)在图形处理单元GPU中分配与扩展图像块个数相同的block,每个block对应一个扩展图像块;
4b)为每个block分配大小为33乘32的共享内存以及32乘32个线程;
4c)将每个扩展图像块拷贝到与其对应的block的共享内存中,每个线程完成一个像素点的拷贝,并将共享内存中每一行的最后一个存储空间保留不用;
(5)行变换:
对于每个block,使用其中的32个线程对共享内存中的数据进行行变换,每个线程完成扩展像素块的一行数据的变换;
(6)列变换:
对于每个block,使用其中的32个线程对共享内存中的数据进行列变换,每个线程完成扩展像素块的一列数据的变换;
(7)取消数据扩展:
对于每个block,将变换后的扩展图像块上下各四行、左右各四列的数据排除,得到一个24乘24的数据块;
(8)拷贝数据块:
8a)将每个block的数据块拷贝到全局内存B中,拷贝的过程中进行尺度变换;
8b)待所有的block拷贝完成后,将全局内存B中的数据拷贝至主机内存中,释放图形处理单元GPU中的两块全局内存A和B。
本发明与现有技术相比较,具有如下优点:
第一,由于本发明采用了重叠的扩展图像块来对原始图像进行分别处理,克服了现有技术简单地对图像分块导致的结果不精确的问题,使得本发明可以保证小波变换结果的准确性。
第二,由于本发明在图形处理单元GPU的高速共享内存中处理扩展图像块,使得每个图像块的数据都具有了更高的存取速度。
第三,由于本发明中行变换和列变换都在共享内存中进行,有效地避免了现有技术将行变换后的数据送回全局内存的操作,节省了处理时间。
第四,由于本发明采用了扩展图像块与扩展图像块之间、每个扩展图像块内部各个像素之间的并行处理,因此可以达到更快的处理速度。
第五,由于本发明将数据的对称扩展过程隐藏在数据的拷贝过程中,从而避免了大部分线程等待某个线程进行对称扩展操作的情况。
附图说明
图1为本发明的流程图。
具体实施方式
本发明采用计算统一设备架构(Compute Unified Device Architecture CUDA)语言,可以在NVIDIA的任何一款支持计算统一设备架构CUDA的图形处理单元GPU设备上实现。
参照图1,本发明可通过以下步骤实现:
步骤1,在图形处理单元GPU中分配两段全局内存用于存放原始图像和变换后的小波系数,分别记为A,B,将原始图像拷贝到内存区域A中。在图形处理单元GPU中分配全局内存使用计算统一设备架构CUDA语言提供的函数cudaMalloc2D实现;数据从计算机主机内存到图形处理单元GPU全局内存的拷贝使用计算统一设备架构CUDA语言提供的函数cudaMemcpy2D来实现。
步骤2,将原始图像按照二维网格的方式分成宽度为24像素,高度为24像素的图像块。根据原始图像的宽度和高度,可以通过下式计算出宽度方向上图像块的个数和高度方向上图像块的个数,进而计算出总的像素块的个数:
Figure BSA00000857310500031
Figure BSA00000857310500032
T=M*N
其中,M表示宽度方向上图像块的个数,W表示原始图像的宽度,N表示高度方向上图像块的个数,H表示原始图像的高度,T表示总的图像块的个数,/表示保留小数的除法的符号,表示将除法结果向上取整的符号,*表示整数乘法的符号。
由于原始图像的宽度和高度不一定是24的整数倍,所以在最右方或最下方有可能存在宽度或高度不是24的图像块。对这些图像进行对称扩展,使其成为24乘24大小的图像块。
步骤3,将每个图像块向其四周各个方向各延伸四个像素构成扩展图像块。由于最左边的图像块无法向左延伸,对这些图像块的所有行向左对称扩展。由于类似的原因,最右边的图像块所有行向右对称扩展,最上面的图像块所有列向上对称扩展,最下面的图像块所有列向下对称扩展。这种获得扩展图像块的方法可以保证基于分块的小波变换和基于行和列的小波变换产生相同结果,同时还可以避免分块效应。扩展图像块的大小为32乘32。
步骤4,通过以下步骤实现将扩展图像块拷贝到共享内存。
第一步,在图形处理单元GPU中分配与图像块个数相同的block,每个block对应一个扩展图像块。
第二步,为每个block分配大小为33乘32的共享内存以及32乘32个线程。
第三步,将每个扩展图像块拷贝到与其对应的block的共享内存中,每个线程完成一个像素点的拷贝,并将共享内存中每一行的最后一个存储空间保留不用。
本发明是通过将共享内存的宽度设为33,来获得更高的共享内存访问速度的。在图形处理单元GPU中每个block的共享内存被分成了32个bank,而不同的bank中的数据可以被同时访问。因此在设计每个扩展图像块存储方式的时候,应当满足两个条件:第一,同一行的不同数据应存放在不同的bank中;第二,同一列的不同数据应当存放在不同的bank中。由于相邻的存储单元属于不同的bank,同一行的32个数据便处于不同的bank中。对共享内存每一行最后一个存储空间保留不用,使共享内存的宽度变为33,可以保证每一列的元素处于不同的bank中。
步骤5,行变换。
对于每个block,使用32个线程对共享内存中的数据进行行变换。由于32个线程同时处理扩展图像块的32行数据,当每一行中的一个数据被处理时,和这个数据同一列的其他行的数据也会被其他线程同时处理。步骤4中设计的存储格式有效保证了每一列数据访问的效率。
行变换的提升过程如下所示:
d l ( 1 ) = d l ( 0 ) + α ( s l ( 0 ) + s l + 1 ( 0 ) )
s l ( 1 ) = s l ( 0 ) + β ( d l ( 1 ) + d l - 1 ( 1 ) )
d l ( 2 ) = d l ( 1 ) + γ ( s l ( 1 ) + s l + 1 ( 1 ) )
s l ( 2 ) = s l ( 1 ) + δ ( d l ( 2 ) + d l + 1 ( 2 ) )
其中,d代表行变换的奇数项,s代表行变换的偶数项,α,β,γ,δ代表上述四步中各步提升过程的提升因子,其具体值分别为α=-1.586134342059924,β=-0.052980118572961,γ=0.882911075530934,δ=0.443506852043971。上式中各字符的下标l=0,1,...,15表示s或d的第l项,上标表示提升次数。
因为本步骤处理的是已经扩展的图像块,因此,行变换不再需要对称扩展。另外,本步骤只进行了提升的变换,尺度的变换在步骤8中进行。
步骤6,列变换。
对于每个block,使用32个线程对共享内存中的数据进行列变换。由于32个线程同时处理扩展图像块的32行数据,当每一列中的一个数据被处理时,与该数据同一行的其他列的数据也会被其他线程同时处理。步骤4中设计的存储格式有效保证了每一行数据的访问效率。
列变换的提升过程与上述步骤5中行变换的提升过程完全相同,只需要把行数据替换为列数据。因为此步骤处理的是已经扩展的图像块,列变换不再需要对称扩展。另外,此步骤只进行了提升的变换,尺度的变换在步骤8中进行。
步骤7,取消数据扩展。
对于每个block,将变换后的扩展图像块上下各四行、左右各四列的数据排除,得到一个24乘24的数据块。
步骤8,拷贝数据块到主机内存。通过以下步骤实现:
第一步,将每个block的数据块拷贝到全局内存B中,拷贝的过程中进行尺度变换。根据数据块中的任一点在原始图像中对应的位置,可以通过下式计算出数据块中该点在全局内存B中所对应的位置:
Figure BSA00000857310500061
其中,U表示数据块中该点在全局内存B中所对应位置的行数,I表示数据块中该点在原始图像中对应位置的行数,H表示原始图像的高度,V表示数据块中该点在全局内存B中所对应位置的列数,J表示数据块中该点在原始图像中对应位置的列数,W表示原始图像的宽度,/表示保留小数的除法的符号,
Figure BSA00000857310500063
表示将除法结果向上取整的符号,+表示整数加法的符号。
数据块中该点在拷贝过程中所进行的尺度变换,根据该点在原始图像中对应位置的行数I、列数J的奇偶性,分如下情况进行处理:
若数据块中该点在原始图像中对应位置的行数I为偶数、列数J为偶数,则数据块中该点在拷贝到全局内存B中对应的存储位置时应除以K2,K=1.230174104914001;
若数据块中该点在原始图像中对应位置的行数I为奇数、列数J为奇数,则数据块中该点在拷贝到全局内存B中对应的存储位置时应乘以K2,K=1.230174104914001;
其他情况下,不进行尺度变换。
第二步,待所有的block拷贝完成后,将全局内存B中的数据拷贝至主机内存中,释放图形处理单元GPU中的两块全局内存。数据从图形处理单元GPU全局内存到计算机主机内存的拷贝使用计算统一设备架构CUDA提供的函数cudaMemcpy2D来实现;释放图形处理单元GPU的全局内存使用计算统一设备架构CUDA提供的函数cudaFree来实现。
本发明通过以上步骤,实现了并行、高速的小波变换。

Claims (4)

1.一种用GPU通过分块实现快速小波变换的方法,包括如下步骤:
(1)拷贝原始图像:
在图形处理单元GPU中分配两块全局内存A和B,将原始图像拷贝到全局内存A中;
(2)数据分块:
将原始图像按照二维网格的方式分成宽24像素、高24像素的图像块;
(3)数据扩展:
将每个图像块向其四周方向各延伸四个像素,处于边缘不能延伸的,则进行对称扩展,得到扩展图像块;
(4)拷贝数据到共享内存:
4a)在图形处理单元GPU中分配与扩展图像块个数相同的block,每个block对应一个扩展图像块;
4b)为每个block分配大小为33乘32的共享内存以及32乘32个线程;
4c)将每个扩展图像块拷贝到与其对应的block的共享内存中,每个线程完成一个像素点的拷贝,并将共享内存中每一行的最后一个存储空间保留不用;
(5)行变换:
对于每个block,使用其中的32个线程对共享内存中的数据进行行变换,每个线程完成扩展像素块的一行数据的变换;
(6)列变换:
对于每个block,使用其中的32个线程对共享内存中的数据进行列变换,每个线程完成扩展像素块的一列数据的变换;
(7)取消数据扩展:
对于每个block,将变换后的扩展图像块上下各四行、左右各四列的数据排除,得到一个24乘24的数据块;
(8)拷贝数据块:
8a)将每个block的数据块拷贝到全局内存B中,拷贝的过程中进行尺度变换;
8b)待所有的block拷贝完成后,将全局内存B中的数据拷贝至主机内存中,释放图形处理单元GPU中的两块全局内存A和B。
2.根据权利要求1所述的一种用GPU通过分块实现快速小波变换的方法,其特征在于:步骤(2)中所述数据分块在图像宽度或高度不满足24整数倍数的情况下,对图像最右方或最下方的不足24乘24的图像块进行对称扩展,使其成为24乘24的图像块。
3.根据权利要求1所述的一种用GPU通过分块实现快速小波变换的方法,其特征在于:步骤(5)中所述的行变换是指,在行变换过程中每行数据只进行提升操作,不进行尺度变换,不进行对称扩展。
4.根据权利要求1所述的一种用GPU通过分块实现快速小波变换的方法,其特征在于:步骤(6)中所述的列变换是指,在列变换过程中每列数据只进行提升操作,不进行尺度变换,不进行对称扩展。
CN201310055242.6A 2013-01-31 2013-01-31 一种用gpu通过分块实现快速小波变换的方法 Active CN103198451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310055242.6A CN103198451B (zh) 2013-01-31 2013-01-31 一种用gpu通过分块实现快速小波变换的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310055242.6A CN103198451B (zh) 2013-01-31 2013-01-31 一种用gpu通过分块实现快速小波变换的方法

Publications (2)

Publication Number Publication Date
CN103198451A true CN103198451A (zh) 2013-07-10
CN103198451B CN103198451B (zh) 2016-01-20

Family

ID=48720963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310055242.6A Active CN103198451B (zh) 2013-01-31 2013-01-31 一种用gpu通过分块实现快速小波变换的方法

Country Status (1)

Country Link
CN (1) CN103198451B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103414901A (zh) * 2013-08-26 2013-11-27 江苏新瑞峰信息科技有限公司 一种快速jpeg2000图像压缩系统
CN104866297A (zh) * 2014-02-26 2015-08-26 华为技术有限公司 一种优化核函数的方法和装置
CN106851296A (zh) * 2015-12-04 2017-06-13 宁波舜宇光电信息有限公司 基于嵌入式平台的图像处理系统和图像处理方法
CN107730436A (zh) * 2017-11-01 2018-02-23 天津市科迪信息技术有限责任公司 一种基于gpu加速提升的小波变换优化方法
CN108024103A (zh) * 2017-12-01 2018-05-11 重庆贝奥新视野医疗设备有限公司 图像锐化方法以及装置
CN109451322A (zh) * 2018-09-14 2019-03-08 北京航天控制仪器研究所 用于图像压缩的基于cuda架构的dct算法和dwt算法的加速实现方法
WO2020177251A1 (zh) * 2019-03-06 2020-09-10 上海熠知电子科技有限公司 一种面向多核图像处理卷积神经网络的数据读取方法
CN112184587A (zh) * 2020-09-29 2021-01-05 中科方寸知微(南京)科技有限公司 一种边缘数据增强模型、以及基于所述模型的高效边缘数据增强方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080186313A1 (en) * 2007-02-06 2008-08-07 Samsung Electronics Co., Ltd. Method and apparatus for high-speed image processing based on graphic processing unit
CN101866493A (zh) * 2010-06-18 2010-10-20 西安电子科技大学 一种用gpu实现快速小波变换的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080186313A1 (en) * 2007-02-06 2008-08-07 Samsung Electronics Co., Ltd. Method and apparatus for high-speed image processing based on graphic processing unit
CN101866493A (zh) * 2010-06-18 2010-10-20 西安电子科技大学 一种用gpu实现快速小波变换的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MATELA J.: "GPU-Based DWT Acceleration for JPEG2000", 《ANNUAL DOCTORAL WORKSHOP ON MATHEMATICAL AND ENGINEERING METHODS IN COMPUTER SCIENCE》, 31 December 2009 (2009-12-31), pages 136 - 143 *
宋长贺等: "A GPU-Accelerated Wavelet Decompression System With SPIHT and Reed-Solomon Decoding for Satellite Images", 《IEEE JOURNAL OF SELECTED TOPICS IN APPLIED EARTH OBSERVATIONS AND REMOTE SENSING》, vol. 4, no. 3, 30 September 2011 (2011-09-30), XP011381956, DOI: doi:10.1109/JSTARS.2011.2159962 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103414901A (zh) * 2013-08-26 2013-11-27 江苏新瑞峰信息科技有限公司 一种快速jpeg2000图像压缩系统
CN104866297A (zh) * 2014-02-26 2015-08-26 华为技术有限公司 一种优化核函数的方法和装置
CN104866297B (zh) * 2014-02-26 2018-05-29 华为技术有限公司 一种优化核函数的方法和装置
CN106851296A (zh) * 2015-12-04 2017-06-13 宁波舜宇光电信息有限公司 基于嵌入式平台的图像处理系统和图像处理方法
CN107730436A (zh) * 2017-11-01 2018-02-23 天津市科迪信息技术有限责任公司 一种基于gpu加速提升的小波变换优化方法
CN108024103A (zh) * 2017-12-01 2018-05-11 重庆贝奥新视野医疗设备有限公司 图像锐化方法以及装置
CN109451322A (zh) * 2018-09-14 2019-03-08 北京航天控制仪器研究所 用于图像压缩的基于cuda架构的dct算法和dwt算法的加速实现方法
CN109451322B (zh) * 2018-09-14 2021-02-02 北京航天控制仪器研究所 用于图像压缩的基于cuda架构的dct算法和dwt算法的加速实现方法
WO2020177251A1 (zh) * 2019-03-06 2020-09-10 上海熠知电子科技有限公司 一种面向多核图像处理卷积神经网络的数据读取方法
CN112184587A (zh) * 2020-09-29 2021-01-05 中科方寸知微(南京)科技有限公司 一种边缘数据增强模型、以及基于所述模型的高效边缘数据增强方法及系统
CN112184587B (zh) * 2020-09-29 2024-04-09 中科方寸知微(南京)科技有限公司 一种边缘数据增强模型、以及基于所述模型的高效边缘数据增强方法及系统

Also Published As

Publication number Publication date
CN103198451B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
CN103198451A (zh) 一种用gpu通过分块实现快速小波变换的方法
CN108874745B (zh) 原生张量处理器及张量缩并的分割
JP6977239B2 (ja) 行列乗算器
US11989638B2 (en) Convolutional neural network accelerating device and method with input data conversion
CN103718244B (zh) 用于媒体处理加速器的采集方法和装置
Huang et al. ecnn: A block-based and highly-parallel cnn accelerator for edge inference
US11328169B2 (en) Switchable propagation neural network
Mittal A survey of accelerator architectures for 3D convolution neural networks
CN110188869B (zh) 一种基于卷积神经网络算法的集成电路加速计算的方法及系统
Choudhary et al. Practical time bundle adjustment for 3D reconstruction on the GPU
Schmidt et al. A generic VHDL template for 2D stencil code applications on FPGAs
US10121233B2 (en) 2D discrete fourier transform with simultaneous edge artifact removal for real-time applications
CN104935831A (zh) 并行多相位图像插值装置和方法
Mahmood et al. 2D discrete Fourier transform with simultaneous edge artifact removal for real-time applications
CN103413273A (zh) 一种基于gpu加速实现图像复原处理方法
JP2012242855A (ja) データ処理装置及びデータ処理方法
CN109416743B (zh) 一种用于识别人为动作的三维卷积装置
Ikuzawa et al. Reducing memory usage by the lifting-based discrete wavelet transform with a unified buffer on a GPU
Wong et al. Efficient magnetohydrodynamic simulations on distributed multi-GPU systems using a novel GPU Direct–MPI hybrid approach
KR101061008B1 (ko) 컨벌루션 기반 이산 웨이블릿 변환 장치
CN104992425A (zh) 一种基于gpu加速的dem超分辨率方法
CN102231202B (zh) 面向向量处理器的sad向量化实现方法
Barina et al. Accelerating discrete wavelet transforms on GPUs
Mahmood et al. Algorithm and architecture optimization for 2D discrete Fourier transforms with simultaneous edge artifact removal
Li et al. A 0.13 mJ/Prediction CIFAR-100 Raster-Scan-Based Wired-Logic Processor Using Non-Linear Neural Network

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221010

Address after: Building A5, CLP Software Park, No. 18, Jianshan Road, High-tech Zone, Changsha City, Hunan Province, 410205

Patentee after: HUNAN RONGCHUANG MICROELECTRONIC Co.,Ltd.

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University

CI03 Correction of invention patent
CI03 Correction of invention patent

Correction item: Patentee|Address

Correct: Xi'an Electronic and Science University|710071 No. 2 Taibai South Road, Shaanxi, Xi'an

False: HUNAN RONGCHUANG MICROELECTRONIC Co.,Ltd.|Building A5, CLP Software Park, No. 18, Jianshan Road, High-tech Zone, Changsha City, Hunan Province, 410205

Number: 42-02

Volume: 38