CN103188173B - 一种交换机设备 - Google Patents

Abstract

本发明公开了一种交换机设备，包括主控卡、交换卡和线卡，所述主控卡包括控制处理器和PCIE交换芯片；所述交换卡包括PCIE交换芯片和交换网络芯片；所述线卡包括PCIE交换芯片和包处理芯片；在所述主控卡中，所述PCIE交换芯片通过上行PCIE接口与所述控制处理器连接，通过下行PCIE接口和控制总线与所述线卡和所述交换卡的PCIE交换芯片的上行PCIE接口连接，所述线卡和所述交换卡的PCIE交换芯片通过下行PCIE接口分别与所在板卡的包处理芯片和交换网络芯片连接，上述PCIE网络组成一个集中式的控制平面；所述线卡上的包处理芯片通过内部数据总线与所述线卡的交换网络芯片连接，组成一个分布式的数据平面。利用本发明，可以降低在此交换机设备上所需运行软件的实现复杂度，提高交换机设备的处理效率。

Description

一种交换机设备

技术领域

本发明涉及数据通信领域的数据交换技术，尤其涉及一种交换机设备。

背景技术

长期以来，业界在实现基于分布式转发的高端交换机设备时，绝大多数采用分布式数据转发以及分布式协议控制的系统架构。图1是现有业界典型的高端分布式交换机设备的实现示意图。参见图1，该分布式交换机设备中包括两个互为备份的主控卡(MPU)、至少两个互为备份且负载均衡的交换卡(SFU)、以及至少一个接口线卡(LPU)，其中所述两个MPU中一个为主用一个为备用，所述两个或多个SFU相互冗余备份和流量均衡。所述MPU中包括控制处理器和以太交换芯片，所述SFU中包括控制处理器和交换网络(Fabric)芯片，所述LPU包括控制处理器、包处理芯片(典型为交换机ASIC芯片)、接口ASIC以及三态内容寻址存储器(TCAM)和静止存取存储器(SRAM)。交换机设备中的其他部分如机箱管理部分在本图1中省略。图1中的“--------”为控制总线，“——”为数据总线，为高有效性(HA)通道。所述主用MPU和备用MPU中的控制处理器通过专门的HA通道连接，用于完成主备切换；所述MPU的以太交换芯片通过以太控制总线与SFU和LPU的控制处理器连接；所述SFU中的交换网络芯片通过内部数据总线与LPU中的包处理芯片连接。

在图1的这种完全分布式架构的交换机设备中，数据平面通过LPU和SFU上的包处理芯片实现分布式数据交换；同时，控制平面也通过MPU和LPU、SFU上的控制处理器系统组成一个分布式控制结构。

从硬件架构来看，这种结构是似乎合理而且具有扩展性。但是为了适应这种硬件架构，相应的控制软件也需要由分布式软件架构来实现。从业界的软件架构来看，MPU主要负责交换机设备系统的协议控制和提供用户管理接口，而LPU和SFU上的控制处理器系统的主要功能是：

(1)管理、配置、和控制本板卡交换ASIC；

(2)接收MPU下发的二层、三层转发条目，并写入硬件；

(3)接收协议控制报文，并转发到MPU；

(4)从MPU上卸载一部分实时性要求高的协议并进行本地板卡处理。

从系统的角度来看，上述主要功能(2)(3)(4)都涉及到软件的分布式架构，这就导致了在此交换机设备上所需运行软件的实现复杂度过高的问题以及效率低下的问题，具体如下：

(a)这种硬件架构上所需要的分布式控制软件的实现复杂度增大，无论是二层转发表项还是三层转发表项的同步、控制报文的收发、控制协议的分布式处理，还是分布式的错误处理，都让软件设计的复杂程度明显增大；

(b)由于不同包处理芯片(典型为交换机ASIC芯片)支持的交换特性和表项大小的不同，这种系统不利于采用不同包处理芯片混合架构的高端交换机设备设计；在采用不同包处理芯片混合架构的设备中，分布式软件处理的复杂程度增大，特别是需要针对不同芯片的二层、三层转发表项大小、不同的内容乃至不同的功能特性分别进行个性化的软件处理，导致从MPU通过软件管理不同的LPU上的包处理芯片的复杂性增大，无法对MPU和LPU之间的分布式通信实施优化，这就大大地降低了表项同步下载的速度和效率，也就大大地增大了网络的收敛时间，也将降低了网络的稳定性。

(c)由于LPU和SFU控制处理器的存在，导致整个系统启动时间大大增加，也导致软件系统升级更新时所用的时间大大增加，相应地，这也导致这种系统的故障恢复时间也大大增加，处理效率低下，实质上是降低了整个系统的可靠性指标。

发明内容

有鉴于此，本发明的主要目的在于提供一种交换机设备，以降低交换机设备软件的复杂度，提高交换机设备的处理效率。

本发明的技术方案是这样实现的：

一种交换机设备，包括主控卡、交换卡和线卡，

所述主控卡包括控制处理器和PCIE交换芯片；所述交换卡包括PCIE交换芯片和交换网络芯片；所述线卡包括PCIE交换芯片和包处理芯片；

在所述主控卡中，所述PCIE交换芯片通过上行PCIE接口与所述控制处理器连接，通过下行PCIE接口和控制总线与所述线卡和所述交换卡的PCIE交换芯片的上行PCIE接口连接，

所述交换卡PCIE交换芯片通过下行PCIE接口与所在板卡的交换网络芯片连接；

所述线卡PCIE交换芯片通过下行PCIE接口与所在板卡的包处理芯片连接，所述包处理芯片与所述交换网络芯片连接。

优选的，所述主控卡为两个，其中一个为主用主控卡，另一个为备用主控卡；所述每个主控卡的PCIE交换芯片至少有两个支持双根或多根的上行PCIE接口，其中一个上行PCIE接口连接本主控卡的控制处理器，另一个上行PCIE接口连接另一主控卡的控制处理器；

所述交换卡至少为两个，所述每个交换卡的PCIE交换芯片至少有两个支持非透明特性的上行PCIE接口，其中一个上行PCIE接口通过控制总线连接所述主用主控卡PCIE交换芯片的下行PCIE接口，另一个上行PCIE接口通过控制总线连接所述备用主控卡PCIE交换芯片的下行PCIE接口；

所述线卡的PCIE交换芯片至少有两个支持非透明特性的上行PCIE接口，其中一个上行PCIE接口通过控制总线连接所述主用主控卡PCIE交换芯片的下行PCIE接口，另一个上行PCIE接口通过控制总线连接所述备用主控卡PCIE交换芯片的下行PCIE接口。

优选的，所述主控卡的控制处理器中包括高有效性HA引擎，用于执行所述主用主控卡和备用主控卡之间的HA同步、故障检测和故障恢复处理。

优选的，所述主控卡的控制处理器为多核处理器，包括至少一个处理引擎，其中每一个处理引擎由至少一个处理器核执行。

优选的，所述处理引擎包括以下处理引擎中的至少一种：

硬件维护引擎，用于机箱设备和线卡在线拔插管理；

硬件控制引擎，用于提供对线卡和交换卡的控制数据管理；

保护引擎，用于提供控制平面协议保护处理；

控制引擎，用于提供控制平面协议和设备管理；

检测引擎，用于提供快速故障检测处理、以及网络业务的快速保护切换和快速收敛处理；

HA引擎，用于执行所述主用主控卡和备用主控卡之间的HA同步、故障检测和故障恢复处理。

一种交换机设备，包括主控卡和线卡，

所述主控卡包括控制处理器、PCIE交换芯片和交换网络芯片；所述线卡包括PCIE交换芯片和包处理芯片；

在所述主控卡中，所述PCIE交换芯片通过上行PCIE接口与所述控制处理器连接，通过下行PCIE接口和控制总线与所述线卡PCIE交换芯片的上行PCIE接口连接，通过下行PCIE接口与所述交换网络芯片连接；

所述线卡PCIE交换芯片的PCIE下行接口与本板卡的包处理芯片连接，所述包处理芯片通过数据总线与所述交换网络芯片连接。

优选的，所述主控卡为两个，其中一个为主用主控卡，另一个为备用主控卡；所述每个主控卡的PCIE交换芯片至少有两个支持双根或多根的上行PCIE接口，其中一个上行PCIE接口连接本主控卡的控制处理器，另一个上行PCIE接口连接另一主控卡的控制处理器；

所述线卡的PCIE交换芯片至少有两个支持非透明特性的上行PCIE接口，其中一个上行PCIE接口通过控制总线连接所述主用主控卡PCIE交换芯片的下行PCIE接口，另一个上行PCIE接口通过控制总线连接所述备用主控卡PCIE交换芯片的下行PCIE接口。

优选的，所述主控卡的控制处理器中包括高有效性HA引擎，用于执行所述主用主控卡和备用主控卡之间的HA同步、故障检测和故障恢复处理。

优选的，所述主控卡的控制处理器为高性能多核处理器，包括至少一个处理引擎，其中每一个处理引擎由至少一个处理器核执行。

优选的，所述处理引擎包括以下处理引擎中的至少一种：

硬件维护引擎，用于机箱设备和线卡在线拔插管理；

硬件控制引擎，用于提供对线卡和交换卡的控制数据管理；

保护引擎，用于提供控制平面协议保护处理；

控制引擎，用于提供控制平面协议和设备管理；

检测引擎，用于提供快速故障检测处理、以及网络业务的快速保护切换和快速收敛处理；

HA引擎，用于执行所述主用主控卡和备用主控卡之间的HA同步、故障检测和故障恢复处理。

与现有技术相比，本发明具有如下有益效果：

(1)本发明在LPU和SFU上不再需要单独的控制处理器，去掉了控制平面的分布式控制；而是采用通用的PCIE作为控制总线，LPU和SFU通过PCIE交换芯片连接到MPU的控制处理器，MPU通过PCIE接口和总线集中控制LPU和SFU。因此采用这种硬件架构可以将控制平面的所有处理集中到MPU上，从而形成一个集中式的控制平面，而数据平面还可以采用分布式数据转发，因此本发明可以降低交换机设备上软件的复杂度。

(2)由于MPU可以基于PCIE交换芯片的连接在控制平面实现集中式控制，因此MPU可以分别针对接口线卡的芯片特性，直接通过PCIE总线下发交换表项和设置功能特性，无需再设计一个复杂的分布式软件协议来实现分布式控制，因此本发明解决了现有技术中的不同包处理芯片混合使用时表项同步传输效率过低和相应的处理复杂性过高的问题，降低了复杂度，提高了处理效率。

(3)由于本发明的LPU和SFU上不存在控制处理器，MPU可以基于PCIE交换芯片连接进行集中控制，因此交换机设备的启动和软件的更新等操作只会涉及MPU系统，减少了软件系统启动时间，也减少软件更新和维护的时间，提高了处理效率；相应地，故障恢复时间大大缩短，提高了系统可靠性。

(4)由于本发明的LPU和SFU上取消了控制处理器系统，引入的PCIE交换芯片的成本仅为原有的控制处理器系统成本的几十分之一，所以，本发明也降低了LPU和SFU的硬件实现成本和硬件设计复杂性，进一步降低了整个交换机设备的成本和复杂度。

(5)本发明可以在MPU上采用高性能多核处理器为不同的控制引擎分配不同的处理器核，实现了硬件维护平面、硬件控制平面、控制平面、检测平面、HA平面以及硬件实现的高性能转发平面相互分离，从而把各个功能平面的功能耦合和相互影响降到最低，各功能平面各司其职，进一步降低了软件实现的复杂性，提高了高端交换机设备的可用性、可靠型、性能、以及易维护性等。

附图说明

图1是现有业界典型的高端分布式交换机设备的实现示意图；

图2是本发明所述交换机设备的第一种实施例的示意图；

图3是本发明所述交换机设备的第二种实施例的示意图；

图4为本发明所述MPU的主控处理器针对高端交换机设备业务特点提供的一组处理引擎的组成示意图。

具体实施方式

下面结合附图及具体实施例对本发明再作进一步详细的说明。

本发明主要采用PCIE技术实现交换机设备控制平面的通信连接和信息交互。

PCIE作为一种高速串行I/O总线技术，它的发展速度很快，目前PCIE3.0的每Lane带宽最高可达8.0Gbps，最高可以支持x16Lane；值得注意的是，在PCIE总线技术发展的过程中，不仅仅是总线带宽速率的提高，同时，在功能特性方面也大大增强；在PCIE2.1和3.0标准中，对高有效性(HA)或故障切换(FailOver)能力、多根I/O虚拟化能力的增强，使得PCIE总线具备了在高可靠性要求很高的设备中应用的能力。目前，在本发明所涉及领域的关键性器件(如多核处理器、以太交换芯片、网络处理器、内部交换网络等)中得到广泛应用，所以，在本发明的实施例中，选用PCIE技术来实现一个集中式高端交换机设备控制系统，从而解决当前高端交换机设备分布式控制设计中普遍存在的软件复杂性问题以及带来的一系列效率和可使用性问题。

图2是本发明所述交换机设备的第一种实施例的示意图，参见图2，该实施例中的交换机设备包括：两个主控卡(MPU)、至少两个交换卡(SFU)和至少两个线卡(LPU)。所述两个MPU中的其中一个为主用MPU，另一个为备用MPU；所述SFU为至少两个，这些SFU相互冗余备份并且负载均衡。

所述MPU包括控制处理器和PCIE交换芯片；所述SFU包括PCIE交换芯片和交换网络芯片(Fabric)；所述LPU包括PCIE交换芯片和包处理芯片(即交换机设备ASIC芯片)，当然还包括接口ASIC以及TCAM和SRAM等器件。所述接口ASIC以及TCAM和SRAM等器件与本发明的关联不大，本发明并不具体限定和说明。

图2中，交换机设备中的其他部分如机箱管理部分在本图中省略。图2中的“--------”为控制总线，“——”为数据总线，为HA通道。在所述MPU中，所述PCIE交换芯片通过上行PCIE接口与所述控制处理器连接，通过下行PCIE接口和控制总线与所述SFU和LPU的PCIE交换芯片的上行PCIE接口连接。所述SFU的PCIE交换芯片的下行PCIE接口与本板卡的交换网络芯片连接(本发明所述交换网络芯片具有标准的PCIE接口，具体是通过PCIE接口与所述PCIE交换芯片连接)，所述SFU中的交换网络芯片通过数据总线与各LPU的包处理芯片连接。所述LPU的PCIE交换芯片的PCIE下行接口与本板卡的包处理芯片连接(本发明所述包处理芯片具有标准的PCIE接口，具体是通过PCIE接口与所述PCIE交换芯片连接)。上述PCIE网络组成一个集中式的控制平面。所述线卡上的包处理芯片通过内部数据总线与所述交换卡的交换网络芯片连接，组成一个分布式的数据平面。

为了支持主用和备用MPU的HA同步倒换特性，所述每个MPU的PCIE交换芯片至少有两个支持双根(Dual-Root)或多根(Multi-root)的上行PCIE接口，所述其中一个上行PCIE接口连接本MPU的控制处理器的PCIE接口，另一个上行PCIE接口连接另一MPU的控制处理器的PCIE接口，形成HA通道。同时，所述每个SFU的PCIE交换芯片至少有两个支持非透明特性(NT---Non-Transparent)的上行PCIE接口，其中一个上行PCIE接口通过控制总线连接所述主用MPU的PCIE交换芯片的下行PCIE接口，另一个上行PCIE接口通过控制总线连接所述备用MPU的PCIE交换芯片的下行PCIE接口。同时，所述每个LPU的PCIE交换芯片至少有两个支持非透明特性的上行PCIE接口，其中一个上行PCIE接口通过控制总线连接所述主用MPU的PCIE交换芯片的下行PCIE接口，另一个上行PCIE接口通过控制总线连接所述备用MPU的PCIE交换芯片的下行PCIE接口。所述MPU的控制处理器中还包括高有效性HA引擎，用于执行所述主用MPU和备用MPU之间的HA同步、故障检测和故障恢复处理。

在图2所示的实施例中，从数据平面来看，每张LPU的上行内部数据交换总线分别连接到两张互为备份的SFU上的交换网络芯片上，从而构成一个双星形结构的、互为备份的分布式数据转发系统，这和当前的大多数高端交换机设备的设计是一致的。

但从控制平面来看，本发明的LPU和SFU不再需要单独的控制处理器系统。为了构成一个双星型结构的控制系统，在LPU和SFU上引入了PCIE交换芯片，所述LPU的PCIE交换芯片的下行PCIE接口连接本板卡的包处理芯片，所述SFU的PCIE交换芯片的下行PCIE接口连接本板卡的交换网络芯片；所述LPU和SFU的PCIE交换芯片的上行提供两个PCIE接口，这两个上行PCIE接口分别通过交换机设备背板的控制总线连接到不同的MPU上的PCIE交换芯片，再通过PCIE交换芯片连接到MPU上的控制处理器的PCIE接口。所述MPU的控制处理器可以采用高性能的多核处理器，并通过PCIE接口和总线直接控制分布在各LPU和SFU上的包处理芯片和交换网络芯片。

图2所示的实施例中，PCIE总线系统采用两级PCIE交换结构分别连接MPU和LPU、SFU，从PCIE总线逻辑来看，MPU作为PCIE交换系统的根(root)，LPU、SFU作为PCIE交换系统的端点(Endpoint)；LPU和SFU的两个上行PCIE接口分别连接到两个互为备份的MPU上的PCIE交换芯片，从而构成一个双星型结构的控制面系统，简化了在此交换机设备上所需运行软件的实现复杂度，提高了处理效率。

图3是本发明所述交换机设备的第二种实施例的示意图，即将图2所示交换机设备实施例中的交换卡和主控卡合并为一个主控卡，参见图3，该实施例中的交换机设备包括：两个MPU和至少两个LPU。所述MPU包括控制处理器、PCIE交换芯片、交换网络芯片(如Fabric)。所述LPU包括PCIE交换芯片和包处理芯片，当然还包括接口ASIC以及TCAM和SRAM等器件。

图3所示实施例与图2所示实施例的区别是：图3所示是一个MPU和SFU集成的交换机设备，即在MPU上集成SFU(交换网络芯片即Fabric芯片直接集成在MPU上)，此时的MPU可以同时提供协议控制和数据转发两大核心功能。

图3中，交换机设备中的其他部分如机箱管理部分在本图中省略。图3中的“--------”为控制总线，“——”为数据总线。所述两个MPU的其中一个为主用MPU，另一个为备用MPU。为了支持主用和备用MPU的HA同步倒换特性，所述每个MPU的PCIE交换芯片至少有两个支持双根(Dual-Root)或多根(Multi-root)的上行PCIE接口，所述其中一个上行PCIE接口连接本MPU的控制处理器的PCIE接口，另一个上行PCIE接口连接另一MPU的控制处理器的PCIE接口，形成HA通道；所述HA通道如图3中的所示。所述每个MPU的PCIE交换芯片通过下行PCIE接口与本板卡的交换网络芯片连接(本发明所述交换网络芯片具有标准的PCIE接口，具体是通过PCIE接口与所述PCIE交换芯片连接)。同时，所述LPU的PCIE交换芯片至少有两个支持非透明特性(NT---Non-Transparent)的上行PCIE接口，其中一个上行PCIE接口通过控制总线连接所述主用MPU的PCIE交换芯片的下行PCIE接口，另一个上行PCIE接口通过控制总线连接所述备用MPU的PCIE交换芯片的下行PCIE接口。所述LPU的PCIE交换芯片的PCIE下行接口与本地的包处理芯片连接(本发明所述包处理芯片具有标准的PCIE接口，具体是通过PCIE接口与所述PCIE交换芯片连接)，所述包处理芯片通过数据总线分别与所述主用MPU和备用MPU上的交换网络芯片连接。所述MPU的控制处理器中包括高有效性HA引擎，用于执行所述主用MPU和备用MPU之间的HA同步、故障检测和故障恢复处理。

在图3所示的实施例中，从数据平面来看，每张LPU的上行内部数据交换总线分别连接到两张互为备份的MPU上的交换网络芯片，从而构成一个双星形结构的、互为备份的分布式数据转发系统，这和当前的大多数高端交换机设备的设计是一致的。

但从控制平面来看，本实施例中的LPU不再需要单独的控制处理器。为了构成一个双星型结构的控制系统，在LPU上引入了一个PCIE交换芯片，其下行PCIE接口连接本板卡的包处理芯片，上行提供两个PCIE交换接口，这两个上行PCIE接口分别通过交换机设备背板的控制总线连接到两个主备MPU上的PCIE交换芯片，再通过PCIE交换芯片连接到MPU上的控制处理器的PCIE接口。所述控制处理器通过PCIE接口、PCIE交换芯片和控制总线直接控制分布在各LPU上的包处理芯片。

图3所示的实施例中，从PCIE总线逻辑来看，MPU作为PCIE交换系统的根，LPU作为PCIE交换系统的端点；LPU的两个上行PCIE接口分别连接到两个互为备份的MPU上的PCIE交换芯片，构成一个双星型结构的控制面系统，简化了在此交换机设备上所需运行软件的实现复杂度，提高了处理效率。

本发明中，将现有技术中SFU和LPU上控制处理器的分布控制职能，全部由MPU的控制处理器集中执行，MPU的控制处理器将对应的控制指令依次通过本处理器的PCIE接口、本MPU上的PCIE交换芯片、控制总线、SFU或LPU上的PCIE交换芯片转发给SFU的交换网络芯片或LPU上的包处理芯片，从而实现集中控制，以达到本发明降低软件复杂度和提高效率的目的。

由于MPU集中所有的控制功能，因此在硬件上，本发明所述MPU的控制处理器需要采用高性能多核处理器。多核处理器目前作为当前计算机和信息通信领域的一种主流技术，已经应用得非常普及，同时多核技术本身也在飞速发展之中。目前多核处理器具有几个特点：

(1)单核处理能力很强，主频从400MHz～2GHz；

(2)集成的核很多，CPU核的核个数从2～100；

(3)伸缩特性很好，主频和核个数可以根据性能需求自由选择；

(4)集成高速的I/O接口，以太和PCIE等高速接口成为标准配置；

(5)集成网络加速和安全加速处理能力；

(6)价格下降很快，目前一个2/4核的多核处理器价格和2-3年前的单核处理器价格相当，但处理能力却2～3倍地增长。

上述的各个实施例中，MPU的主控处理器都可以采用高性能多核处理器，并可能根据高端交换机设备的业务特性和需求，选用不同的多核处理器，并分配不同和不同数量的处理器核(CPU核)来专门执行对应的处理引擎功能。图4为本发明所述MPU的主控处理器针对高端交换机设备业务特点提供的一组处理引擎的组成示意图。参见图4，多核处理器中都包括标准的PCIE接口，可以在处理器内部与各处理引擎进行信号交互。所述多核处理器中可以包括以下处理引擎中的至少一种：

硬件维护引擎401：用于机箱设备和线卡在线拔插管理，具体是与交换机设备中的智能机箱管理系统(CMM)配合在一起提供硬件板卡加载控制、电源智能管理、设备内部温度监控、板卡在线状态检查等功能保证设备的正常运行。

硬件控制引擎402：用于提供对LPU的包处理芯片和SFU的网络交换芯片的控制数据管理、配置、控制和状态收集。由于在高端交换机设备上可能使用的芯片的数量比较多，所以可能需要分配多个处理器核来满足硬件控制的性能要求。在这种情况下，可以根据硬件控制功能逻辑来分配和使用这些处理器核。

保护引擎403：用于提供控制面协议保护功能，通过实现报文精细控制，为系统提供完善的抗协议报文攻击能力。

控制引擎404：提供控制平面协议和设备管理两大核心功能，处理各种协议报文及控制报文；在一些可靠性要求比较高的系统中，可以把控制平面协议和设备管理两大功能分开在不同的处理器核上实现，以增强系统性能和可靠性。

检测引擎405：用于提供BFD、OAM等快速故障检测功能，并与控制平面的协议配合，支持网络业务的快速保护切换和快速收敛，可以实现50ms的故障检测，保障业务不中断。

HA引擎406：用于提供高可靠性和高有效性所需要的主用和备用MPU之间的HA同步、HA故障检测和HA故障恢复功能。

本发明通过在MPU上分配不同的处理器核，实现了硬件维护平面、硬件控制平面、控制平面、检测平面、HA平面以及硬件实现的高性能转发平面相互分离，从而把各个功能平面的功能耦合和相互影响降到最低，各平面各司其职，降低了软件实现的复杂性，真正实现高端交换机设备所需的高可用、高可靠、高性能、易维护。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种交换机设备，包括主控卡、交换卡和线卡，其特征在于，

所述主控卡包括控制处理器和PCIE交换芯片；所述交换卡包括PCIE交换芯片和交换网络芯片；所述线卡包括PCIE交换芯片和包处理芯片；

在所述主控卡中，所述PCIE交换芯片通过上行PCIE接口与所述控制处理器连接，通过下行PCIE接口和控制总线与所述线卡和所述交换卡的PCIE交换芯片的上行PCIE接口连接，

所述交换卡PCIE交换芯片通过下行PCIE接口与所在板卡的交换网络芯片连接；

所述线卡PCIE交换芯片通过下行PCIE接口与所在板卡的包处理芯片连接，所述包处理芯片与所述交换网络芯片连接。

2.根据权利要求1所述的交换机设备，其特征在于，所述主控卡为两个，其中一个为主用主控卡，另一个为备用主控卡；所述每个主控卡的PCIE交换芯片至少有两个支持双根或多根的上行PCIE接口，其中一个上行PCIE接口连接本主控卡的控制处理器，另一个上行PCIE接口连接另一主控卡的控制处理器；

所述交换卡至少为两个，所述每个交换卡的PCIE交换芯片至少有两个支持非透明特性的上行PCIE接口，其中一个上行PCIE接口通过控制总线连接所述主用主控卡PCIE交换芯片的下行PCIE接口，另一个上行PCIE接口通过控制总线连接所述备用主控卡PCIE交换芯片的下行PCIE接口；

所述线卡的PCIE交换芯片至少有两个支持非透明特性的上行PCIE接口，其中一个上行PCIE接口通过控制总线连接所述主用主控卡PCIE交换芯片的下行PCIE接口，另一个上行PCIE接口通过控制总线连接所述备用主控卡PCIE交换芯片的下行PCIE接口。

3.根据权利要求2所述的交换机设备，其特征在于，所述主控卡的控制处理器中包括高有效性HA引擎，用于执行所述主用主控卡和备用主控卡之间的HA同步、故障检测和故障恢复处理。

4.根据权利要求2所述的交换机设备，其特征在于，所述主控卡的控制处理器为多核处理器，包括至少一个处理引擎，其中每一个处理引擎由至少一个处理器核执行。

5.根据权利要求4所述的交换机设备，其特征在于，所述处理引擎包括以下处理引擎中的至少一种：

硬件维护引擎，用于机箱设备和线卡在线拔插管理；

硬件控制引擎，用于提供对线卡和交换卡的控制数据管理；

保护引擎，用于提供控制平面协议保护处理；

控制引擎，用于提供控制平面协议和设备管理；

检测引擎，用于提供快速故障检测处理、以及网络业务的快速保护切换和快速收敛处理；

高有效性HA引擎，用于执行所述主用主控卡和备用主控卡之间的高有效性HA同步、故障检测和故障恢复处理。

6.一种交换机设备，包括主控卡和线卡，其特征在于，

所述主控卡包括控制处理器、PCIE交换芯片和交换网络芯片；所述线卡包括PCIE交换芯片和包处理芯片；

在所述主控卡中，所述PCIE交换芯片通过上行PCIE接口与所述控制处理器连接，通过下行PCIE接口和控制总线与所述线卡PCIE交换芯片的上行PCIE接口连接，通过下行PCIE接口与所述交换网络芯片连接；

所述线卡PCIE交换芯片的PCIE下行接口与本板卡的包处理芯片连接，所述包处理芯片通过数据总线与所述交换网络芯片连接。

7.根据权利要求6所述的交换机设备，其特征在于，所述主控卡为两个，其中一个为主用主控卡，另一个为备用主控卡；所述每个主控卡的PCIE交换芯片至少有两个支持双根或多根的上行PCIE接口，其中一个上行PCIE接口连接本主控卡的控制处理器，另一个上行PCIE接口连接另一主控卡的控制处理器；

所述线卡的PCIE交换芯片至少有两个支持非透明特性的上行PCIE接口，其中一个上行PCIE接口通过控制总线连接所述主用主控卡PCIE交换芯片的下行PCIE接口，另一个上行PCIE接口通过控制总线连接所述备用主控卡PCIE交换芯片的下行PCIE接口。

8.根据权利要求7所述的交换机设备，其特征在于，所述主控卡的控制处理器中包括高有效性HA引擎，用于执行所述主用主控卡和备用主控卡之间的HA同步、故障检测和故障恢复处理。

9.根据权利要求7所述的交换机设备，其特征在于，所述主控卡的控制处理器为高性能多核处理器，包括至少一个处理引擎，其中每一个处理引擎由至少一个处理器核执行。

10.根据权利要求9所述的交换机设备，其特征在于，所述处理引擎包括以下处理引擎中的至少一种：

硬件维护引擎，用于机箱设备和线卡在线拔插管理；

硬件控制引擎，用于提供对线卡和交换卡的控制数据管理；

保护引擎，用于提供控制平面协议保护处理；

控制引擎，用于提供控制平面协议和设备管理；

检测引擎，用于提供快速故障检测处理、以及网络业务的快速保护切换和快速收敛处理；

高有效性HA引擎，用于执行所述主用主控卡和备用主控卡之间的高有效性HA同步、故障检测和故障恢复处理。