CN103186977A - 微处理器中实现遥控信号发射指令控制的电路结构 - Google Patents

Abstract

本发明涉及一种微处理器中实现遥控信号发射指令控制的电路结构，该电路结构包括程序计数器模块、堆栈寄存器、指令指针寄存器、多路器、程序存储器、指令寄存器、存储体寄存器、累加器、算术逻辑单元、状态寄存器、数据存储器、连接寄存器和数据总线。由于仅数据存储器通过总线连接指令寄存器，所以利用该电路结构进行遥控指令控制时，除了对数据存储器的操作外，其它指令的寻址方式都为直接寻址，操作可以在一个周期内完成，缩短了指令操作时间。同时，所有指令均是8位，简化了硬件的设计，减少了编程人员的难度和复杂度。并且指令流水线形式，重叠指令执行和取指令的过程，提高指令执行的效率。本发明的结构简单，成本低廉，且应用范围广泛。

Description

微处理器中实现遥控信号发射指令控制的电路结构

技术领域

本发明涉及计算机技术领域，特别涉及遥控发射处理器电路技术领域，具体是指一种微处理器中实现遥控信号发射指令控制的电路结构。

背景技术

红外遥控技术近年来在电子领域，尤其是在家电领域，如彩电、DVD、空调等，得到了迅猛发展和广泛应用。随着人们生活水平的提高，对产品的追求是使用更方便、更具智能化，随着对遥控器的按键支持数目、整机开发时间、整机成本、功耗指标等的更高要求，指令设计中的要求也就成为考虑的重点。

针对红外遥控微处理器，必然要有一种高效的指令集系统与之对应，遥控器由于自身有严格的低功耗和低工作电流，以及低运算的规定，要求指令集合必须有针对性、必须在一个或两个周期内执行完每个指令，指令执行的效率必然要求很高，一般的用于四位的遥控器的指令不宜繁琐，特别注重于专用和便利的使用，针对于某一种电路和某系列的电路而开发的指令。

传统的通用微处理器指令过于庞大和复杂，指令种类繁多，很多的指令在使用一种特定的功能时，往往使用不到，大大的增加了系统的负担和冗余度。而有的微处理器的指令又过于简单，虽然指令种类少，结构也很简单，但很多情况下在使用一种特定的功能时，需要两三条指令，甚至更多的指令才能够完成，使执行指令时间变长。很大的程度上降低了微处理器的工作效率，不仅耗费了系统的存储空间，而且使整个系统的功耗变高。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种结构简单，合理应用寄存器存储空间，高频度操作指令仅需一步即可完成，工作效率高，性能完整，且成本低廉，应用范围较为广泛的微处理器中实现遥控信号发射指令控制的电路结构。

为了实现上述的目的，本发明的微处理器中实现遥控信号发射指令控制的电路结构具有如下构成：

该电路结构包括程序计数器模块、堆栈寄存器、指令指针寄存器、多路器、程序存储器、指令寄存器、存储体寄存器、累加器、算术逻辑单元、状态寄存器、数据存储器、连接寄存器和数据总线，所述的堆栈寄存器连接所述的程序计数器模块，所述的程序计数器模块和指令指针寄存器通过所述的多路器连接所述的程序存储器，所述的程序存储器还连接所述的指令寄存器和存储体寄存器，所述的算术逻辑单元连接所述的累加器和状态寄存器，所述的数据存储器连接所述的连接寄存器，所述的程序计数器模块、指令指针寄存器、指令寄存器、算术逻辑单元和连接寄存器均连接所述的数据总线。

该微处理器中实现遥控信号发射指令控制的电路结构中，所述的程序计数器模块为一个11位的二进制计数器，所述的11位二进制计数器用以保存下一条指令的地址。

该微处理器中实现遥控信号发射指令控制的电路结构中，所述的堆栈寄存器包括一级堆栈和子堆栈，所述的一级堆栈和子堆栈均连接所述的程序计数器模块，所述的一级堆栈用以当程序调用指令被执行时，堆栈寄存器在程序跳到子程序前保存程序计数器模块的返回地址，所述的子堆栈用以当出现两个调用指令时，第一个程序计数器模块的返回地址被覆盖，第二个程序计数器模块的返回地址放到堆栈寄存器的子堆栈，程序计数器模块从子程序返回时，执行返回指令，使堆栈寄存器内容恢复到程序计数器模块。

该微处理器中实现遥控信号发射指令控制的电路结构中，所述的指令指针寄存器包括三位B数据查表指针、四位H数据查表指针和四位D数据查表指针，其中，所述的四位H数据查表指针仅低3位有效，所述的指令指针寄存器用以，在指令访问程序存储器中的固化数据时，按所述的三位B数据查表指针、四位H数据查表指针和四位D数据查表指针的顺序形成程序存储器地址，作为访问数据表格的指针。

该微处理器中实现遥控信号发射指令控制的电路结构中，所述的程序存储器包括顺序连接的程序存储区、数据存储区和选择区，所述的多路器连接所述的程序存储区，所述的指令寄存器和存储体寄存器连接所述的选择区。

该微处理器中实现遥控信号发射指令控制的电路结构中，所述的存储体寄存器连接所述的程序存储器的选择区，用以在程序存储器中出现跳转时提供程序存储器的页码。

该微处理器中实现遥控信号发射指令控制的电路结构中，所述的状态寄存器包括进位寄存位、状态寄存位和零标志寄存位，所述的进位寄存位、状态寄存位和零标志寄存位均连接所述的算术逻辑单元。

该微处理器中实现遥控信号发射指令控制的电路结构中，所述的进位寄存位为算术逻辑单元状态寄存位，所述的算术逻辑单元连接所述的算术逻辑单元状态寄存位。

该微处理器中实现遥控信号发射指令控制的电路结构中，所述的连接寄存器为数据存储器地址指针寄存器。

该微处理器中实现遥控信号发射指令控制的电路结构中，所述的指令寄存器内存储的指令包括传送指令、输入输出指令、算术与逻辑操作指令、微操作指令、进位标志操作指令、跳转指令、子程序调用指令和定时计数器控制指令，所述的各指令均为8位指令。

该微处理器中实现遥控信号发射指令控制的电路结构中，所述的传送指令、输入输出指令、跳转指令和子程序调用指令为双周期指令，所述的算术与逻辑操作指令、微操作指令、进位标志操作指令和定时计数器控制指令为单周期指令。

采用了该发明的微处理器中实现遥控信号发射指令控制的电路结构，其包括程序计数器模块、堆栈寄存器、指令指针寄存器、多路器、程序存储器、指令寄存器、存储体寄存器、累加器、算术逻辑单元、状态寄存器、数据存储器、连接寄存器和数据总线。利用该电路结构进行遥控指令控制时，因为只有数据存储器通过总线连接指令寄存器，所以除了对数据存储器的操作外，其它指令的寻址方式都为直接寻址，直接寻址的指令的操作都可以在一个周期内完成，缩短了指令操作时间。同时，采用该电路结构进行遥控指令控制时，所有指令均是8位，简化了硬件的设计，减少了编程人员的难度和复杂度。并且该电路结构能采用指令流水线形式，重叠指令执行和取指令的过程，提高指令执行的效率。本发明的微处理器中实现遥控信号发射指令控制的电路结构，其结构简单，成本低廉，且应用范围广泛。

附图说明

图1为本发明的微处理器中实现遥控信号发射指令控制的电路结构的示意图。

图2为本发明的微处理器中实现遥控信号发射指令控制的电路结构在实际应用中的指令时钟周期示意图。

图3本发明的微处理器中实现遥控信号发射指令控制的电路结构在实际应用中的指令执行流图.

图4本发明的微处理器中实现遥控信号发射指令控制的电路结构在实际应用中的程序存储器内的指令和数据的分布框图。

图5本发明的微处理器中实现遥控信号发射指令控制的电路结构在实际应用中的程序存储器映射关系图。

图6本发明的微处理器中实现遥控信号发射指令控制的电路结构在实际应用中的程序计数器的内部页地址与地址映射图。

具体实施方式

为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。

请参阅图1所示，为本发明的微处理器中实现遥控信号发射指令控制的电路结构的示意图。

在一种实施方式中，该微处理器中实现遥控信号发射指令控制的电路结构包括程序计数器模块PC 1001、堆栈寄存器STACK 1003、指令指针寄存器、多路器MUX、程序存储器ROM、指令寄存器、存储体寄存器MBR 1007、累加器ACC 1004、算术逻辑单元ALU 1002、状态寄存器STATUS 1008、数据存储器RAM 1006、连接寄存器(LR寄存器)1009和数据总线，所述的堆栈寄存器1003连接所述的程序计数器模块1001，所述的程序计数器模块1001和指令指针寄存器通过所述的多路器连接所述的程序存储器，所述的程序存储器还连接所述的指令寄存器和存储体寄存器1007，所述的算术逻辑单元1002连接所述的累加器1004和状态寄存器1008，所述的数据存储器1006连接所述的连接寄存器1009，所述的程序计数器模块1001、指令指针寄存器、指令寄存器、算术逻辑单元1002和连接寄存器1009均连接所述的数据总线。

其中，所述的程序计数器模块1001为一个11位的二进制计数器，所述的11位二进制计数器用以保存下一条指令的地址。所述的堆栈寄存器1003包括一级堆栈和子堆栈，所述的一级堆栈和子堆栈均连接所述的程序计数器模块1001，所述的一级堆栈用以当程序调用指令被执行时，堆栈寄存器1003在程序跳到子程序前保存程序计数器模块1001的返回地址，所述的子堆栈用以当出现两个调用指令时，第一个程序计数器模块1001的返回地址被覆盖，第二个程序计数器模块1001的返回地址放到堆栈寄存器1003的子堆栈，程序计数器模块1001从子程序返回时，执行返回指令，使堆栈寄存器1003内容恢复到程序计数器模块1001。所述的指令指针寄存器包括三位B数据查表指针1011、四位H数据查表指针1012和四位D数据查表指针1013，其中，所述的四位H数据查表指针仅低3位有效，所述的指令指针寄存器用以，在指令访问程序存储器中的固化数据时，按所述的三位B数据查表指针1011、四位H数据查表指针1012和四位D数据查表指针1013的顺序形成程序存储器地址，作为访问数据表格的指针。所述的程序存储器包括顺序连接的程序存储区1023、数据存储区1022和选择区1021，所述的多路器MUX连接所述的程序存储区1023，所述的指令寄存器和存储体寄存器1007连接所述的选择区1021。所述的存储体寄存器1007连接所述的程序存储器的选择区1021，用以在程序存储器中出现跳转时提供程序存储器的页码。且所述的连接寄存器1009为数据存储器1006的地址指针寄存器。

在一种较优选的实施方式中，所述的状态寄存器1008包括进位寄存位、状态寄存位和零标志寄存位，所述的进位寄存位、状态寄存位和零标志寄存位均连接所述的算术逻辑单元1002。该进位寄存位为算术逻辑单元状态寄存位，所述的算术逻辑单元1002连接所述的算术逻辑单元状态寄存位。

在另一种优选的实施方式中，所述的指令寄存器内存储的指令包括传送指令、输入输出指令、算术与逻辑操作指令、微操作指令、进位标志操作指令、跳转指令、子程序调用指令和定时计数器控制指令，所述的各指令均为8位指令。

在一种更优选的实施方式中，所述的传送指令、输入输出指令、跳转指令和子程序调用指令为双周期指令，所述的算术与逻辑操作指令、微操作指令、进位标志操作指令和定时计数器控制指令为单周期指令。

在本发明的应用中，指令和内部硬件操作和基本时钟信号同步执行。指令执行系统最小的单位为指令周期。一个指令周期由5种状态组成(S0～S4)，如图2所示，每种状态由一个基本的时钟(T1、T2、T3、T4和空闲时钟)组成。因此指令周期时间为5/fc。

其中T1为一个指令周期的开始和指令的结束以及决定单双周期，用于指令的锁存和一些已经处理过的最终数据的传送。T2为总线保持、PC操作时序、指令译码锁存，决定着在某一时刻由那个寄存器在实行总线保持的任务，以及此时PC是否自加，或者实行跳转或者调用，锁存译码出的指令等。T3将总线上的数据锁存入一级寄存器中，控制SRAM的定时充电，作为一个中间过程，还有送与置进位标志位。T4用于单双周期的标志的锁存和部分数据的回送。如图3的指令执行流图所示，空闲时钟为缓存的时钟，当数据没有完成的时候，可以再加一个周期。

在实际应用中，本发明的电路结构如图1所示，包括以下主要部分：

程序计数器(PC)1001，是一个11位的二进制计数器，用来保存下一条指令的地址。图6为程序计数器在执行跳转指令时所对应的地址关系。第一列0H～FH是页地址，第二列00H～3FH是页内地址，最右侧是对应的实际地址。程序只能在前1K空间跳转。

状态寄存器(STATUS)1008，包含了ALU 1002的状态位，此状态寄存器1008为只读寄存器，共由进位寄存器、状态寄存器、零标志寄存器构成，当ALU进行加减法操作的时候如果有进位和借位时，则会影响到进位寄存器，而状态寄存器一般影响系统的指令的跳转。

存储体寄存器(MBR)1007，是一个4位的只写寄存器，当程序存储器中任何一个地方出现跳转时，存储体寄存器1007提供程序存储器的页码(程序计数器除最高位外的高4位)。内部页地址与地址映射图如图6所示。

堆栈寄存器(STACK)1003，是一个11位的寄存器，具有一级堆栈，当程序调用指令被执行时，堆栈寄存器1003在程序跳到子程序前保存PC计数器的内容(返回地址)。子程序堆栈只有一层可用，当出现两个调用指令时，第一个返回地址被覆盖，第二个返回地址放到堆栈寄存器1003，PC从子程序返回时，执行返回指令，使堆栈寄存器1003内容恢复到程序计数器。

数据查表指针(B，H，D)，分别为三位指令指针寄存器B 1011、四位指令指针寄存器H1012(仅低3位有效)、四位指令指针寄存器D 1013。程序存储器ROM最后0.5K的空间(400H～5FFH)作为数据表格。当访问程序存储器ROM中的固化数据时，该寄存器组作为访问数据表格的指针(按BHD的顺序形成程序存储器ROM地址)，在其他情况下H，D可作为通用寄存器来使用。存放在数据表格中的固定数据可由查表指令来实现，当执行查表指令时，程序自动到程序存储器ROM的最后0.5K空间去查找数据，程序存储器ROM地址的低十位依次由B的低三位、H的低三位和D的全部四位决定。

程序存储器(ROM)，包括程序存储区1023和数据存储区1022，以及option选择区1021，option选择在系统启动的时候生效。图4是程序存储器ROM内的指令和数据的分布框图，图5为程序存储器映射关系图。数据存储区1022存储着固化了的码型数据，下一条执行指令读出地址是由程序计数器标明的。

LR寄存器1009，是4位的寄存器，它用作数据存储器RAM 1006的地址指针，也可以用作通用寄存器。

所述的指令寄存器内存储的指令包括传送指令、输入输出指令、算术与逻辑操作指令、微操作指令、进位标志操作指令、跳转指令、子程序调用指令、定时计数器控制指令、CPU控制指令8类共48条指令，构成一个完整的微控制器指令集。在本发明的实际应用中，该微控制器指令集可以包括以下指令：

指令0FH，助记符：LD A，L，指令功能：把LR寄存器中的值传送到累加器中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令0EH，指令助记符：LD A，D，指令功能：把DC寄存器中的值传送到累加器中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令99H，指令助记符：LD A，H，指令功能：把HR寄存器中的值传送到累加器中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令06H，指令助记符：LD A，LR，指令功能：把LR寄存器所指向RAM单元中的内容传送到累加器ACC中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令1KH，指令助记符：LD A，#KH，指令功能：把四位立即数K传送到累加器中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令67H，指令助记符：LDLA，HD，指令功能：把ROM数据表中B，H，D所指向的八位数据的低四位传送到累加器ACC中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令68H，指令助记符：LDH A，HD，指令功能：把ROM数据表中B，H，D所指向的八位数据的高四位传送到累加器ACC中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令0CH，指令助记符：LD L，A，指令功能：把累加器ACC中的内容传送到LR寄存器中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令2KH，指令助记符：LD L，#KH，指令功能：把立即数K传送到LR寄存器中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令76H，指令助记符：LDLR，A，指令功能：把累加器ACC中的内容传送到LR寄存器所指向的RAM单元中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令3KH，指令助记符：LDLR，#KH，指令功能：把立即数K传送到LR寄存器所指向的RAM单元中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令0DH，指令助记符：LD D，A，指令功能：把累加器ACC中的内容传送到D寄存器中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令7EH，指令助记符：LD P，A，指令功能：把累加器ACC中的内容传送到端口模式寄存器PR中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令8AH，指令助记符：LD T，A，指令功能：把累加器ACC中的内容传送到定时寄存器TR中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令9AH，指令助记符：LD B，A，指令功能：把累加器ACC中的内容传送到定时寄存器BR中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令98H，指令助记符：LD H，A，指令功能：把累加器ACC中的内容传送到定时寄存器HR中。执行结果不影响进位标志CF，并且状态标志SF保持为1。

指令6PxH，此指令为对端口进行操作，指令助记符：IN A，％P，其中Px由0，1，2，3，4，5来代表5个端口P1，P2，P3，P4，P5，指令功能：把端口PORT(P)的值送到累加器ACC中指令的执行将影响状态标志SF值。

指令6PyH，此指令为对端口进行操作，指令助记符：INLR，％P，其中Py由8，9，A，B，C，D来代表5个端口P1，P2，P3，P4，P5，指令功能：把端口PORT(P)的值送到LR寄存器所指向的RAM单元中。指令的执行将影响状态标志SF值。

指令7PxH，此指令为对端口进行操作，指令助记符：OUT％P，A，其中Px由0，1，2，3，4，5来代表5个端口P1，P2，P3，P4，P5，指令功能：把累加器ACC的内容传送到端口PORT(P)。

指令7PyH，此指令为对端口进行操作，指令助记符：OUT％P，LR，其中Py由8，9，A，B，C，D来代表5个端口P1，P2，P3，P4，P5，指令功能：把LR寄存器所指向的RAM单元的内容传送到端口PORT(P)

指令03H，指令助记符：ADD A，LR，指令功能：把累加器ACC的值和LR寄存器所指向的RAM单元中的内容相加，把相加后的结果送到累加器ACC中，影响标志SF，SF＝/CF。

指令04H，指令助记符：ADDC A，LR，指令功能：把累加器ACC的值和LR寄存器所指向的RAM单元中的内容带进位相加，把相加后的结果送到累加器ACC中，进位值传送到CF中，影响标志CF和SF，SF＝/CF。

指令4KH，指令助记符：ADD A，#K，指令功能：把寄存器ACC的值和立即数K相加，把相加后的结果传送到累加器ACC中，影响标志SF，SF＝/CF。

指令5kH，指令助记符：ADD L，#K，指令功能：把寄存器LR的值和立即数K相加，把相加后的结果传送到寄存器LR中，影响标志SF，SF＝/CF。

指令05H，指令助记符：SUBBCA，LR，指令功能：带进位的反的减法指令，把寄存器LR所指向的RAM单元中的内容减去累加器ACC再减去进位的反/CF，把操作结果传送到累加器ACC中，把进位标志传给CF，影响标志CF和SF，SF＝CF。

指令09H，指令助记符：INCLR，指令功能：加1指令，把LR寄存器所指向的RAM单元的内容加1，影响标志SF，SF＝/CF。

指令08H，指令助记符：DECLR，指令功能：减1指令，把LR寄存器所指向的RAM单元的内容减1，影响标志SF，SF＝CF。

指令0BH，指令助记符：INC D，指令功能：加1指令，把D寄存器的内容加1，影响标志SF，SF＝/CF。

指令0AH，指令助记符：DEC D，指令功能：减1指令，把D寄存器的内容减1，影响标志SF，SF＝/CF。

指令00H，指令助记符：AND A，LR，指令功能：累加器ACC和L寄存器所指向的RAM单元的内容进行逻辑与运算，运算后的结果保存到累加器ACC中，影响标志SF，SF＝/Z。

指令01H，指令助记符：ORA，LR，指令功能：累加器ACC和L寄存器所指向的RAM单元的内容进行逻辑或运算，运算后的结果保存到累加器ACC中，影响标志SF，SF＝/Z。

指令02H，指令助记符：XOR A，LR，指令功能：累加器ACC和L寄存器所指向的RAM单元的内容进行逻辑异或运算，运算后的结果保存到累加器ACC中，影响标志SF，SF＝/Z。

指令8ByH，指令助记符：CLRLR，by，其中By中的4，5，6，7代表指令中的b1，b2，b3，b4。指令功能：把寄存器LR所指向的RAM单元的第b位清零。

指令8BxH，指令助记符：SETLR，bx，其中Bx中的0，1，2，3代表指令中的b1，b2，b3，b4。指令功能：把寄存器LR所指向的RAM单元的第b位置1。

指令8BzH，指令助记符：TESTLR，bz，其中Bz中的C，D，E，F代表指令中的b1，b2，b3，b4。指令功能：把寄存器LR所指向的RAM单元的第b位进行测试，若该位是1，则状态标志SF为0。若该位是0，则状态标志SF为1。

指令8BH，指令助记符：CLR CF，指令功能：把进位标志CF清零。

指令89H，指令助记符：SET CF，指令功能：把进位标志CF置1。

指令77H，指令助记符：TESTP CF，指令功能：对进位标志CF进行测试，把CF传送到SF中。

指令11xx_xxxx，指令助记符：BSS label，指令功能：地址跳转，跳转指令仅当SF为1时才起作用，否则继续往下执行。

指令A_label，指令助记符：CALLS label，其中label可选0-FH，指令功能：子程序调用

指令6EH，指令助记符：RET，指令功能：返回程序(PUSH)调用子程序及调用返回指令，其中子程序的入口地址仅限于000H～01FH。

指令07H，指令助记符：HOLD，指令功能：执行该指令以后MCU处于省电模式，时钟停振，功耗极小。

指令7FH，指令助记符：NOP，指令功能：空操作指令，执行该指令将不影响任何结果。

指令88H，指令助记符：TMRST，指令功能：定时器清零命令，把定时器的计数值全部清零，程序中常用这条指令来复位看门狗。

本发明的遥控信号发射指令控制电路结构在应用中采用流水线技术，高效，操作方便，专门为实现特定的功能而制作。电路结构采用了RISC的体系结构，每个指令都为单字长。在该指令中，端口操作、RAM操作、子程序调用和跳转指令为双周期，其余的都是单周期指令。系统包括传送指令、输入输出指令、算术与逻辑操作指令、微操作指令、进位标志操作指令、跳转指令、子程序调用指令、定时计数器控制指令、CPU控制指令等8类共48条指令，构成一个完整的微控制器指令集。

本发明具有如下的特点：

1、固定长指令：该指令集中所有的指令都是8位，简化了硬件的设计，减少了编程人员的难度和复杂度。

2、寻址方式：该指令集中的寻址方式简单，除了对RAM中数据进行的操作，该指令集都为直接寻址，大多数的数据之间的操作都可以在一个周期内完成，缩短了操作时间。

3、流水线结构：该指令流水线重叠了指令执行和取指令的过程，取指令时占用一个时隙，而执行时占用一个或者两个时隙。

4、指令扩展：该指令集可以根据需求进行扩展和修改，保证每个指令都能得到很好的高效的利用。

采用了该发明的微处理器中实现遥控信号发射指令控制的电路结构，其包括程序计数器模块、堆栈寄存器、指令指针寄存器、多路器、程序存储器、指令寄存器、存储体寄存器、累加器、算术逻辑单元、状态寄存器、数据存储器、连接寄存器和数据总线。利用该电路结构进行遥控指令控制时，因为只有数据存储器通过总线连接指令寄存器，所以除了对数据存储器的操作外，其它指令的寻址方式都为直接寻址，直接寻址的指令的操作都可以在一个周期内完成，缩短了指令操作时间。同时，采用该电路结构进行遥控指令控制时，所有指令均是8位，简化了硬件的设计，减少了编程人员的难度和复杂度。并且该电路结构能采用指令流水线形式，重叠指令执行和取指令的过程，提高指令执行的效率。本发明的微处理器中实现遥控信号发射指令控制的电路结构，其结构简单，成本低廉，且应用范围广泛。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (11)

1.一种微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的电路结构包括程序计数器模块、堆栈寄存器、指令指针寄存器、多路器、程序存储器、指令寄存器、存储体寄存器、累加器、算术逻辑单元、状态寄存器、数据存储器、连接寄存器和数据总线，所述的堆栈寄存器连接所述的程序计数器模块，所述的程序计数器模块和指令指针寄存器通过所述的多路器连接所述的程序存储器，所述的程序存储器还连接所述的指令寄存器和存储体寄存器，所述的算术逻辑单元连接所述的累加器和状态寄存器，所述的数据存储器连接所述的连接寄存器，所述的程序计数器模块、指令指针寄存器、指令寄存器、算术逻辑单元和连接寄存器均连接所述的数据总线。

2.根据权利要求1所述的微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的程序计数器模块为一个11位的二进制计数器，所述的11位二进制计数器用以保存下一条指令的地址。

3.根据权利要求1所述的微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的堆栈寄存器包括一级堆栈和子堆栈，所述的一级堆栈和子堆栈均连接所述的程序计数器模块，所述的一级堆栈用以当程序调用指令被执行时，堆栈寄存器在程序跳到子程序前保存程序计数器模块的返回地址，所述的子堆栈用以当出现两个调用指令时，第一个程序计数器模块的返回地址被覆盖，第二个程序计数器模块的返回地址放到堆栈寄存器的子堆栈，程序计数器模块从子程序返回时，执行返回指令，使堆栈寄存器内容恢复到程序计数器模块。

4.根据权利要求1所述的微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的指令指针寄存器包括三位B数据查表指针、四位H数据查表指针和四位D数据查表指针，其中，所述的四位H数据查表指针仅低3位有效，所述的指令指针寄存器用以，在指令访问程序存储器中的固化数据时，按所述的三位B数据查表指针、四位H数据查表指针和四位D数据查表指针的顺序形成程序存储器地址，作为访问数据表格的指针。

5.根据权利要求1所述的微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的程序存储器包括顺序连接的程序存储区、数据存储区和选择区，所述的多路器连接所述的程序存储区，所述的指令寄存器和存储体寄存器连接所述的选择区。

6.根据权利要求1所述的微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的存储体寄存器连接所述的程序存储器的选择区，用以在程序存储器中出现跳转时提供程序存储器的页码。

7.根据权利要求1所述的微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的状态寄存器包括进位寄存位、状态寄存位和零标志寄存位，所述的进位寄存位、状态寄存位和零标志寄存位均连接所述的算术逻辑单元。

8.根据权利要求7所述的微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的进位寄存位为算术逻辑单元状态寄存位，所述的算术逻辑单元连接所述的算术逻辑单元状态寄存位。

9.根据权利要求1所述的微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的连接寄存器为数据存储器地址指针寄存器。

10.根据利用权利要求1至9中任一项所述的微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的指令寄存器内存储的指令包括传送指令、输入输出指令、算术与逻辑操作指令、微操作指令、进位标志操作指令、跳转指令、子程序调用指令和定时计数器控制指令，所述的各指令均为8位指令。

11.根据利用权利要10所述的微处理器中实现遥控信号发射指令控制的电路结构，其特征在于，所述的传送指令、输入输出指令、跳转指令和子程序调用指令为双周期指令，所述的算术与逻辑操作指令、微操作指令、进位标志操作指令和定时计数器控制指令为单周期指令。

Images