CN103051561B - 在低频eoc终端上获取控制信息及交互链路信息的方法 - Google Patents

Abstract

本发明涉及一种在低频EOC终端上获取控制信息及交互链路信息的方法。本发明包括板卡系统构成，获取低频EOC终端上主控芯片与业务以太网交换芯片控制信息机制，与低频EOC终端上的主控芯片交互链路信息机制。本发明具有通用性，无论是何种低频EOC技术，该方法都能够在低频EOC终端上获取控制信息及交互链路信息。

Description

在低频EOC终端上获取控制信息及交互链路信息的方法

技术领域

本发明属于同轴数据接入技术领域，涉及一种通过FPGA（现场可编程逻辑阵列）在低频EOC（Ethernet over Cable 以太网数据通过同轴电缆传输）获取控制信息及交互链路信息的方法。具体为将FPGA芯片嵌入到低频EOC终端设备的主控芯片和以太网交换芯片之间，通过旁路方式获取与低频EOC终端与以太网交换芯片间的控制信息及与低频EOC终端的主控芯片交互链路信息。

背景技术

为配合广电运营商数字电视及宽带及互动点播等多种业务加快发展，广电网络的双向改造采用了多种技术，其中低频EOC技术占有目前一半以上的市场份额。目前主流的几种低频EOC技术，包括Homeplug AV、Homeplug AV2、Homeplug BPL等技术，其系统构成都是由一个低频EOC头端与若干个低频EOC终端构成的星形低频EOC系统，低频EOC头端设备及终端设备的构成都是由业务主控芯片加以太网交换芯片加Cable(同轴电缆)射频电路构成，系统控制方式均是由低频EOC头端主从控制低频EOC终端的方式。

对低频EOC系统推广而言，分为覆盖及渗透两个层次，即低频EOC头端到楼道具备覆盖接入几十个低频EOC终端的业务能力，然后再发展用户做到随用户增加而增加低频EOC终端设备，即所谓的渗透。在发展低频EOC宽带等多业务应用用户过程中，检测各被覆盖用户的Cable链路情况，判断是否具备直接接入低频EOC终端的能力是运维人员要解决的问题；维护已经开通双向业务的链路也是运维人员要解决的问题；在仅仅实现低频EOC头端覆盖，而低频EOC头端上游的网络没有健全情况下判断低频EOC链路是否正常也是运维人员要解决的问题。这些问题的解决都需要运维人员具备测量低频EOC链路的设备，而这个设备关键的技术之一是具备获取低频EOC系统的低频EOC头端与低频EOC终端的交互信息的方法，通过获取的交互信息使该设备能够分析低频EOC各覆盖链路的状况及低频EOC头端工作情况供运维人员判断。

发明内容

本发明的目的在于针对低频EOC链路状况检测的需要，提供一种通过FPGA在低频EOC终端上获取控制信息及交互链路信息的方法。

为了实现上述发明目的，本发明采用的技术方案如下：

在低频EOC终端上获取控制信息及交互链路信息的方法，包括板卡系统构成，获取低频EOC终端上主控芯片与业务以太网交换芯片控制信息机制，与低频EOC终端上的主控芯片交互链路信息机制。

板卡系统构成：Cable射频电路与低频EOC终端上的主控芯片相连，主控芯片与FPGA相连，FPGA与业务以太网交换芯片相连，FPGA同时与额外增加的旁路以太网交互芯片相连，旁路以太网交换芯片与业务以太网交换芯片通过以太网变压器耦合构成交换关系，旁路以太网交换芯片通过以太网接口与外部控制主机相连。

获取低频EOC终端上主控芯片与业务以太网交换芯片控制信息机制包括如下步骤：

步骤1.低频EOC终端上的主控芯片通过主控芯片面向FPGA控制总线向FPGA发送控制命令，控制命令包括读命令及写命令。

步骤2.FPGA从主控芯片面向FPGA控制总线上接收到控制命令后将控制命令送到读写译码器及FPGA面向主控芯片读写选择器中。

步骤3.读写译码器将控制命令进行解析，解析出读/写选择信号，读/写选择信号直接送给FPGA面向主控芯片读写选择器，取反送给FPGA面向业务以太网交换芯片读写选择器。

步骤4.当读写译码器给出的读/写选择信号为读时，FPGA面向主控芯片读写选择器从主控芯片面向FPGA控制总线上接收到的控制命令中提取数据发给FPGA面向业务以太网交换芯片读写选择器，同时也发给下行数据提取器。  当读/写译码器给出的读写信号为写时，FPGA面向主控芯片读写选择器从FPGA面向业务以太网交换芯片读写选择器中提取数据发送到主控芯片面向FPGA控制总线上。

步骤5.当读写译码器给出的读/写选择信号为读时，FPGA面向业务以太网交换芯片读写选择器从FPGA面向主控芯片读写选择器获取数据发送给FPGA面向业务以太网交换芯片控制总线。当读写译码器给出的读/写信号为写时，FPGA面向业务以太网交换芯片读写选择器从FPGA面向业务以太网交换芯片控制总线获取返回数据发往FPGA面向主控芯片读写选择器，同时也发给上行数据提取器。

步骤6.下行数据提取器及上行数据提取器通过数据整合器整合成完整的主控芯片对业务以太网交换芯片控制命令的数据。

步骤7.通过步骤1到步骤6整合的控制命令数据，通过以太网业务封装器封装成UDP或TCP格式的以太网数据帧。

步骤8.将封装的以太网数据帧通过FPGA面向旁路以太网交换机数据总线发送给旁路以太网交换机并进一步可转发到外部控制主机。

与低频EOC终端上的主控芯片交互链路信息机制包括如下步骤：

步骤1.来自外部控制主机的上行链路信息被封装成UDP或TCP格式的以太网数据帧，通过旁路以太网交换芯片送到FPGA面向旁路以太网交换芯片数据总线上，并进入上行交互链路信息提取器中。

步骤2.上行交互链路信息提取器将上行交互链路信息提取并送到上行交互链路信息存储转发器中。

步骤3.上行以太网发送选择器交替从上行业务以太网存储转发器和上行交互链路信息存储转发器中提取数据送往FPGA面向主控芯片数据总线。

步骤4.主控芯片从FPGA面向主控芯片数据总线上获取到上行交互链路信息后，如果有回复数据则同样送到FPGA面向主控芯片数据总线上。

步骤5.FPGA面向主控芯片数据总线上的下行数据经过下行业务以太网存储转发器存储转发到业务以太网分类器中。

步骤6.业务以太网分类器能够识别出从下行业务以太网存储转发器送来的数据是普通业务数据还是下行交互链路信息，被识别的下行交互链路信息被送往交互链路信息下行封装器。

步骤7.将封装的下行交互链路信息通过FPGA面向旁路以太网交换机数据总线发送给旁路以太网交换机并进一步可转发到外部控制主机。

本发明具有如下效果：

效果1.具有通用性，无论是何种低频EOC技术，该方法都能够在低频EOC终端上获取控制信息及交互链路信息。

效果2.该方法采用旁路方式获取低频EOC终端上获取控制信息及交互链路信息,对低频EOC以太网的业务性能没有影响。

效果3.该方法对解决维护人员维护链路中遇到的问题有实质性帮助。

附图说明

图1为系统组网结构图；

图2为板卡系统结构图；

图3为获取控制信息机制图；

图4为交互链路信息机制图。

具体实施方式

下面结合附图对本发明进行进一步的说明。

图1所示为低频EOC的局端和终端系统组网图，目前业内低频EOC基本采取这种传输方式进行以太网业务的传输，系统组网图包括上行以太网业务通道101，局端系统102，同轴传输线缆103，终端系统104，射频电路104-1，主控芯片104-2，业务以太网交换芯片104-3，以太网变压器104-4，下行业务以太网通道105。

    低频EOC的局端系统102从上行以太网业务通道101获取业务以太网数据，并将获取到的业务以太网数据通过同轴传输线缆103发送到终端系统104，终端系统104首先通过射频电路104-1将以太网数据发送到主控芯片104-2，主控芯片104-2将获取到的以太网数据与业务以太网交换芯片104-3进行数据交互，最终业务以太网交换芯片104-3将以太网数据通过以太网变压器104-4进行耦合并通过下行以太网通道105将业务以太网数据提供给外部主机。

    由于外部主机获取的每一种业务以太网数据都带有VLAN（Virtual Local Area Network，虚拟局域网）标签，而外部主机无法分辨带有VLAN标签的以太网数据，所以在不影响用户正常业务的情况下需要通过一种方式将终端系统的业务以太网数据进行VLAN标签的识别并通知外部主机。

图2所示的板卡系统结构图，包括Cable射频电路201，主控芯片202，FPGA芯片203，旁路以太网芯片204，传输网络接口205，外部控制主机206，以太网变压器207，业务以太网芯片208。

Cable射频电路201通过模拟电路经过模拟信号转数字信号的转换器将数字信号送入主控芯片202；主控芯片202通过标准的MII(Medium Independent Interface，媒介无关接口)接口与FPGA芯片203连接，FPGA芯片203获取主控芯片的控制命令，控制命令包括读命令和写命令，主控芯片202通过SMI（Serial Management Inerface，管理配置接口）接口与FPGA芯片203连接，获取主控芯片的交互信息；同时FPGA芯片203与业务以太网芯片208及旁路以太网芯片204都通过媒体无关接口和管理配置接口相连，通过媒体无关接口获取以太网控制信息，通过管理配置接口获取交互数据信息；为了不影响图1中所述的产品业务，将业务以太网芯片208的一个网络接口与旁路以太网芯片204的一个网络接口通过以太网变压器207进行信号耦合，旁路以太网芯片204通过网络传输接口205与外部控制主机206相连，发送以太网数据信息给外部控制主机。

图3所示为获取控制信息机制图，包括读写译码器301，主控芯片面向FPGA控制总线302，FPGA面向主控芯片读写选择器303，下行数据提取器304，数据整合器305，上行数据提取器306，以太网业务封装器307，FPGA面向旁路以太网交换机数据总线308，FPGA面向业务以太网交换芯片读写选择器310，FPGA面向业务以太网交换芯片控制总线309，取反器311。

获取控制信息的步骤如下：

步骤1.FPGA面向主控芯片读写选择器303通过主控芯片面向FPGA控制总线302获取低频EOC终端上的主控芯片的控制命令，控制命令包括读命令和写命令。

步骤2.同时将从主控芯片面向FPGA控制总线302上获取低频EOC终端上的主控芯片的控制命令发送给读写译码器301。

步骤3.读写译码器301将控制命令进行解析，解析出的读/写选择信号直接给FPGA面向主控芯片读写选择器303，同时将读/写选择信号通过取反器311进行取反后发送给FPGA面向业务以太网交换芯片读写选择器310，并由FPGA面向业务以太网交换芯片控制总线309发送给以太网存储转发器。

步骤4.当FPGA面向主控芯片读写译码器303给出的读/写选择信号为读时，FPGA面向主控芯片读写选择器303从主控芯片面向FPGA控制总线302上接收到的控制命令中提取数据发送给FPGA面向业务以太网交换芯片读写选择器310，同时也发给下行数据提取器304。 当读/写译码器303给出的读写信号为写时，FPGA面向主控芯片读写选择器303从FPGA面向业务以太网交换芯片读写选择器310中提取数据发送到主控芯片面向FPGA控制总线302上。

步骤4.当读写译码器301给出的读/写选择信号为读时，FPGA面向业务以太网交换芯片读写选择器310从FPGA面向主控芯片读写选择器303获取数据发送给FPGA面向业务以太网交换芯片控制总线302。当读写译码器给出的读/写信号为写时，FPGA面向业务以太网交换芯片读写选择器310从FPGA面向业务以太网交换芯片控制总线302获取返回数据发往FPGA面向主控芯片读写选择器303，同时也发给上行数据提取器306。

步骤5.下行数据提取器304及上行数据提取器306通过数据整合器305整合成完整的主控芯片对业务以太网交换芯片控制命令的数据，

步骤6.通过步骤1-5整合后的数据通过以太网业务封装器307封装成UDP或TCP格式的以太网数据帧。

步骤7.通过步骤1-6将封装好的以太网数据帧通过FPGA面向旁路以太网交换机数据总线308发送给旁路以太网交换机并进一步转发到外部控制主机。

图4所示为交互链路信息机制图，包括下行业务以太网存储转发器401，FPGA面向主控芯片数据总线402，上行以太网发送选择器403，上行业务以太网存储转发器404，上行交互链路信息存储转发器405，上行交互链路信息提取器406，FPGA面向旁路以太网交换芯片数据总线407，FPGA面向业务以太网交换芯片控制总线408，交互链路信息下行封装器409，业务以太网数据分类器410。其中，图4中所述的402与图3中所述的302功能相同，图4中所述的407与图3中所述的308功能相同，图4中所述的408与图3中所述的309功能相同。

步骤1.来自外部控制主机的上行链路信息被封装成UDP或TCP格式的以太网数据帧，通过旁路以太网交换芯片送到FPGA面向旁路以太网交换芯片数据总线407上，并进入上行交互链路信息提取器406中。

步骤2.上行交互链路信息提取器406将上行交互链路信息提取并送到上行交互链路信息存储转发器405中。

步骤3.上行以太网发送选择器403交替从上行业务以太网存储转发器404和上行交互链路信息存储转发器405中提取数据送往FPGA面向主控芯片数据总线402。

步骤4.主控芯片从FPGA面向主控芯片数据总线402上获取到上行交互链路信息后，如果有回复数据则同样送到FPGA面向主控芯片数据总线402上。

步骤5.FPGA面向主控芯片数据总线402上的下行数据经过下行业务以太网存储转发器401存储转发到业务以太网分类器410中。

步骤6.业务以太网分类器410能够识别出从下行业务以太网存储转发器401送来的数据是普通业务数据还是下行交互链路信息，被识别的下行交互链路信息被送往交互链路信息下行封装器409。并将封装好的的下行交互链路信息通过FPGA面向旁路以太网交换机数据总线407发送给旁路以太网交换机并进一步可转发到外部控制主机。未被识别的下行交互链路信息通过FPGA面向业务以太网交换芯片控制总线408返回。   

Claims (1)

1.在低频EOC终端上获取控制信息及交互链路信息的方法，其特征在于该方法包括板卡系统构成、获取低频EOC终端上主控芯片与业务以太网交换芯片控制信息机制、与低频EOC终端上的主控芯片交互链路信息机制；

所述的板卡系统构成具体是：Cable射频电路与低频EOC终端上的主控芯片相连，主控芯片与FPGA相连，FPGA与业务以太网交换芯片相连，FPGA同时与额外增加的旁路以太网交互芯片相连，旁路以太网交换芯片与业务以太网交换芯片通过以太网变压器耦合构成交换关系，旁路以太网交换芯片通过以太网接口与外部控制主机相连；

所述的获取低频EOC终端上主控芯片与业务以太网交换芯片控制信息机制包括如下步骤：

步骤1.低频EOC终端上的主控芯片通过主控芯片面向FPGA控制总线向FPGA发送控制命令，控制命令包括读命令及写命令；

步骤2.FPGA从主控芯片面向FPGA控制总线上接收到控制命令后将控制命令送到读写译码器及FPGA面向主控芯片读写选择器中；

步骤3.读写译码器将控制命令进行解析，解析出读/写选择信号，读/写选择信号直接送给FPGA面向主控芯片读写选择器，取反送给FPGA面向业务以太网交换芯片读写选择器；

步骤4.当读写译码器给出的读/写选择信号为读时，FPGA面向主控芯片读写选择器从主控芯片面向FPGA控制总线上接收到的控制命令中提取数据发给FPGA面向业务以太网交换芯片读写选择器，同时也发给下行数据提取器；当读/写译码器给出的读写信号为写时，FPGA面向主控芯片读写选择器从FPGA面向业务以太网交换芯片读写选择器中提取数据发送到主控芯片面向FPGA控制总线上；

步骤5.当读写译码器给出的读/写选择信号为读时，FPGA面向业务以太网交换芯片读写选择器从FPGA面向主控芯片读写选择器获取数据，并将获取的数据发送给FPGA面向业务以太网交换芯片控制总线；当读写译码器给出的读/写信号为写时，FPGA面向业务以太网交换芯片读写选择器从FPGA面向业务以太网交换芯片控制总线获取返回数据，并将获取的返回数据发往FPGA面向主控芯片读写选择器，同时也发给上行数据提取器；

步骤6.下行数据提取器及上行数据提取器通过数据整合器整合成完整的主控芯片对业务以太网交换芯片控制命令的数据；

步骤7.通过步骤1到步骤6整合的控制命令数据，通过以太网业务封装器封装成UDP或TCP格式的以太网数据帧；

步骤8.将封装的以太网数据帧通过FPGA面向旁路以太网交换机数据总线发送给旁路以太网交换机并进一步可转发到外部控制主机；

所述的与低频EOC终端上的主控芯片交互链路信息机制包括如下步骤：

步骤1.来自外部控制主机的上行链路信息被封装成UDP或TCP格式的以太网数据帧，通过旁路以太网交换芯片送到FPGA面向旁路以太网交换芯片数据总线上，并进入上行交互链路信息提取器中；

步骤2.上行交互链路信息提取器将上行交互链路信息提取并送到上行交互链路信息存储转发器中；

步骤3.上行以太网发送选择器交替从上行业务以太网存储转发器和上行交互链路信息存储转发器中提取数据送往FPGA面向主控芯片数据总线；

步骤4.主控芯片从FPGA面向主控芯片数据总线上获取到上行交互链路信息后，如果有回复数据则同样送到FPGA面向主控芯片数据总线上；

步骤5.FPGA面向主控芯片数据总线上的下行数据经过下行业务以太网存储转发器存储转发到业务以太网分类器中；

步骤6.业务以太网分类器能够识别出从下行业务以太网存储转发器送来的数据是普通业务数据还是下行交互链路信息，被识别的下行交互链路信息被送往交互链路信息下行封装器；

步骤7.将封装的下行交互链路信息通过FPGA面向旁路以太网交换机数据总线发送给旁路以太网交换机并进一步可转发到外部控制主机。