CN103035128A - 基于fpga阵列统一智能结构的交通流仿真系统 - Google Patents
基于fpga阵列统一智能结构的交通流仿真系统 Download PDFInfo
- Publication number
- CN103035128A CN103035128A CN2012105934333A CN201210593433A CN103035128A CN 103035128 A CN103035128 A CN 103035128A CN 2012105934333 A CN2012105934333 A CN 2012105934333A CN 201210593433 A CN201210593433 A CN 201210593433A CN 103035128 A CN103035128 A CN 103035128A
- Authority
- CN
- China
- Prior art keywords
- traffic
- rho
- highway section
- partiald
- traffic flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Traffic Control Systems (AREA)
Abstract
本发明公开一种基于FPGA阵列统一智能结构的交通流仿真系统和基于该系统的仿真方法,为了在不同环境中对交通流进行在线预测控制,系统采用FPGA阵列作为硬件平台,以避免FPGA资源不够的情况发生,并以此平台为基础,把多种现有宏观交通流模型综合到一个模型中,并可以通过选择不同的系数来调整该模型,把可变信息显示牌融入到该模型中,再对该模型进行近似离散化处理,建立并行处理流程,设计动态数据存储方案,实现基于该模型的交通流预测,根据定义的状态变量找到道路瓶颈,进而给出匝口控制和可变信息显示牌的控制方案,使得不同情况下高速公路的交通流密度、行车速度可以采用不同的宏观交通流模型实现实时有效控制。
Description
技术领域
本发明涉及一种FPGA阵列预测控制系统及方法,特别涉及一种基于统一模型的预测控制方法。
背景技术
随着经济的快速发展,汽车保有量的不断增加,交通拥挤已成为世界各国共同关注的焦点和急需解决的重要问题,交通拥挤同时也造成了严重的环境污染,在9种主要的空气污染物质中,6种直接或间接地与汽车尾气排放有关,而堵车状态下汽车排出的有害物质浓度比正常行驶时高出5~6倍;此外,交通拥挤与交通事故是城市交通共生的两大问题。一方面,城市交通高峰时期密集的交通流,使得交通事故频发,极易引发严重的交通拥挤;另一方面,当堵车发生时,车辆驾驶员因为过度等待,容易失去耐心,使得交通事故发生的几率大大增加;可见交通拥挤已经成为影响全球城市可持续发展的一个全局性问题。
为了有效疏导交通、提高高速公路的使用效率,常常使用信息显示牌作为交通信息发布和控制的手段;通常,信息显示牌及可变限速标志作为智能交通系统的重要信息发布方式,由监控中心计算机通过通讯网络实行远程控制、传送并显示各种图文信息、向司机及时发布不同路段的不同路面情况及各类交通信息、进行交通法规、交通知识的宣传、达到减少高速公路重现性阻塞、减少高速公路非重现性事故的目的,提高行车安全;如文献“海依拉提·巴拉提,高速公路信息显示牌设置技术探讨,大陆桥视野,2010年10月,139-140”所述,信息显示牌系统的设置机理为:(1)检测器信息收集和处理系统、(2)信息显示牌信息提供、(3)通信系统、(4)中央控制系统;信息显示牌的设置应从整个交通导行系统建设的角度出发,充分考虑导行与控制的关联,结合考虑地面道路与高架道路的综合效益,制定具有整体性、合理性、高效性的导行方案;信息显示牌依据设置的地点和目的的不同而采用不同的形式:一种是安装在主线上,进行主线诱导和出口诱导,以字符形式显示前方路段的交通状况如畅通、拥挤、延误等,从而使驾驶员可以转向地面道路,避开拥挤区;另一种安装在匝道入口附近,把匝道入口处的排队长度及拥挤预测情况报告给驾驶员,也可把邻近主线上的交通情况显示给匝道入口上的驾驶员,从而为他们提供合理地诱导。然而,这些方案,将高速道路入口诱导、道路主线诱导、道路出口诱导仅仅按照信息需求划分开,没有有机相结合,特别是信息显示牌的显示信息没有按照宏观交通模型预测输出自动设定,难以对高速公路的交通流密度、行车速度进行有效控制。
为了深入分析交通系统,国内外大量学者研究交通流模型,其中采用流体力学的观点建立的宏观和微观模型分析交通特性者居多;在宏观交通流模型中,交通流被视为由大量车辆组成的可压缩连续流体介质,研究车辆集体的平均行为、单个车辆的个体特性并不凸显;宏观交通流模型以车辆的平均密度ρ、平均速度v和流量q刻画交通流,研究它们所满足的方程;宏观模型可以更好地刻画交通流的集体行为,从而为设计有效的交通控制策略、模拟及估计道路几何改造的效果等交通工程问题提供依据;在数值计算方面,模拟宏观交通流所需时间与所研究交通系统中车辆数目无关,只与所研究道路、数值方法的选取及其中空间x、时间t的离散步长Δx和Δt有关。故此,宏观交通流模型较适合于处理大量车辆组成的交通系统的交通流问题;这类模型被国际上大多数学者用来讨论封闭道路的交通现象。
经检索发现,专利申请号200910067716.2,公开日2009年6月24日,记载一套“面向交通控制、诱导及其协调的仿真智能交通系统”,该系统包括现实的交通控制与诱导、协调系统、虚拟仿真平台以及两者之间进行信息交互的信息平台,能通过改进现实交通诱导、控制、协调系统及信息平台的工作方式提高现实交通系统的工作效率,但该方法只是给出了系统框架,并没有给出具体的实施方式以及进行交通流仿真所用到的具体方法,难以在实际中应用;文献“张声荣,干宏程,孙鑫,杨珍珍.快速路网宏观交通流仿真系统的开发与仿真[J].计算机系统应用,2011,20(7):16-21”提出了快速路网宏观交通流仿真系统整体框架,分输入分输入模块、仿真模块和输出模块三部分,并给出采用Microsoft Visual Basic面向对象语言开发的实现流程图和关键技术,但该方案以计算机为基础,设备比较大,难以应用于实际道路中对交通流进行现场预测控制。
现有的技术方案,多采用单一模型对交通流进行仿真,不同的交通流模型的使用情况不同,这些模型难以适应各种复杂情况,而且这些研究大多只是对交通路段进行预测仿真,并没有把预测仿真与交通控制相结合对交通路段进行实时控制,并且这些技术方案多应用于工控机及其以上平台,体积庞大,稳定性差,现有方案存在难以在实际道路中对不同情况下的交通流进行在线预测控制的技术缺陷。
发明内容
为了克服现有方案难以在实际道路中对不同情况下的交通流进行在线预测控制的技术缺陷,本发明提供一种基于FPGA阵列统一智能结构的交通流仿真系统和基于该系统的仿真方法,为了在不同环境中对交通流进行在线预测控制,系统采用FPGA阵列作为硬件平台,以避免FPGA资源不够的情况发生,并以此平台为基础,把多种现有宏观交通流模型综合到一个模型中,并可以通过选择不同的系数来调整该模型,把可变信息显示牌融入到该模型中,再对该模型进行近似离散化处理,建立并行处理流程,设计动态数据存储方案,实现基于该模型的交通流预测,根据定义的状态变量找到道路瓶颈,进而给出匝口控制和可变信息显示牌的控制方案,使得不同情况下高速公路的交通流密度、行车速度可以采用不同的宏观交通流模型实现实时有效控制。
本发明解决其技术问题所采用的技术方案:
一种基于FPGA阵列统一智能结构的交通流仿真系统,其特点如附图1所示,系统由FPGA阵列、多路选择器和通信模块组成,其中FPGA阵列中的FPGA芯片的数量根据实际交通流仿真的规模确定,FPGA阵列通过多路选择器连接通信模块,从而与上位机或下位机通信,多路选择器对通信端口的选择由FPGA阵列中的一片FPGA进行控制;
一种基于上述系统的统一智能结构的交通流仿真控制方法,其特点包括以下步骤:
步骤一、对现有的宏观交通流模型进行综合,并给每一个非公共项乘以一个取值为0或1的系数,得到如下模型:
式中,t为时间,x为与仿真道路起始点的距离,ρ是交通流密度,ρ=ρ(x,t),表示t时刻x点的交通流密度,v为车辆平均速度,v=v(x,t),表示t时刻x处的车辆平均速度,π[r(x,t),s(x,t)]为由于匝口进入或驶出的车流量引起的密度变化率函数,r(x,t)=r0(x,t)-rq(x,t)为t时刻、x路段由匝口进入的车流量,s(x,t)=s0(x,t)+sq(x,t)为t时刻、x路段由匝口驶出的车流量,r0(x,t)、s0(x,t)分别为由匝口驶入、驶出的正常车流量,rq(x,t)为匝口控制禁止驶入高速路造成的流量降低量,sq(x,t)为匝口控制强制驶出车辆造成的流量增量,Ve(ρ)为等价速度且与自由流速度vf和交通流密度ρ相关,T为车辆跟驰w中的延滞时间,μ为预期指数,且γ为常数,c(ρ)根据需要可取不同的形式,λ(ρ)=3ρjamυ(ρjam-ρ)/2nk,ρjdm为车辆的堵塞密度,υ是由实验决定的比例常数,n代表车道数,是ρ,v分布的方差之积,u为车辆速度,f(u,x,t)表示x地点在t时刻车辆速度为u的概率,vf(x)为自由流速度,Φ是取值为0或1的常数,Φ取值为1(0)表示从上游至当前路段的自由流有(无)变化,t0,γ1为常数,G=μ1ρεg为摩擦项,μ1为道路几何参数,ε为无量纲参数,g是匝道流量项参数,υ1,β为常数,α为大于0的参数,c0,λ1为常数,c1,μ2为常数,c2(ρ)=-ρve'(ρ)为交通声速,P1(ρ)=Vrefln(ρ/R),Vref,R,c3,λk均为常数,a,b,d,e,f,g,p,z,j,k,l,m,y,r为取值为1或0的参数,可以通过选择不同的参数来选择不同的交通流模型;
步骤二、把可变显示牌速度融入到新模型,用可变显示牌速度vind代替等价速度Ve(ρ)中的自由流速度vf,即用Ve(ρ,vind)代替Ve(ρ),得到如下模型:
当a,b,d,e,f,g,p,z,j,k,l,m,y,r取值结束时,如果模型中有Ve(ρ,vind),则r取0,如果模型中没有Ve(ρ,vind),则r取1,qλk[Ve(ρ,vind)-v]项的存在是为了在模型中没有等价速度时,添加等价速度项,以把可变显示牌调节加入模型中;
步骤四、a.根据步骤二得到的新模型,用差分格式表示微分项并略去高阶项,得到:
式中:ξ为t的微分,h为x的微分,o(ξ)为ξ的高阶无穷小,o(h)为h的高阶无穷小,o(h2)为h2的高阶无穷小,把道路分成多个路段,每个路段长度为h,采样周期为ξ,为第i个路段在[nξ,(n+1)ξ]内车辆的平均密度,为第i个路段在[nξ,(n+1)ξ]车辆的平均速度;
把差分格式带入模型中得到新模型的差分形式为:
式中:表示第i个路段在[nξ,(n+1)ξ]由匝口进入的车流量,表示第i个路段在[nξ,(n+1)ξ]由匝口驶出的车流量,vind(i,n)表示第i个路段在[nξ,(n+1)ξ]内可变显示牌显示速度;
b.建立等价速度模型:
式中E为常数;
c.在FPGA中编写基于新模型差分形式的预测控制模块,如附图2所示,包括数据接收模块、控制方案选择及数据分配模块、计算模块1-计算模块N、同步模块、数据输出模块,把道路分成N个路段,每个路段对应一个计算模块,图中计算模块1-计算模块N为按照前述偏微分方程组的差分解法使用浮点数运算器组合而成的交通流预测计算模块,预测控制模块的数据流向为:数据接收模块接收上位机传来的各个路段的交通流数据(交通流密度、车辆平均速度)和模型选择数据(a,b,d,e,f,g,p,z,j,k,l,m,y,r的取值),然后传给控制方案选择及数据分配模块,控制方案选择及数据分配模块根据这些数据确定交通瓶颈,并制定控制方案,然后将使能信号、模型选择数据、控制方案和交通流数据传给各个计算模块,各个计算模块接收到使能信号后同时对交通流密度和车辆平均速度进行预测并把结果存入寄存器,各个模块计算结束后把各自的计算结束信号传给同步模块,同步模块在所有计算模块完成计算后发送信号通知控制方案选择及数据分配模块接收交通流数据的预测结果,继续进行预测,在预测时间Tc内,如果交通瓶颈解除,则采用该方案对实际交通进行控制,如果不能解除,控制方案选择及数据分配模块根据交通流数据和上次控制方案制定新的控制方案,并将交通流数据和控制方案传给各个计算模块,重新进行预测,在多次预测和调整控制方案后选择一个合适的控制方案输出对交通瓶颈进行控制,且已控制的路段在时间Tc内不再进行控制,然后继续对交通进行预测,寻找新的交通瓶颈,并进行控制;
所述步骤四中确定交通瓶颈并对其进行控制的方法为:求解||η(x,t)||∞=ηm(xm,tm),当ηm大于给定阈值ηM时,说明路段xm在tm时刻将成为交通瓶颈,则在tm-T0时刻对车辆行驶方向的xm前后方入、出匝口及可变信息显示牌进行限速(瓶颈路段前方路段速度降低,后方路段速度提高)、限制进入瓶颈路段甚至强制驶出瓶颈路段;或求解||σ(x,t)||∞=σm(xm,tm),当σm大于给定阈值σM时,说明路段xm在tm时刻将成为交通瓶颈,则在tm-T1时刻对车辆行驶方向的xm前后方出、入匝口及可变信息显示牌进行限速(瓶颈路段前方路段速度降低,后方路段速度提高)、限制进入瓶颈路段甚至强制驶出瓶颈路段;
式中T0、T1为提前施加控制的时间使得||η(x,t)||∞=ηm(xm,tm)≤ηM、||σ(x,t)||∞=σm(xm,tm)≤σM,ηM、σM分别为根据道路密度最大饱和度、最小速度限制得到的正数;
控制的优先级原则为:①首先通过可变信息显示牌调整路段速度,使进入瓶颈路段的车辆速度降低,驶出瓶颈路段的车辆速度提高,②仅仅通过可变信息显示牌调整路段速度不能达到控制指标时,则通过匝口限制进入瓶颈路段流量并与可变信息显示牌调整路段速度同时进行控制,③当通过匝口限制进入瓶颈路段流量及可变信息显示牌调整路段速度同时控制也不能达到控制要求时,通过匝口控制在断续时间强制部分路段车辆驶出道路、同时对匝口限制进入瓶颈路段车流量及可变信息显示牌调整路段速度以达到控制指标要求。
本发明的有益效果是:本发明设计一种基于FPGA阵列统一智能结构的交通流仿真系统,可以根据交通流仿真的规模来定义阵列中FPGA的个数,以仿真系统为基础,对现有的宏观交通流模型进行融合,得到新模型,通过选择新模型中各个项的系数来选择不同的模型对交通流进行预测控制,并通过改进新模型中的等价速度,把可变信息显示牌显示速度融入到等价速度中,对高速公路或封闭道路整体进行预测分析,根据定义的状态变量找到道路瓶颈,进而给出匝口控制和可变信息显示牌的控制方案,并把这些控制方案按优先级带入预测模型,以确保控制方案切实可行,进而解决现有方法难以在实际道路中对不同情况下的交通流进行在线预测控制的技术问题。
附图说明
图1是本发明基于FPGA阵列统一智能结构的交通流仿真系统的FPGA阵列示意图;
图2是本发明基于FPGA阵列统一智能结构的交通流仿真系统的FPGA实现框图;
图3是本发明基于FPGA阵列统一智能结构的交通流仿真系统的控制方法流程图。
具体实施方式
参照附图1,2,3详细说明本发明。
在本实施例中,FPGA阵列选择2×2大小,FPGA选用AlTera公司的具有高性价比的CycloneIII系列的EP3C80F484C6芯片,通信模块采用RS232协议,电平转换芯片采用MAX3232,多路选择在4片FPGA中的其中一片中进行,其他3片FPGA的通信端口与此FPGA相连,由此FPGA选择哪片FPGA与通信端口进行通信。
本发明的控制方法流程图如附图3所示,首先在FPGA阵列的基础上根据交通情况选择合适的交通流模型,这一步骤可以通过对不同的模型进行试验并将试验结果与真实交通流情况进行对比而得到,然后根据选择的交通流模型对实际交通流进行预测控制,在没有交通瓶颈产生的情况下,控制方案为可变显示牌显示道路所允许的自由流速度,匝口控制不限定输入输出,通过交通流密度、车辆平均速度、可变显示牌显示速度及匝口控制方案对各个路段的交通流密度和车辆平均速度预测一段时间Tc(Tc取T0、T1间的大值),并判断是否出现交通瓶颈,如果不出现交通瓶颈,则使用当前的控制方案进行控制,如果出现瓶颈则按照前述优先级原则调整可变显示牌显示速度及匝口控制方案,并继续预测一段时间Tc,如果交通瓶颈不能解除,则继续调整控制方案,直到找到一种控制方案能够解决交通瓶颈问题,并采用该方案对交通瓶颈进行控制,其详细方法如下:
1.对现有的宏观交通流模型进行融合,并给每一个非公共项乘以一个取值为0或1的系数,得到如下模型:
式中,t为时间,x为与仿真道路起始点的距离,ρ是交通流密度,ρ=ρ(x,t),表示t时刻x点的交通流密度,v为车辆平均速度,v=v(x,t),表示t时刻x处的车辆平均速度,π[r(x,t),s(x,t)]为由于匝口进入或驶出的车流量引起的密度变化率函数,r(x,t)=r0(x,t)-rq(x,t)为t时刻、x路段由匝口进入的车流量,s(x,t)=s0(x,t)+sq(x,t)为t时刻、x路段由匝口驶出的车流量,r0(x,t)、s0(x,t)为由匝口驶入驶出的正常车流量,rq(x,t)为匝口控制禁止驶入高速路造成的流量降低量,sq(x,t)为匝口控制强制驶出车辆造成的流量增量,Ve(ρ)为等价速度且与自由流速度vf和交通流密度ρ相关,T为车辆跟驰理论中的延滞时间,μ为预期指数,且γ为常数,c(ρ)根据需要可取不同的形式,λ(ρ)=3ρjamυ(ρjam-ρ)/2nk,ρjam为车辆的堵塞密度,υ是由实验决定的比例常数,n代表车道数,是ρ,v分布的方差之积,u为车辆速度,f(u,x,t)表示x地点在t时刻车辆速度为u的概率,vf(x)为自由流速度,Φ是取值为0或1的常数,Φ取值为1(0)表示从上游至当前路段的自由流有(无)变化,t0,γ1为常数,G=μ1ρεg为摩擦项,μ1为道路几何参数,ε为无量纲参数,g是匝道流量项参数,υ1,β为常数,α为大于0的参数,c0,λ1为常数,c1,μ2为常数,c2(ρ)=-ρve'(ρ)为交通声速,P1(ρ)=Vrefln(ρ/R),Vref,R,c3,λk均为常数,a,b,d,e,f,g,p,z,j,k,l,m,y,r为取值为1或0的参数,这些参数选取的不同代表着不同的交通流模型;
2.把可变显示牌速度融入到新模型,用可变显示牌速度vind代替等价速度Ve(ρ)中的自由流速度vf,即用Ve(ρ,vind)代替Ve(ρ),得到如下模型:
当a,b,d,e,f,g,p,z,j,k,l,m,y,r取值结束时,如果模型中有Ve(ρ,vind),则r取0,如果模型中没有Ve(ρ,vind),则r取1,qλk[VE(ρ,vind)-v]项的存在是为了在模型中没有等价速度时,添加等价速度项,以把可变显示牌调节加入模型中;
3.定义两个新的状态变量η(x,t)、σ(x,t),当状态变量η趋于无穷时,代表交通密度趋于饱和交通密度,产生交通拥堵,当状态变量趋于无穷时,代表车辆平均速度趋于零,产生交通拥堵;
4.根据2中得到的新模型,用差分格式表示微分项并略去高阶项,得到:
式中:ξ为t的微分,h为x的微分,o(ξ)为ξ的高阶无穷小,o(h)为h的高阶无穷小,o(h2)为h2的高阶无穷小,把道路分成多个路段,每个路段长度为h,采样周期为ξ,为第i个路段在[nξ,(n+1)ξ]内车辆的平均密度,为第i个路段在[nξ,(n+1)ξ]车辆的平均速度;
得到新模型的差分形式为:
式中:表示第i个路段在[nξ,(n+1)ξ]由匝口进入的车流量,表示第i个路段在[nξ,(n+1)ξ]由匝口驶出的车流量,vind(i,n)表示第i个路段在[nξ,(n+1)ξ]内可变显示牌显示速度;
5.建立等价速度模型:
式中E为常数;
6.在FPGA中编写基于新模型差分形式的预测控制模块,如附图2所示,包括数据接收模块、控制方案选择及数据分配模块、计算模块1-计算模块100(实施例中N取100)、同步模块、数据输出模块,计算模块1-计算模块100为按照前述偏微分方程组的差分解法使用浮点数运算器组合而成的交通流预测计算模块,预测控制模块的数据流向为:数据接收模块接收上位机传来的各个路段的交通流数据(交通流密度、车辆平均速度)和模型选择数据(a,b,d,e,f,g,p,z,j,k,l,m,y,r的取值),然后传给控制方案选择及数据分配模块,控制方案选择及数据分配模块根据这些数据确定交通瓶颈,并制定控制方案,然后将使能信号、模型选择数据、控制方案和交通流数据传给各个计算模块,各个计算模块接收到使能信号和模型选择数据后同时对交通流密度和车辆平均速度进行预测并把结果存入寄存器,各个模块计算结束后把各自的计算结束信号传给同步模块,同步模块在所有计算模块完成计算后发送信号通知控制方案选择及数据分配模块接收交通流数据的预测结果,继续进行预测,在预测时间Tc内,如果交通瓶颈解除,则采用该方案对实际交通进行控制,如果不能解除,控制方案选择及数据分配模块根据交通流数据和上次控制方案制定新的控制方案,并将交通流数据和控制方案传给各个计算模块,重新进行预测,在多次预测和调整控制方案后选择一个合适的控制方案输出对交通瓶颈进行控制,且已控制的路段在时间Tc内不再进行控制,然后继续对交通进行预测,寻找新的交通瓶颈,并进行控制;
上述6中确定交通瓶颈并对其进行控制的方法为:求解||η(x,t)||∞=ηm(xm,tm),当ηm大于给定阈值ηM时,说明路段xm在tm时刻将成为交通瓶颈,则在tm-T0时刻对车辆行驶方向的xm前后方入、出匝口及可变信息显示牌进行限速(瓶颈路段前方路段速度降低,后方路段速度提高)、限制进入瓶颈路段甚至强制驶出瓶颈路段;或求解||σ(x,t)||∞=σm(xm,tm),当σm大于给定阈值σM时,说明路段xm在tm时刻将成为交通瓶颈,则在tm-T1时刻对车辆行驶方向的xm前后方出、入匝口及可变信息显示牌进行限速(瓶颈路段前方路段速度降低,后方路段速度提高)、限制进入瓶颈路段甚至强制驶出瓶颈路段;
式中T0、T1为提前施加控制的时间使得||η(x,t)||∞=ηm(xm,tm)≤ηM、||σ(x,t)||∞=σm(xm,tm)≤σM,ηM、σM分别为根据道路密度最大饱和度、最小速度限制得到的正数;
控制的优先级原则为:①首先通过可变信息显示牌调整路段速度,使进入瓶颈路段的车辆速度降低,驶出瓶颈路段的车辆速度提高,②仅仅通过可变信息显示牌调整路段速度不能达到控制指标时,则通过匝口限制进入瓶颈路段流量并与可变信息显示牌调整路段速度同时进行控制,③当通过匝口限制进入瓶颈路段流量及可变信息显示牌调整路段速度同时控制也不能达到控制要求时,通过匝口控制在断续时间强制部分路段车辆驶出道路、同时对匝口限制进入瓶颈路段车流量及可变信息显示牌调整路段速度以达到控制指标要求。
Claims (2)
1.一种基于FPGA阵列统一智能结构的交通流仿真系统,该系统由FPGA阵列、多路选择器和通信模块组成,其中FPGA阵列中的FPGA芯片的数量根据实际交通流仿真的规模确定,FPGA阵列通过多路选择器连接通信模块,从而与上位机或下位机通信,多路选择器对通信端口的选择由FPGA阵列中的一片FPGA进行控制。
2.一种基于上述系统的统一智能结构的交通流仿真控制方法,其特点包括以下步骤:
步骤一、对现有的宏观交通流模型进行融合,并给每一个非公共项乘以一个取值为0或1的系数,得到如下模型:
式中,t为时间,x为与仿真道路起始点的距离,ρ是交通流密度,ρ=ρ(x,t),表示t时刻x点的交通流密度,v为车辆平均速度,v=v(x,t),表示t时刻x处的车辆平均速度,π[r(x,t),s(x,t)]为由于匝口进入或驶出的车流量引起的密度变化率函数,r(x,t)=r0(x,t)-rq(x,t)为t时刻、x路段由匝口进入的车流量,s(x,t)=s0(x,t)+sq(x,t)为t时刻、x路段由匝口驶出的车流量,r0(x,t)、s0(x,t)分别为由匝口驶入、驶出的正常车流量,rq(x,t)为匝口控制禁止驶入高速路造成的流量降低量,sq(x,t)为匝口控制强制驶出车辆造成的流量增量,Ve(ρ)为等价速度且与自由流速度vf和交通流密度ρ相关,T为车辆跟驰w中的延滞时间,μ为预期指数,且γ为常数,c(ρ)根据需要可取不同的形式,λ(ρ)=3ρjamυ(ρjam-ρ)/2nk,ρjam为车辆的堵塞密度,υ是由实验决定的比例常数,n代表车道数,是ρ,v分布的方差之积,u为车辆速度,f(u,x,t)表示x地点在t时刻车辆速度为u的概率,vf(x)为自由流速度,Φ是取值为0或1的常数,Φ取值为1(0)表示从上游至当前路段的自由流有(无)变化, t0,γ1为常数,G=μ1ρεg为摩擦项,μ1为道路几何参数,ε为无量纲参数,g是匝道流量项参数,υ1,β为常数,α为大于0的参数,c0,λ1为常数,c1,μ2为常数,c2(ρ)=-ρve'(ρ)为交通声速,P1(ρ)=Vref ln(ρ/R),Vref,R,c3,λk均为常数,a,b,d,e,f,g,p,z,j,k,l,m,y,r为取值为1或0的参数,这些参数选取的不同代表着不同的交通流模型;
步骤二、把可变显示牌速度融入到新模型,用可变显示牌速度vind代替等价速度Ve(ρ)中的自由流速度vf,即用Ve(ρ,vind)代替Ve(ρ),得到如下模型:
当a,b,d,e,f,g,p,z,j,k,l,m,y,r取值结束时,如果模型中有Ve(ρ,vind),则r取0,如果模型中没有Ve(ρ,vind),则r取1,qλk[Ve(ρ,vind)-v]项的存在是为了在模型中没有等价速度时,添加等价速度项,以把可变显示牌调节加入模型中;
步骤四、a.根据步骤二得到的新模型,用差分格式表示微分项并略去高阶项,得到:
式中:ξ为t的微分,h为x的微分,o(ξ)为ξ的高阶无穷小,o(h)为h的高阶无穷小,o(h2)为h2的高阶无穷小,把道路分成多个路段,每个路段长度为h,采样周期为ξ,为第i个路段在[nξ,(n+1)ξ]内车辆的平均密度,为第i个路段在[nξ,(n+1)ξ]车辆的平均速度;
把差分格式带入模型中得到新模型的差分形式为:
式中:表示第i个路段在[nξ,(n+1)ξ]由匝口进入的车流量,表示第i个路段在[nξ,(n+1)ξ]由匝口驶出的车流量,vind(i,n)表示第i个路段在[nξ,(n+1)ξ]内可变显示牌显示速度;
b.建立等价速度模型:
式中E为常数;
c.在FPGA中编写基于新模型差分形式的预测控制模块,包括数据接收模块、控制方案选择及数据分配模块、计算模块1-计算模块N、同步模块、数据输出模块,把道路分成N个路段,每个路段对应一个计算模块,计算模块1-计算模块N为按照前述偏微分方程组的差分解法使用浮点数运算器组合而成的交通流预测计算模块,预测控制模块的数据流向为:数据接收模块接收上位机传来的各个路段的交通流数据(交通流密度、车辆平均速度)和模型选择数据(a,b,d,e,f,g,p,z,j,k,l,m,y,r的取值),然后传给控制方案选择及数据分配模块,控制方案选择及数据分配模块根据这些数据确定交通瓶颈,并制定控制方案,然后将使能信号、模型选择数据、控制方案和交通流数据传给各个计算模块,各个计算模块接收到使能信号后同时对交通流密度和车辆平均速度进行预测并把结果存入寄存器,各个模块计算结束后把各自的计算结束信号传给同步模块,同步模块在所有计算模块完成计算后发送信号通知控制方案选择及数据分配模块接收交通流数据的预测结果,继续进行预测,在预测时间Tc内,如果交通瓶颈解除,则采用该方案对实际交通进行控制,如果不能解除,控制方案选择及数据分配模块根据交通流数据和上次控制方案制定新的控制方案,并将交通流数据和控制方案传给各个计算模块,重新进行预测,在多次预测和调整控制方案后选择一个合适的控制方案输出对交通瓶颈进行控制,且已控制的路段在时间Tc内不再进行控制,然后继续对交通进行预测,寻找新的交通瓶颈,并进行控制;
所述步骤四中确定交通瓶颈并对其进行控制的方法为:求解||η(x,t)||∞=ηm(xm,tm),当ηm大于给定阈值ηM时,说明路段xm在tm时刻将成为交通瓶颈,则在tm-T0时刻对车辆行驶方向的xm前后方入、出匝口及可变信息显示牌进行限速(瓶颈路段前方路段速度降低,后方路段速度提高)、限制进入瓶颈路段甚至强制驶出瓶颈路段;或求解||σ(x,t)||∞=σm(xm,tm),当σm大于给定阈值σM时,说明路段xm在tm时刻将成为交通瓶颈,则在tm-T1时刻对车辆行驶方向的xm前后方出、入匝口及可变信息显示牌进行限速(瓶颈路段前方路段速度降低,后方路段速度提高)、限制进入瓶颈路段甚至强制驶出瓶颈路段;
式中T0、T1为提前施加控制的时间使得||η(x,t)||∞=ηm(xm,tm)≤ηM、||σ(x,t)||∞=σm(xm,tm)≤σM,ηM、σM分别为根据道路密度最大饱和度、最小速度限制得到的正数;
控制的优先级原则为:①首先通过可变信息显示牌调整路段速度,使进入瓶颈路段的车 辆速度降低,驶出瓶颈路段的车辆速度提高,②仅仅通过可变信息显示牌调整路段速度不能达到控制指标时,则通过匝口限制进入瓶颈路段流量并与可变信息显示牌调整路段速度同时进行控制,③当通过匝口限制进入瓶颈路段流量及可变信息显示牌调整路段速度同时控制也不能达到控制要求时,通过匝口控制在断续时间强制部分路段车辆驶出道路、同时对匝口限制进入瓶颈路段车流量及可变信息显示牌调整路段速度以达到控制指标要求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210593433.3A CN103035128B (zh) | 2012-12-30 | 2012-12-30 | 基于fpga阵列统一智能结构的交通流仿真系统控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210593433.3A CN103035128B (zh) | 2012-12-30 | 2012-12-30 | 基于fpga阵列统一智能结构的交通流仿真系统控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103035128A true CN103035128A (zh) | 2013-04-10 |
CN103035128B CN103035128B (zh) | 2015-02-25 |
Family
ID=48021988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210593433.3A Expired - Fee Related CN103035128B (zh) | 2012-12-30 | 2012-12-30 | 基于fpga阵列统一智能结构的交通流仿真系统控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103035128B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105809990A (zh) * | 2016-06-02 | 2016-07-27 | 西安费斯达自动化工程有限公司 | 基于图像检测与中断行驶分段跟驰约束模型的交通信号控制方法 |
CN108053648A (zh) * | 2017-12-12 | 2018-05-18 | 郑州财经学院 | 拥堵道路的高效通行控制方法 |
CN114287023A (zh) * | 2019-09-25 | 2022-04-05 | 华为云计算技术有限公司 | 用于交通预测的多传感器学习系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201435150Y (zh) * | 2009-06-08 | 2010-03-31 | 远鼎股份有限公司 | 车流量分析装置 |
WO2010124138A1 (en) * | 2009-04-22 | 2010-10-28 | Inrix, Inc. | Predicting expected road traffic conditions based on historical and current data |
CN201829054U (zh) * | 2010-05-06 | 2011-05-11 | 杭州惠尔森科技有限公司 | 交通流量分析仪 |
CN102831770A (zh) * | 2012-08-30 | 2012-12-19 | 西北工业大学 | 基于Papageorgiou-E宏观交通流模型的FPGA在线预测控制方法 |
CN102831771A (zh) * | 2012-08-30 | 2012-12-19 | 西北工业大学 | 基于离散宏观交通流p模型的fpga在线预测控制方法 |
-
2012
- 2012-12-30 CN CN201210593433.3A patent/CN103035128B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010124138A1 (en) * | 2009-04-22 | 2010-10-28 | Inrix, Inc. | Predicting expected road traffic conditions based on historical and current data |
CN201435150Y (zh) * | 2009-06-08 | 2010-03-31 | 远鼎股份有限公司 | 车流量分析装置 |
CN201829054U (zh) * | 2010-05-06 | 2011-05-11 | 杭州惠尔森科技有限公司 | 交通流量分析仪 |
CN102831770A (zh) * | 2012-08-30 | 2012-12-19 | 西北工业大学 | 基于Papageorgiou-E宏观交通流模型的FPGA在线预测控制方法 |
CN102831771A (zh) * | 2012-08-30 | 2012-12-19 | 西北工业大学 | 基于离散宏观交通流p模型的fpga在线预测控制方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105809990A (zh) * | 2016-06-02 | 2016-07-27 | 西安费斯达自动化工程有限公司 | 基于图像检测与中断行驶分段跟驰约束模型的交通信号控制方法 |
CN108053648A (zh) * | 2017-12-12 | 2018-05-18 | 郑州财经学院 | 拥堵道路的高效通行控制方法 |
CN114287023A (zh) * | 2019-09-25 | 2022-04-05 | 华为云计算技术有限公司 | 用于交通预测的多传感器学习系统 |
CN114287023B (zh) * | 2019-09-25 | 2023-12-15 | 华为云计算技术有限公司 | 用于交通预测的多传感器学习系统 |
Also Published As
Publication number | Publication date |
---|---|
CN103035128B (zh) | 2015-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103035128A (zh) | 基于fpga阵列统一智能结构的交通流仿真系统 | |
CN102930727B (zh) | 基于FPGA及改进Ross模型的在线交通瓶颈预测控制方法 | |
CN102945609B (zh) | 基于FPGA及改进Papageorgiou-E模型的在线交通瓶颈预测控制方法 | |
CN102930732B (zh) | 基于FPGA及改进Payne模型的在线交通瓶颈预测控制方法 | |
CN102930728B (zh) | 基于fpga及改进吴正模型的在线交通瓶颈预测控制方法 | |
CN102945611B (zh) | 基于fpga及改进离散宏观p模型的在线交通瓶颈预测控制方法 | |
CN102831771A (zh) | 基于离散宏观交通流p模型的fpga在线预测控制方法 | |
CN102938209B (zh) | 基于fpga及改进离散宏观d模型的在线交通瓶颈预测控制方法 | |
CN102938207B (zh) | 基于fpga及改进lwr模型的在线交通瓶颈预测控制方法 | |
CN102938205B (zh) | 基于FPGA及改进Xue-Dai模型的在线交通瓶颈预测控制方法 | |
CN102945606B (zh) | 基于FPGA及改进Kerner-Konhauser模型的在线交通瓶颈预测控制方法 | |
CN102930730B (zh) | 基于FPGA及改进Phillips模型的在线交通瓶颈预测控制方法 | |
CN102945607B (zh) | 基于FPGA及改进Aw-Rascle模型的在线交通瓶颈预测控制方法 | |
CN102831772B (zh) | 基于Zhang宏观交通流模型的FPGA在线预测控制方法 | |
CN102842224A (zh) | 基于lwr宏观交通流模型的fpga在线预测控制方法 | |
CN102842226A (zh) | 基于Jiang-Wu-Zhu宏观交通流模型的FPGA在线预测控制方法 | |
CN102938208B (zh) | 基于FPGA及改进Payne-Whitham模型的在线交通瓶颈预测控制方法 | |
CN102938206B (zh) | 基于FPGA及改进Zhang模型的在线交通瓶颈预测控制方法 | |
CN102945610B (zh) | 基于FPGA及改进Zhang改进模型的在线交通瓶颈预测控制方法 | |
CN102930731B (zh) | 基于FPGA及改进Jiang-Wu-Zhu模型的在线交通瓶颈预测控制方法 | |
CN102945608B (zh) | 基于FPGA及改进Whitham模型的在线交通瓶颈预测控制方法 | |
CN102930729B (zh) | 基于FPGA及改进Michalopoulos模型的在线交通瓶颈预测控制方法 | |
CN102930733B (zh) | 基于FPGA及改进Kühne模型的在线交通瓶颈预测控制方法 | |
CN102831770A (zh) | 基于Papageorgiou-E宏观交通流模型的FPGA在线预测控制方法 | |
CN102842233A (zh) | 基于Kühne宏观交通流模型的FPGA在线预测控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150225 Termination date: 20211230 |
|
CF01 | Termination of patent right due to non-payment of annual fee |