CN103020551B - 一种内存架构 - Google Patents

Abstract

本发明公开了一种内存架构，该内存架构由内存条和内存控制器构成。内存条由易失性和非易失性的存储器件混合组成，内存控制器支持多种存储器件同时工作，支持ECC功能、任意代理功能、容错功能、增强安全型访问功能和内存加密功能。本发明的内存架构实现了异质存储芯片的平行混合结构，并支持多种功能，系统数据写入损耗小，数据安全性强。

Description

一种内存架构

技术领域

本发明涉及计算机结构领域，特别涉及一种内存架构。

背景技术

计算机内存的性能提升速度远远落后于处理器性能提升的速度。相对于处理器来说，内存访问延迟以每十年5倍的速度增长，这种系统结构的失衡，形成了阻碍处理器性能提升的“存储墙”，从而使得内存系统成为整个计算机系统的性能瓶颈之一。为了解决这一问题，很多新的内存技术被提出来。如DRAM，相变内存，STT-RAM等。但各种技术在ECC支持，任意代理，容错，安全访问和内存加密等方面具有不同的缺点，例如：相变内存和STT-RAM读写速度慢，存在写入损耗。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：如何提供一种内存架构来实现异质存储芯片的混合架构，并支持ECC，任意代理，容错，增强安全型访问和内存加密等多种功能，使得系统数据读写速度快，写入损耗小，数据安全性强。

（二）技术方案

为解决上述技术问题，本发明提供了一种内存架构，所述多功能内存架构由内存条和内存控制器构成，所述内存条由存储器件组成，所述内存控制器支持多种存储器件和多种功能。

优选的，所述各存储器件为异质或同质的存储器件。

优选的，所述存储器件含有非易失性存储器件芯片和易失性存储器件芯片。

优选的，所述各存储器件的结构为非层次式或层次式。

优选的，所述存储器件的存储芯片数量大于由DRAM存储器件芯片构成的非ECC内存条的存储芯片数量，多出的存储芯片作为代理芯片。

优选的，所述多种功能包括：ECC功能，任意代理功能，容错功能，增强安全型访问功能和内存加密功能。

优选的，所述多种功能包括：ECC功能，任意代理功能，容错功能，增强安全型访问功能和内存加密功能。

优选的，

所述ECC功能：利用所述易失性存储器件芯片存放ECC信息；

所述任意代理功能：在数据读写时，内存控制器使用所述代理芯片来替代非代理芯片存储进行读写数据，代理芯片和非代理芯片间通过内存控制器进行数据通信；

所述容错功能：当非代理芯片发生损坏时，由代理芯片取代发生损坏的非代理芯片；

所述增强安全功能：采用易失性存储器件芯片作为代理芯片，内存条断电时，不向非代理芯片写回其对应代理芯片中的数据；

所述内存加密功能：将非代理芯片中的内容进行加密，并将解密所需的数据置于代理模式的芯片中。

优选的，所述内存控制器使用所述多种功能中的一种功能或同时使用多种功能。

（三）有益效果

本发明的内存架构实现了异质存储芯片的平行混合结构，并支持ECC，任意代理，容错，增强安全型访问和内存加密等多种功能，系统数据读写速度快，写入损耗小，数据安全性强。

附图说明

图1是本发明实施例内存架构的内存条结构图。

图2是本发明实施例内存架构的内存控制器结构图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

本发明实施例的一种内存架构，该多功能内存架构由内存条和内存控制器构成，所述内存条由存储器件组成，所述内存控制器支持多种存储器件和多种功能。

所述各存储器件为异质或同质的存储器件，所述各存储器件的结构为非层次式或层次式。所述存储器件含有非易失性存储器件芯片和易失性存储器件芯片。

存储器件的存储芯片数量大于由DRAM存储器件芯片构成的非ECC内存条的存储芯片数量，多出的存储芯片作为代理芯片。

本发明实施例的内存控制器支持多种存储器件和多种功能。多种功能包括：ECC功能，任意代理功能，容错功能，增强安全型访问功能和内存加密功能，内存控制器可以单独使用这些功能，也可以同时使用多种功能。

其中，

ECC功能具体为：利用易失性存储器件芯片来存放ECC信息，实现ECC功能。

任意代理功能具体为：在数据读写时，内存控制器使用代理芯片来替代任何一个非代理芯片存储、读写数据，代理芯片和非代理芯片间可以进行数据通信。

容错功能具体为：当某一个非代理芯片发生损坏时，由代理芯片来取代它的位置，保持内存条的整体可用性。

增强安全功能具体为：对于非易失性存储器件，断电后信息仍会保留，容易造成信息泄露，形成安全隐患。采用易失性存储器件芯片作为它的代理芯片可以解决这一问题。在读写时，首先访问易失性的存储器件，而不去使用非易失性器件。断电前，易失性器件内容不写回，从而使得导致断电后内存信息不完整。

内存加密功能具体为：由于在程序中只能访问非代理模式下的内存部分，因此可以将该部分的内存内容做一个随机变换，并将反变换数据置于代理模式的芯片中，从而提高内存信息的安全性。例如将内存中的一行数据与一个随机数进行与或操作，该随机数置于代理模式存储芯片中，即使恶意用户可以访问任意内存，仍然很难提取出正确的内存信息。

如图1所示，本发明实施例的内存架构由内存条和内存控制器构成。内存条含有8个8bit位宽的存储器件和至少一个额外的8bit位宽存储器件，各存储器件平行结构设置，各存储器件可以为异质或同质的存储器件，存储器件的存储芯片数量大于非ECCDRAM内存条的存储芯片数量，多出的存储芯片作为代理芯片。

如图2所示，本发明实施例的内存控制器支持多种存储器件和多种功能。多种功能包括：ECC功能，任意代理功能，容错功能，增强安全型访问功能和内存加密功能，内存控制器可以单独使用这些功能，也可以同时使用多种功能。

内存控制器包括：ECC信息生成单元、ECC信息校验单元、ECC信息混合单元、写多路器和读多路器等。在工作过程中，内存控制器根据工作模式来切换内部工作的部件和数据通路来实现指定的功能。

在ECC功能下，通过内存控制器写入内存的数据首先在ECC信息生成器内生成ECC信息，然后该信息和数据一起写入不同的内存芯片中。读取时以相反的方式从不同芯片读出数据。任意代理功能通过读写多路器的不同配置，将数据流导入到不同的芯片中从而实现对特定某个芯片的代理功能。容错功能类似于代理功能，只是将被代理芯片标识为损坏，其功能必须由某个代理芯片完成，且该模式不能退出。增强安全型访问功能在系统关闭或断电时，不向非易失性存储芯片中写回数据，故意造成信息的不完整从而使得非易失性存储芯片蕴含的信息量下降。内存加密功能类似于ECC，但在原来存放ECC信息的芯片中，存在的是对整个内存芯片的加密信息。例如，采用8bit信息加密一个64bit的内存地址，并将密钥放于易失性存储芯片中。而且这部分是操作系统不可见的。另外，每个64bit的内存地址内的值都可以采用不同的密钥加密。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (1)

1.一种多功能内存架构，其特征在于，所述多功能内存架构由内存条和内存控制器构成，所述内存条由存储器件组成，所述内存控制器支持多种存储器件和多种功能，所述各存储器件的结构为非层次式，所述各存储器件为异质的存储器件，所述存储器件含有非易失性存储器件芯片和易失性存储器件芯片，所述存储器件的存储芯片数量大于由DRAM存储器件芯片构成的非ECC内存条的存储芯片数量，多出的存储芯片作为代理芯片，

在工作过程中，所述内存控制器根据工作模式来切换内部工作的部件和数据通路来实现指定的功能，或者所述内存控制器同时使用所述多种功能中的多种功能，

所述多种功能包括：ECC功能，任意代理功能，容错功能，增强安全型访问功能和内存加密功能，

所述ECC功能：利用所述易失性存储器件芯片存放ECC信息；

所述任意代理功能：在数据读写时，内存控制器使用所述代理芯片来替代非代理芯片存储进行读写数据，代理芯片和非代理芯片间通过内存控制器进行数据通信；

所述容错功能：当非代理芯片发生损坏时，由代理芯片取代发生损坏的非代理芯片；

所述增强安全功能：采用易失性存储器件芯片作为代理芯片，内存条断电时，不向非代理芯片写回其对应代理芯片中的数据；

所述内存加密功能：将非代理芯片中的内容进行加密，并将解密所需的数据置于代理模式的芯片中。