CN102932099B - 一种rmii与多个cpri之间的数据传输方法 - Google Patents
一种rmii与多个cpri之间的数据传输方法 Download PDFInfo
- Publication number
- CN102932099B CN102932099B CN201210387075.0A CN201210387075A CN102932099B CN 102932099 B CN102932099 B CN 102932099B CN 201210387075 A CN201210387075 A CN 201210387075A CN 102932099 B CN102932099 B CN 102932099B
- Authority
- CN
- China
- Prior art keywords
- data
- cpri
- rmii
- cache module
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Optical Communication System (AREA)
Abstract
本发明提供了一种RMII与多个CPRI之间的数据传输方法，近端机接口面板上设置一个网口和四个光纤口，网口与数字版的ARM连接，ARM通过RMII与FPGA连接，FPGA有四个CPRI与A、B、C和D四个光口连接；FPGA内部分为6个功能模块：ARM侧数据缓存模块、A光口侧数据缓存模块、B光口侧数据缓存模块、C光口侧数据缓存模块、D光口侧数据缓存模块和数据交换模块，各个数据缓存模块之间通过数据交换模块传输数据；数据流向为：RMII到CPRI，CPRI到RMII，CPRI到CPRI。本发明有益的效果是：提供了一种基于数字光纤直放站中通过FPGA实现RMII与多个CPRI之间的数据传输技术。该技术可以有效的解决RMII与多个CPRI之间数据的顺利的传输。
Description
技术领域
本发明涉及数据传输领域，主要是一种RMII与多个CPRI之间的数据传输方法。
背景技术
光纤直放站作为一种常用的拉远覆盖方式，在2G（第二代移动通信系统）、3G（第三代移动通信系统）网络覆盖中，有着比较广泛的应用。
由于以太网接口的传输速率高，接口通用性较强，已经成为光纤直放站系统中主从通信的主要数据传输方式。而实现以太网接口与多个CPRI之间的数据传输成为主要的技术之一，本发明采用的以太网接口标准为RMII。
发明内容
本发明的目的正是为了克服上述技术的不足，而提供一种RMII与多个CPRI之间的数据传输方法。涉及一种RMII（Reduced Media Independant Interface，简化媒体独立接口，是一种以太网接口标准，本文中如无特殊说明，都采用简称形式）与多个CPRI（The CommonPublic Radio Interface，通用公共无线接口，本文中如无特殊说明，都采用简称形式）之间的数据传输技术，特别是基于数字光纤直放站中通过FPGA（Field Programmable GateArray，现场可编程门阵列，本文中如无特殊说明，都采用简称形式）实现RMII与多个CPRI之间的数据传输技术。
本发明解决其技术问题采用的技术方案：这种RMII与多个CPRI之间的数据传输方法，近端机接口面板上设置一个网口和四个光纤口，网口与数字版的ARM连接，ARM通过RMII与FPGA连接，FPGA有四个CPRI与A、B、C和D四个光口连接；FPGA内部分为6个功能模块：ARM侧数据缓存模块、A光口侧数据缓存模块、B光口侧数据缓存模块、C光口侧数据缓存模块、D光口侧数据缓存模块和数据交换模块，各个数据缓存模块之间通过数据交换模块传输数据；数据流向为：RMII到CPRI，CPRI到RMII，CPRI到CPRI。
所述数据流向RMII到CPRI，以太网数据由ARM通过RMII传给FPGA，FPGA经过ARM侧数据缓存模块，将以太网包缓存，接受完一个完成的以太网包之后，将该数据包传给数据交换模块，数据交换模块根据以太网的DA来确定具体发送给A、B、C和D光口中的其中一个CPRI，如果是广播数据包则同时发送给四个光口的CPRI。
所述ARM侧数据缓存模块用于实现了从ARM发送过来的以太网数据包的缓存、从交换模块发送给RAM的数据包的缓存，实现RMII接口的数据的接收和发送，并完成数据流阻塞时阻止ARM再发送数据包；从RMII到数据交换模块的数据处理都是整包处理，当RMII TX EN使能，数据输入到数据RAM0，同时地址RAM0保存当前包DA的第一个字节；完成一整个包的存储之后，告诉交换模块本缓存模块能够读取，当数据RAM0空间小于2KByte，并完成了整包的缓存，那么则认为数据有阻塞，那么将拉高RMII_CRS_DV；其中地址RAM0深度为64，表示数据RAM0最多能够缓存64个以太网包；如果缓存包超过32个，则认为数据有阻塞，那么将拉高RMII_CRS_DV。
所述的A光口侧数据缓存模块、B光口侧数据缓存模块、C光口侧数据缓存模块和D光口侧数据缓存模块，用于从CPRI发送过来的以太网数据包的缓存、从交换模块发送给CPRI的数据包的缓存，实现CPRI接口的数据的接收和发送；从CPRI到交换模块的数据处理都是整包处理，当CPRI数据输入到数据RAM0，同时地址RAM0保存当前包DA的第一个字节，完成一整个包的存储之后，告诉交换模块本缓存模块能够读取。
对于光口侧数据缓存已经不缓存空间，而数据交换模块还没有及时的读取缓存中的数据，那么就采取丢包处理，丢弃光口进来的无法缓存的数据。
本发明有益的效果是：提供了一种基于数字光纤直放站中通过FPGA实现RMII与多个CPRI之间的数据传输技术。该技术可以有效的解决RMII与多个CPRI之间数据的顺利的传输。
附图说明
图1是本发明的系统框图；
图2是ARM侧数据缓存模块框图
图3是光口侧数据缓存模块框图
图4是数据交换模块框图
图5是数据交换模块内部的A光口侧状态机。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及举例，对本发明进行进一步详细说明。应当理解，此处所描述的举例仅仅用以解释本发明，并不用于限定本发明。
数字光纤直放站系统中，有近端机和远端机之分，本发明以近端机为例进行说明。近端机接口面板上有一个网口和四个光纤口，网口与数字版的ARM（Advanced RISC Machines，一种微处理器，本文中如无特殊说明，都采用简称形式）连接，ARM通过RMII与FPGA连接，FPGA有四个CPRI与四个光纤口连接。
如图1所示，FPGA内部分为6个功能模块：ARM侧数据缓存模块，A光口侧数据缓存模块，B光口侧数据缓存模块，C光口侧数据缓存模块，D光口侧数据缓存模块，数据交换模块。各个数据缓存模块之间的数据传输，通过交换模块实现。
图1是本发明的系统框图，数据流向为：RMII到CPRI，CPRI到RMII，CPRI到CPRI。处理方式基本相同，比如RMII到CPRI，以太网数据由ARM通过RMII传给FPGA，FPGA经过ARM侧数据缓存模块，将以太网包缓存，接受完一个完成的以太网包之后，将该数据包传给数据交换模块，数据交换模块根据以太网的DA（Destination Address，目的地址，本文中如无特殊说明，都采用简称形式）域来确定具体发送给A、B、C和D光口中的其中一个CPRI（如果是广播数据包侧同时发送给四个光口的CPRI）。
下面对各个模块单独介绍其实现的方法：
1、ARM侧数据缓存模块：如图2所示，该模块实现了从ARM发送过来的以太网数据包的缓存、从交换模块发送给RAM的数据包的缓存。缓存深度为4KByte。实现RMII接口的数据的接收和发送。并完成数据流阻塞时阻止ARM再发送数据包。从RMII到数据交换模块的数据处理都是整包处理。当RMII_TX_EN使能，数据输入到数据RAM0，同时地址RAM0保存当前包DA的第一个字节。完成一整个包的存储之后，告诉交换模块本缓存模块可以读取。当数据RAM0空间小于2KByte，并完成了整包的缓存。那么则认为数据有阻塞，那么将拉高RMII_CRS_DV。其中地址RAM0深度为64，表示数据RAM0最多可以缓存64个以太网包。如果缓存包超过32个，则认为数据有阻塞，那么将拉高RMII_CRS_DV。
从交换模块到RMII的数据处理不是整包处理。因为FPGA内部的数据的数率要远大于100Mbps，所以不会出现断包的现象。所以只要数据RAM1为非空，那么就将数据发送到RMII接口。
对于ARM侧数据缓存模块与交换模块接口，以交换模块为主导，决定是否读取或写入数据。
2、光口侧数据缓存模块：A、B、C和D光口侧数据缓存模块处理的方法是一致的，所以统一称为光口侧数据缓存模块。如图3所示，该模块实现了从CPRI发送过来的以太网数据包的缓存、从交换模块发送给CPRI的数据包的缓存。缓存深度为4KByte。实现CPRI接口的数据的接收和发送。
从CPRI到交换模块的数据处理都是整包处理。当CPRI数据输入到数据RAM0，同时地址RAM0保存当前包DA的第一个字节。完成一整个包的存储之后，告诉交换模块本缓存模块可以读取。
其中地址RAM0深度为64，表示数据RAM0最多可以缓存64个以太网包。
从交换模块到CPRI的数据处理不是整包处理。因为FPGA内部的数据的数率要远大于CPRI中以太网区域的数率，所以不会出现断包的现象。所以只要数据RAM1为非空，那么就将数据发送到CPRI接口。
对于光口侧数据缓存模块与交换模块接口，以数据交换模块为主导，决定是否读取或写入数据。对于光口侧数据缓存已经不缓存空间，而数据交换模块还没有及时的读取缓存中的数据，那么就采取丢包处理，丢弃光口进来的无法缓存的数据。
3、数据交换模块：如图4所示，该模块实现了各个接口之间的数据交换，实现的方式是为每个接口都提供一个状态机，各个状态机同时运行。状态机处理原理是一样的。图5是光口A状态机的处理流程图。
以上所述是仅是本发明的优选实施方式，应当指出，对于本技术领域的技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和修饰，这些改进和修饰也应视为本发明的保护范围。
Claims (2)
1.一种RMII与多个CPRI之间的数据传输方法，其特征在于:近端机接口面板上设置一个网口和四个光纤口，网口与数字版的ARM连接，ARM通过RMII与FPGA连接，FPGA有四个CPRI与A、B、C和D四个光口连接；FPGA内部分为6个功能模块：ARM侧数据缓存模块、A光口侧数据缓存模块、B光口侧数据缓存模块、C光口侧数据缓存模块、D光口侧数据缓存模块和数据交换模块，各个数据缓存模块之间通过数据交换模块传输数据；数据流向为：RMII到CPRI，CPRI到RMII，CPRI到CPRI；所述ARM侧数据缓存模块用于实现了从ARM发送过来的以太网数据包的缓存、从交换模块发送给RAM的数据包的缓存，实现RMII接口的数据的接收和发送，并完成数据流阻塞时阻止ARM再发送数据包；从RMII到数据交换模块的数据处理都是整包处理，当RMII_TX_EN使能，数据输入到数据RAM0，同时地址RAM0保存当前包DA的第一个字节；完成一整个包的存储之后，告诉交换模块本缓存模块能够读取，当数据RAM0空间小于2KByte，并完成了整包的缓存，那么则认为数据有阻塞，那么将拉高RMII_CRS_DV；其中地址RAM0深度为64，表示数据RAM0最多能够缓存64个以太网包；如果缓存包超过32个，则认为数据有阻塞，那么将拉高RMII_CRS_DV；所述的A光口侧数据缓存模块、B光口侧数据缓存模块、C光口侧数据缓存模块和D光口侧数据缓存模块，用于从CPRI发送过来的以太网数据包的缓存、从交换模块发送给CPRI的数据包的缓存，实现CPRI接口的数据的接收和发送；从CPRI到交换模块的数据处理都是整包处理，当CPRI数据输入到数据RAM0，同时地址RAM0保存当前包DA的第一个字节，完成一整个包的存储之后，告诉交换模块本缓存模块能够读取；
其中，RMII是指简化媒体独立接口，CPRI是指通用公共无线接口，DA是指目的地址。
2.根据权利要求1所述的RMII与多个CPRI之间的数据传输方法，其特征在于:所述数据流向RMII到CPRI，以太网数据由ARM通过RMII传给FPGA，FPGA经过ARM侧数据缓存模块，将以太网包缓存，接受完一个完成的以太网包之后，将该数据包传给数据交换模块，数据交换模块根据以太网的DA来确定具体发送给A、B、C和D光口中的其中一个CPRI，如果是广播数据包则同时发送给四个光口的CPRI。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210387075.0A CN102932099B (zh) | 2012-10-11 | 2012-10-11 | 一种rmii与多个cpri之间的数据传输方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210387075.0A CN102932099B (zh) | 2012-10-11 | 2012-10-11 | 一种rmii与多个cpri之间的数据传输方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102932099A CN102932099A (zh) | 2013-02-13 |
| CN102932099B true CN102932099B (zh) | 2015-10-21 |
Family
ID=47646818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210387075.0A Active CN102932099B (zh) | 2012-10-11 | 2012-10-11 | 一种rmii与多个cpri之间的数据传输方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102932099B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113473648A (zh) * | 2021-06-29 | 2021-10-01 | 南京濠暻通讯科技有限公司 | 5g基站ru中rmii与10g接口间数据传输方法 |
| CN114124856B (zh) * | 2021-11-10 | 2024-03-19 | 锐捷网络股份有限公司 | 一种流量控制的方法、装置及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101051950A (zh) * | 2006-04-03 | 2007-10-10 | 中国科学院半导体研究所 | 基于fpga的光纤通信网络路由信号处理器及使用方法 |
| CN101083572A (zh) * | 2006-05-31 | 2007-12-05 | 成都华程信息技术有限公司 | 以太网上承载时分多路复用数据业务 |
| CN101707544A (zh) * | 2009-11-20 | 2010-05-12 | 中国人民解放军第二炮兵装备研究院第四研究所 | E1信道多向网桥透传装置及方法 |
| CN202334008U (zh) * | 2011-12-15 | 2012-07-11 | 天津科林电气有限公司 | 多网口高速数据传输架构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050132089A1 (en) * | 2003-12-12 | 2005-06-16 | Octigabay Systems Corporation | Directly connected low latency network and interface |
-
2012
- 2012-10-11 CN CN201210387075.0A patent/CN102932099B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101051950A (zh) * | 2006-04-03 | 2007-10-10 | 中国科学院半导体研究所 | 基于fpga的光纤通信网络路由信号处理器及使用方法 |
| CN101083572A (zh) * | 2006-05-31 | 2007-12-05 | 成都华程信息技术有限公司 | 以太网上承载时分多路复用数据业务 |
| CN101707544A (zh) * | 2009-11-20 | 2010-05-12 | 中国人民解放军第二炮兵装备研究院第四研究所 | E1信道多向网桥透传装置及方法 |
| CN202334008U (zh) * | 2011-12-15 | 2012-07-11 | 天津科林电气有限公司 | 多网口高速数据传输架构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102932099A (zh) | 2013-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102271100A (zh) | EtherCAT工业以太网与无线Zigbee间的网关装置及其协议转换方法 | |
| CN102325084B (zh) | 一种iec104通讯规约转发中实现数据交换的方法及系统 | |
| CN107172572B (zh) | 基于低功耗蓝牙的虚连接方法及利用该方法的无线充电协议 | |
| CN202285423U (zh) | 智能机顶盒 | |
| CN102984070B (zh) | 一种以太网无编号接口实现数据转发的方法 | |
| CN103634209B (zh) | 一种传输数据的方法及设备 | |
| CN102932099B (zh) | 一种rmii与多个cpri之间的数据传输方法 | |
| CN111010680A (zh) | 一种室内分布系统 | |
| CN101902399B (zh) | 基于生成树协议的无线网络通信方法、系统及装置 | |
| CN103220193B (zh) | 一种直放站中的以太网接入传输装置及方法 | |
| CN101242339A (zh) | 一种基于射频拉远的ip数据传输方法 | |
| CN104009901A (zh) | 基于lpc1768平台的can中继器及数据转发方法 | |
| CN103079216B (zh) | 一种多网融合接入的室内信号覆盖系统 | |
| CN102388594A (zh) | 数据传输的方法、设备及系统 | |
| CN202759593U (zh) | 一种无线组网系统 | |
| CN102395219B (zh) | 一种wlan数据传输方法、装置及系统 | |
| CN202334565U (zh) | 一种列车实时以太网中继装置 | |
| CN106507051B (zh) | 一种综采工作面电液控集成视频传输系统及方法 | |
| CN106455127B (zh) | 一种一体化基站和基站堆叠系统 | |
| CN201322872Y (zh) | 用于自动化电力系统的智能通讯管理装置 | |
| CN102035733A (zh) | 通过以太网建立串行数据透明传输通道的方法 | |
| CN106301524B (zh) | 一种抑制无线同频中继网络自激的通信方法 | |
| CN103929357A (zh) | 一种数据传输方法及网络设备 | |
| CN104066204B (zh) | 双模基站下的数据回传系统 | |
| CN205179379U (zh) | 无线传输双基站系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |