CN102902567A

CN102902567A - 一种dc-dc电源芯片的外围电路

Info

Publication number: CN102902567A
Application number: CN2012104379126A
Authority: CN
Inventors: 朱瑞霖; 贾建收
Original assignee: Shanghai Feixun Data Communication Technology Co Ltd
Current assignee: Song Yixiao
Priority date: 2012-11-06
Filing date: 2012-11-06
Publication date: 2013-01-30
Anticipated expiration: 2032-11-06
Also published as: CN102902567B

Abstract

本发明公开了一种DC-DC电源芯片的外围电路，所述电源芯片为ISL8036A，包括双路3A输出电路和单路6A输出电路，CPU采用3.3V总输入供电，2.5V和1.8V可以由单颗ISL8036A输出，使能EN都由3.3V控制；而1.2V采用双路模式6A负载能力，使能采用1.8V控制同时将电源芯片的SS管脚外接一个6.8nF电容（不大于33nF）到地，这样可以保证CPU正常启动。

Description

一种DC-DC电源芯片的外围电路

技术领域

本发明涉及芯片电路技术，尤其涉及一种DC-DC电源芯片的外围电路。

背景技术

CPU传统的电源设计通常是利用三极管或者CPLD、FPGA控制电源的上电顺序。而CPU所需的电源一般是3.3V、2.5V、1.8V、1.2V，一般要求外围3.3V先上电，然后是2.5V、1.8V,最后是核电压1.2V，并且对核电压1.2V上升时间有严格要求，比如要求1.2V电压的上升沿不能大于2ms，否则CPU启动将出现一定概率的异常现象。

Intersil公司的ISL8036A是双路3A电流输出的降压电源控制器，工作频率为2.5MHz，电源电压2.8V-6V，效率高达95%，输出精度2%，电流共享模式可达6A电流，外部同步高达6MHz，内部具有数字软起动1.5ms，主要用在DC/DC POL模块，uC/uP，FPGA和DSP电源，路由器和交换机的插入DC/DC模块，测试和测量系统，锂离子电池供电的设备以及条形码阅读器等。

参看图1所示，ISL8036A的管脚定义及管脚编号如下：

LX2(1,24)：通道2的转换节点连接，为VOUT2连接电感器的一端。

PGND2(22,23)：通道2的负极电源供给。

EN2(4)：整流器通道2的使能管脚，管脚拉高时驱动VOUT2输出，管脚拉低时关闭VOUT2，使输出电容器放电，该管脚不可悬空。

PG2(5)：输出端的ms计时器，电源升高或者EN HI状态，该管脚对于VOUT2电压具有1ms延时的利于电源信号。

FB2(6)：通道2整流器的反馈网络，可与FB1端（当前共享）连接。

COMP(7)：需要一个额外的穿过COMP和SGND的外部网络来改进放大器通道平行运作的循环补偿，软启动管脚应该与外部电容器连接，COMP是双模式运作并使用内部补偿的NC，如果SS管脚与CSS连接（没有连接VIN），外部补偿自动启动。在COMP管脚上连接一个外部的RC网络以得到平行模式运作。

NC(8)：没有连接管脚，请与GND连接。

FB1(9)：通道1整流器的反馈网络，FB1是跨导错误放大器的负极输入，输出电压由与FB1连接的外部电阻器分离器设置，用一个合适的分离器，电压输出可以介于电源导轨（通过转换器损益降低）和0.8V的参考值之间，具有一个内部补偿机制以实现典型的应用。另外，利于电源的整流器和电压不足的保护电路利用FB1监测通道1的整流器的输出电压。

SGND(10)：系统接地端。

PG1(11)：ms计时器输出，在电源升高或者EN HI状态，该管脚对于VOUT1电压具有1ms延时的利于电源信号。

SYNC(12)：与逻辑高或输入电压VIN连接，为实现外部同步与外部功能发生器连接，负极边缘激活，该管脚不可悬空，不可拉低（或者与SGND连接）。

EN1(13)：通道1调整器的使能管脚。管脚拉高时驱动VOUT1输出，管脚拉低时关闭VOUT1，使输出电容器放电，该管脚不可悬空。

SS(14)：用于调整软启动时间，当SS与VIN连接，SS时间是1.5ms，SS管脚仅通过双模式运行与VIN连接，SS管脚仅通过平行运行模式与CSS连接，使用外部补偿方式，在SS与SGND之间连接电容器调整软启动时间（当前共享），CSS不能大于33nF，与内部5μA电流源一起的电容设定转换器软启动的间隔tss：

CSS[μF]=6.25·tss[s]

VDD(15)：逻辑输入供给电压，VDD与VIN+0.3/-0.5V相同。

PGND1(20,21)：通道1负极电压。

LX1(18,19)：通道1的转换节点连接，为VOUT1连接电感器的一端。

VIN1(16,17)，VIN2(2,3)：输入电压端，每个通道中通过22μF的陶瓷电容接地。

PAD(25)：暴露在外的PAD与SGND管脚连接以获得合适的电气性能，尽可能增加偏置以优化热性能。

发明内容

本发明的目的是提供一种DC-DC电源芯片的电路，不但可以实现上电顺序控制，而且可以控制其上升沿时间，确保CPU正常启动。

本发明的目的是通过下述技术方案实现的：

一种DC-DC电源芯片的外围电路，所述电源芯片为ISL8036A，包括双路3A输出电路和单路6A输出电路，其中：

所述双路3A输出电路中，所述电源芯片的LX2管脚与第二电感L2的一端连接，第二电感L2的另一端依次通过第九电容C9、第十三电阻R13后接地，所述第二电感L2的另一端还依次通过第四电阻R4、第九电阻R9、第十三电阻R13后接地，所述第二电感 L2的另一端还通过并联后的第十一电容C11、第十二电容C12后接地，并联后的第十一电容C11、第十二电容C12的正极板接1.8V电源；

所述双路3A输出电路中，所述电源芯片的VIN2管脚和EN2管脚分别通过第十三电容C13接地，第十三电容C13的正极板接3.3V电源；所述电源芯片的FB2管脚通过第十三电阻R13接地，EP管脚接地；

所述双路3A输出电路中，所述电源芯片的COMP管脚依次通过第十二电阻R12和第十八电容C18后接地，NC管脚和SGND接地，SYNC管脚依次通过第十电阻R10后接3.3V电源，EN1管脚、SS管脚、VDD管脚、VIN1管脚分别连接3.3V电源；

所述双路3A输出电路中，所述电源芯片的LX1与第三电感L3的一端连接，第三电感L3的另一端依次连接第五电阻R5、第十一电阻R11、第十四电阻R14后接地，所述第三电感L3的另一端还通过第十四电容C14与FB1管脚连接，所述第三电感L3的另一端还通过第十四电容C14、第十四电阻R14后接地，所述第三电感L3的另一端还通过并联后的第十五电容C15和第十六电容C16后接地，并联后的第十五电容C15、第十六电容C16的正极板接2.5V电源；

所述双路3A输出电路中，所述电源芯片的PGND1管脚和PGND2管脚全部接地，并通过第五电容C5接3.3V电源；

所述单路6A输出电路中，所述电源芯片的LX2管脚与第六电感L6的一端连接，第六电感L6的另一端通过并联后的第二十七电容C27、第二十八电容C28后接地，并联后的第二十七电容C27、第二十八电容C28的正极板接1.2V电源；

所述单路6A输出电路中，所述电源芯片的EP管脚、NC管脚、SGND管脚接地，COMP管脚通过第二十二电阻R22和第三十六电容C36后接地；

所述单路6A输出电路中，所述电源芯片的VIN1管脚、VDD管脚接3.3V电源，SS管脚通过第三十三电容C33接地，EN1管脚接1.8V电源并通过第十九电阻R19与SYNC管脚连接；

所述单路6A输出电路中，所述电源芯片的LX1与第八电感L8的一端连接，第八电感L8的另一端依次连接第十六电阻R16、第二十电阻R20、第二十四电阻R24后接地，所述第八电感L8的另一端还通过第三十四电容C34分别与FB1管脚、FB2管脚连接，所述第八电感L8的另一端还通过第三十四电容C34、第二十四电阻R24后接地，所述第八电感L8的另一端还通过并联后的第三十电容C30和第三十一电容C31后接地，并联后的第三十电容C30、第三十一电容C31的正极板接1.2V电源。

上述DC-DC电源芯片的外围电路，其中，第二电感L2为1μH，第十三电容C13为22μF，第九电容C9为12PF，第四电阻R4为124K，第十三电阻R13为100K，第十二电容C12为22μF，第十一电容C11为22μF，第十二电阻R12为50K，第十八电容C18为150PF，第十电阻R10为100K，第五电容C5为22μF，第三电感L3为1μH，第五电阻R5为12.5K，第十一电阻R11为200K，第十四电阻R14为100K，第十四电容C14为12PF，第十五电容C15为22μF，第十六电容C16为22μF，第九电阻R9为0。

上述DC-DC电源芯片的外围电路，其中，第六电感L6为1μH，第二十八电容C28为22μF，第二十七电容C27为22μF，第二十九电容C29为22μF，第二十二电阻R22为30K，第三十六电容R36为150PF，第三十三电容C33为不大于33nF，第十九电阻R19为100K，第二十电容C20为22μF，第八电感L8为1μH，第十六电阻R16为0，第二十电阻R20为49.9K，第二十四电阻R24为100K，第三十四电容C34为12PF，第三十电容C30为22μF，第三十一电容C31为22μF。

上述DC-DC电源芯片的外围电路，其中，第三十三电容C33为6.8nF。

与已有技术相比，本发明的有益效果在于：

不但可以实现上电顺序控制，而且可以控制其上升沿时间，确保CPU正常启动。

附图说明

图1示出了电源芯片ISL8036A的管脚编号及符号的布局示意图；

图2示出了本发明DC-DC电源芯片的外围电路的双路3A输出电路的连接示意图；

图3示出了本发明DC-DC电源芯片的外围电路的单路6A输出电路的连接示意图。

具体实施方式

下面结合原理图和具体操作实施例对本发明作进一步说明。

如图1所示，本发明DC-DC电源芯片的外围电路中，电源芯片采用ISL8036A，包括双路3A输出电路和单路6A输出电路，其中：

参考图2所示，双路3A输出电路中，电源芯片的LX2管脚与第二电感L2的一端连接，第二电感L2的另一端依次通过第九电容C9、第十三电阻R13后接地，第二电感L2的另一端还依次通过第四电阻R4、第九电阻R9、第十三电阻R13后接地，第二电感 L2的另一端还通过并联后的第十一电容C11、第十二电容C12后接地，并联后的第十一电容C11、第十二电容C12的正极板接1.8V电源。

双路3A输出电路中，电源芯片的VIN2管脚和EN2管脚分别通过第十三电容C13接地，第十三电容C13的正极板接3.3V电源；电源芯片的FB2管脚通过第十三电阻R13接地，EP管脚接地。

双路3A输出电路中，电源芯片的COMP管脚依次通过第十二电阻R12和第十八电容C18后接地，NC管脚和SGND接地，SYNC管脚依次通过第十电阻R10后接3.3V电源，EN1管脚、SS管脚、VDD管脚、VIN1管脚分别连接3.3V电源。

双路3A输出电路中，电源芯片的LX1与第三电感L3的一端连接，第三电感L3的另一端依次连接第五电阻R5、第十一电阻R11、第十四电阻R14后接地，第三电感L3的另一端还通过第十四电容C14与FB1管脚连接，第三电感L3的另一端还通过第十四电容C14、第十四电阻R14后接地，第三电感L3的另一端还通过并联后的第十五电容C15和第十六电容C16后接地，并联后的第十五电容C15、第十六电容C16的正极板接2.5V电源。

双路3A输出电路中，所述电源芯片的PGND1管脚和PGND2管脚全部接地，并通过第五电容C5接3.3V电源；

请参看图3所示，在单路6A输出电路中，电源芯片的LX2管脚与第六电感L6的一端连接，第六电感L6的另一端通过并联后的第二十七电容C27、第二十八电容C28后接地，并联后的第二十七电容C27、第二十八电容C28的正极板接1.2V电源。

单路6A输出电路中，电源芯片的EP管脚、NC管脚、SGND管脚接地，COMP管脚通过第二十二电阻R22和第三十六电容C36后接地。

单路6A输出电路中，电源芯片的VIN1管脚、VDD管脚接3.3V电源，SS管脚通过第三十三电容C33接地，EN1管脚接1.8V电源并通过第十九电阻R19与SYNC管脚连接。

单路6A输出电路中，电源芯片的LX1与第八电感L8的一端连接，第八电感L8的另一端依次连接第十六电阻R16、第二十电阻R20、第二十四电阻R24后接地，第八电感L8的另一端还通过第三十四电容C34分别与FB1管脚、FB2管脚连接，第八电感L8的另一端还通过第三十四电容C34、第二十四电阻R24后接地，所述第八电感L8的另一端还通过并联后的第三十电容C30和第三十一电容C31后接地，并联后的第三十电容C30、第三十一电容C31的正极板接1.2V电源。

在本发明的具体实施例中，第二电感L2为1μH，第十三电容C13为22μF，第九电容C9为12PF，第四电阻R4为124K，第十三电阻R13为100K，第十二电容C12为22μF，第十一电容C11为22μF，第十二电阻R12为50K，第十八电容C18为150PF，第十电阻R10为100K，第五电容C5为22μF，第三电感L3为1μH，第五电阻R5为12.5K，第十一电阻R11为200K，第十四电阻R14为100K，第十四电容C14为12PF，第十五电容C15为22μF，第十六电容C16为22μF，第九电阻R9为0。

在本发明的具体实施例中，第六电感L6为1μH，第二十八电容C28为22μF，第二十七电容C27为22μF，第二十九电容C29为22μF，第二十二电阻R22为30K，第三十六电容R36为150PF，第三十三电容C33为不大于33nF，第十九电阻R19为100K，第二十电容C20为22μF，第八电感L8为1μH，第十六电阻R16为0，第二十电阻R20为49.9K，第二十四电阻R24为100K，第三十四电容C34为12PF，第三十电容C30为22μF，第三十一电容C31为22μF。

ISL8036AIRZ是内部2.5MHZ的Buck电源芯片，转换效率达到95%，可以双路3A输出，也可以2路合1路6A输出。对于双路3A输出，SS（Soft Start，软启动）管脚拉高，启动内部补偿，电压缺省上升时间是1.5ms；对于单路6A输出时SS管脚可以外接电容调节电压上升时间。双路输出默认上升时间是1.5ms，如果是6A单路输出，其上升时间可以自行调节外围匹配电容来调节，其计算公式如下：CSS[μF]=6.25·tss[s]，由此得知只要第三十三电容C33不大于12.5nF, 1.2V上电时序就正常，CPU启动就正常，并且整个系统多次开关电，系统均能正常启动，可靠性很高。

本发明电源芯片采用3.3V总输入供电，2.5V和1.8V可以由单ISL8036A输出，使能EN都由3.3V控制；而1.2V采用双路模式6A负载能力，使能采用1.8V控制同时将电源芯片的SS管脚（管脚14）外接一个6.8nF电容（不大于33nF）到地，这样可以保证CPU正常启动。

以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。

Claims

1.一种DC-DC电源芯片的外围电路，所述电源芯片为ISL8036A，其特征在于，包括双路3A输出电路和单路6A输出电路，其中：

2.如权利要求1所述DC-DC电源芯片的外围电路，其特征在于，第二电感L2为1μH，第十三电容C13为22μF，第九电容C9为12PF，第四电阻R4为124K，第十三电阻R13为100K，第十二电容C12为22μF，第十一电容C11为22μF，第十二电阻R12为50K，第十八电容C18为150PF，第十电阻R10为100K，第五电容C5为22μF，第三电感L3为1μH，第五电阻R5为12.5K，第十一电阻R11为200K，第十四电阻R14为100K，第十四电容C14为12PF，第十五电容C15为22μF，第十六电容C16为22μF，第九电阻R9为0。

3.如权利要求1所述DC-DC电源芯片的外围电路，其特征在于，第六电感L6为1μH，第二十八电容C28为22μF，第二十七电容C27为22μF，第二十九电容C29为22μF，第二十二电阻R22为30K，第三十六电容R36为150PF，第三十三电容C33为不大于33nF，第十九电阻R19为100K，第二十电容C20为22μF，第八电感L8为1μH，第十六电阻R16为0，第二十电阻R20为49.9K，第二十四电阻R24为100K，第三十四电容C34为12PF，第三十电容C30为22μF，第三十一电容C31为22μF。

4.如权利要求3所述DC-DC电源芯片的外围电路，其特征在于，第三十三电容C33为6.8nF。