CN102857668B - 线阵图像传感器和线阵图像读取装置 - Google Patents

Abstract

本发明提供了一种线阵图像传感器和线阵图像读取装置，其中，线阵图像传感器包括：光源；透镜；多个传感器芯片，表面上设置有多个感光像素；传感器基板；插座，用于为传感器提供电源及控制信号，以及输出传感器芯片的信号，其中，传感器芯片包括平行设置的两排传感器芯片，第一排的传感器芯片和第二排的传感器芯片交错设置，第一排的传感器芯片与相邻的第二排传感器芯片具有至少一个感光像素在平行于原稿移动方向上位于同一直线；第一排的传感器芯片与第二排传感器芯片上的感光像素在透镜的有效接收范围之内。本发明解决了阵图像传感器的传感器芯片之间组装时存在着间隙导致图像读取时图像信息丢失问题，提高了图像的读取质量。

Description

线阵图像传感器和线阵图像读取装置

技术领域

本发明涉及线阵图像传感器领域，具体而言，涉及一种线阵图像传感器和线阵图像读取装置。

背景技术

图1是现有线阵图像传感器的断面图，在图1中，1是能发出光并均匀照射原稿的线照明光源，2是在原稿移动方向的垂直方向上延伸至整个读取范围并能将原稿反射光进行聚焦的透镜，3是多个排列成直线的用于接收透镜2所汇聚光的传感器芯片，4是搭载上述传感器芯片3的传感器基板，6是容纳光源1、透镜阵列2、传感器基板4的壳体，5是设置在壳体6上的搭载原稿的玻璃板，7是为传感器提供电源及控制信号并将传感器芯片的输出信号向外输出的插座，10为原稿。

图2是现有线阵图像传感器的搭载传感器芯片3的传感器基板4的结构示意图，多个传感器芯片3在基板4上沿直线排列，传感器芯片3表面上设有线阵排列的感光像素30，用于将接收到的光信号转换成电信号。每个传感器芯片3上的感光像素30的排列都是均匀的，其排列周期为P。P的大小由感光像素的密度(分辨率)决定，例如对于分辨率为200DPI的像素密度来说，P的值为0.127mm。像素密度越高，P的值越小，像素密度为600DPI时，P的值只有42微米。

在上述图像传感器中，光源1发出的光，透过玻璃板5，照射到外面的原稿10上，原稿10上的文字黑色区域光被吸收，而在原稿其它的白色底色区域，光几乎100％被反射，这些反射光再穿过玻璃板5，被透镜阵列2收集，照射到传感器基板4上搭载的传感器芯片3表面的线阵排列的感光像素30上。这些感光像素30在传感器芯片内部电路的控制下将接收到的光信号转换成电信号，并经过驱动电路输出，最终通过接口7作为图像(文字)信息向外输出。原稿不断移动，其上所记载的图像(文字)信息就会被连续读取下来。

但是在上述线阵图像传感器中，由于传感器基板4上搭载有多个传感器芯片3，并且传感器芯片3沿直线方向组装在传感器基板4上，传感器芯片3之间存在一定的组装间隙Lgap，因此在两个传感器芯片交界的地方，像素的排列周期P’与正常像素的排列周期P是不同的，P’与P的差异，对读取的图像质量存在着影响，并且传感器芯片的间隙越大或线阵图像传感器的分辨率越高影响就越大。

对于低分辨率的传感器芯片，由于传感器芯片间隙Lgap比像素的周期P小很多，因此P’与P的差异可以忽略，即芯片交界处的像素排列周期与正常的像素排列基本相同，说明芯片间隙不会对分辨率(或图像质量)造成影响。但在高分辨率时，像素的排列周期P很小，例如对于1200DPI的线阵图像传感器，像素排列的周期P为21.2微米，而实际组装过程中如果传感器芯片的间隙为60微米，并且传感器芯片边缘上有一定的无效区域，所以P’约为100微米左右，即P’＝5P，也就是说传感器芯片间隙中约有4个像素大小的距离上没有感光像素，在图像读取时这一范围内的原稿的反射光信号将会无法读取而丢失，反映在还原后的图像上就是这一范围内的图像信息完全丢失，使读取的图像失去了完整性。并且传感器芯片的间隙越大，丢失的图像信息也就越多。

为了减少传感器芯片间隙造成的图像信息的丢失，需要尽可能的减小传感器芯片之间的间隔，但由于组装工艺及设备本身的限制，这种间隔是很难完全消除的，同时要消除这种间隔也会伴随着成本大幅提高。并且随着传感器芯片分辨率的提高也会抵消工艺上的这种努力。也有通过软件方式进行图像修补的，如在图像丢失的地方人为的插入数据，但这种方法只插入一个数据时还勉强可以，插入的数据超过一个时其数据的准确性就大打折扣了，达不到真正还原图像质量的目的。

上述线阵图像传感器存在以下问题：由于传感器芯片之间组装时存在着间隙，并且传感器边缘存在无效区域，在图像读取时芯片交界处的图像信息会丢失，尤其是对于高分辨率的图像传感器，同样的芯片间隙，所对应的感光像素的数量也就越多，造成的失真也就越严重。

针对相关技术中线阵图像传感器的传感器芯片之间组装时存在着间隙导致图像读取时图像信息丢失问题，目前尚未提出有效的解决方案。

发明内容

本发明提供了一种线阵图像传感器和线阵图像读取装置，以解决相关技术中线阵图像传感器的传感器芯片之间组装时存在着间隙导致图像读取时图像信息丢失问题。

根据本发明的一个方面，提供了一种线阵图像传感器，包括：光源，用于照射原稿；透镜，与原稿移动方向垂直设置，用于将原稿的反射光进行聚焦；多个传感器芯片，设置在透镜的出射光方向，用于接收透镜聚焦的光，其中，多个传感器芯片中的每个传感器芯片表面上设置有用于将光信号转换成电信号的多个感光像素，多个感光像素沿直线均匀排列；传感器基板，用于搭载多个传感器芯片；插座，设置在传感器基板上，用于为传感器提供电源及控制信号，以及输出传感器芯片的信号，其中，传感器基板上搭载的传感器芯片包括平行设置的两排传感器芯片，两排传感器芯片的排列方向与原稿的移动方向垂直，其中，第一排的传感器芯片和第二排的传感器芯片交错设置，第一排的传感器芯片与相邻的第二排传感器芯片具有至少一个感光像素在平行于原稿移动方向上位于同一直线；第一排的传感器芯片与第二排传感器芯片上的感光像素在透镜的有效接收范围之内。

进一步地，透镜为包括第一排透镜和第二排透镜的双排透镜阵列结构，第一排的传感器芯片上感光像素的中心线和第二排传感器芯片上感光像素的中心线分别与的与第一排透镜的中心线和第二排透镜的中心线重合，并处于第一排透镜和第二排透镜的焦点上。

进一步地，每个传感器芯片通过传感器基板上的插座向外输出相互独立的信号。

进一步地，传感器基板上的传感器芯片包括一组或多组传感器芯片，每组传感器芯片中的单体传感器芯片串联连接，每组传感器芯片通过传感器基板上的插座向外输出一组信号或多组相互独立的信号。

根据本发明的另一方面，提供了一种线阵图像读取装置，包括：光源驱动单元、数据处理单元、控制单元和上述的图像传感器，其中，光源驱动单元，与图像传感器和控制单元连接，接收来自控制单元的指令以实现对图像传感器内部光源的控制；数据处理单元，与图像传感器连接，用于接收图像传感器发送的图像信号，并对图像信号进行处理；控制单元，与数据处理单元连接，用于发出控制信号以控制数据处理单元对图像信号进行处理。

进一步地，数据处理单元包括：模数转换电路，与图像传感器连接，用于将图像传感器输出的模拟信号转换为数字信号；输出信号补正电路，与模数转换电路连接，用于根据第一存储器中存储的补正系数对数字信号进行补正处理；有效信号控制电路，与输出信号补正电路连接，用于根据第二存储器中存储的参数提取图像传感器输出的每一组输出信号中的有效信号，其中，第二存储器中存储有图像传感器输出的每一组输出信号中包含的感光像素输出的有效信号对应的编码，有效信号对应的编码用于识别有效信号；信号合并控制电路，与有效信号控制电路连接，用于根据第三存储器中存储的行数值N将有效信号控制电路提取的有效信号合并为一行表征原稿实际位置的信息的信号，其中，行数N值为在当前感光像素的像素数下两排传感器芯片间的距离所对应的扫描的行数值。

进一步地，有效信号控制电路包括：第一计数电路，用于对图像传感器输出的每一组输出信号中的信号个数进行计数；比较电路，与第一计数电路连接，用于将第一计数电路的计数的数目和预置的数目进行比较，其中，预置的数目为图像传感器输出的每一组输出信号中有效信号的个数；输出选择电路，与比较电路连接，用在根据比较电路的比较结果选择信号的输出，其中，在比较电路比较出第一计数电路的计数的数目小于或等于预置的数目时，将计数结果小于或等于预置的数目对应的信号向下一级输出，在比较电路比较出第一计数电路的计数的数目大于预置的数目时，控制计数结果大于预置的数目对应的信号停止向下一级输出。

进一步地，信号合并控制电路包括：第一数据分配电路，用于将接收到的有效信号的数据进行分配，其中，将接收到的所用有效信号的数据送入第一存储调用控制电路中，将接收到的有效信号中属于第一排的传感器芯片读取的数据送入第一合成控制电路；第一存储调用控制电路，与第一数据分配电路连接，用于将第一数据分配电路分配的数据送入移位寄存器中第N行的位置，同时将移位寄存器中原有的数据逐行向前移位一行，并将移位之后移位寄存器第一行数据中属于第二排的传感器芯片读取的数据送入第一合成控制电路，其中，移位寄存器的每一行存储有每个传感器芯片检测到的有效信号；第一合成控制电路，与第一数据分配电路和第一存储调用控制电路连接，用于将第一数据分配电路送入的数据和第一存储调用控制电路送入的数据合并为一行表征原稿实际位置的信息的信号。

进一步地，信号合并控制电路包括：第二数据分配电路，用于将接收到的有效信号的数据进行分配，其中，将接收到的有效信号的数据送入第二存储调用控制电路中，将接收到的有效信号中属于第一排的传感器芯片读取的数据送入第二合成控制电路；第二计数电路，与第二数据分配电路连接，用于对第二数据分配电路送入第二合成控制电路的数据的行数进行计数；第二存储调用控制电路，与第二数据分配电路连接，用于将第二数据分配电路分配的数据送入随机寄存器中逐行保存，同时将随机寄存器中第行数据中属于第二排的传感器芯片读取的数据送入第二合成控制电路，其中，M为当前计数单元计数的值，M≥N；第二合成控制电路，与第二数据分配电路和第二存储调用控制电路连接，用于将第二数据分配电路送入的数据中第M行的数据和第二存储调用控制电路送入的数据合并为一行表征实际位置信息的信号。

进一步地，信号合并控制电路还包括：第四存储器，用于存储随机寄存器中的数据，其中，第四存储器存储的数据在掉电之后不会消失。

通过本发明，将传感器芯片采用两排交错排列方式，两排传感器芯片上的感光像素均置于透镜的有效聚焦范围之内，相邻传感器芯片首尾具有相对应的感光像素，使得传感器芯片各个像素之间的距离保持一致。在图像数据处理时，通过设置的两排传感器芯片的间距及每一个传感器芯片的有效输出的数据，将两排传感器芯片所读取的数据换算成一行实际位置所对应的完整数据信号，上述方案的实施有效的解决了相关技术中线阵图像传感器的传感器芯片之间组装时存在着间隙导致图像读取时图像信息丢失问题，提高了图像的读取质量。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是相关技术中线阵图像传感器的断面示意图；

图2是相关技术中线阵图像传感器的传感器芯片排列结构示意图；

图3是本发明实施例的线阵图像传感器的断面示意图；

图4是本发明实施例的线阵图像传感器中传感器芯片的结构示意图；

图5是本发明实施例的线阵图像传感器中传感器芯片的排列结构示意图；

图6是本发明实施例的线阵图像传感器中传感器芯片的另一种结构示意图；

图7是本发明实施例的线阵图像传感器中透镜的断面结构示意图；

图8是本发明实施例的线阵图像传感器中传感器芯片与透镜和原稿的相对结构示意图；

图9是本发明实施例的线阵图像传感器的插座和传感器芯片信号驱动关系的示意图；

图10是本发明实施例的线阵图像读取装置的一种优选的结构示意图；

图11是本发明实施例的线阵图像读取装置的另一种优选的结构示意图；

图12是本发明实施例的线阵图像读取装置中第二存储器的内部结构示意图；

图13是本发明实施例的线阵图像读取装置中有效信号控制电路的结构示意图；

图14是本发明实施例的线阵图像读取装置中行信号合并控制电路的结构示意图；以及

图15是本发明实施例的线阵图像读取装置中行信号合并控制电路的另一种结构示意图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

实施例1

本发明优选的实施例中提供了一种线阵图像传感器，图3为线阵图像传感器的断面示意图，在图3中，光源1发出光并均匀照射原稿10；透镜2与原稿移动方向垂直设置，用于将原稿的反射光进行聚焦，其中，透镜2原稿移动方向的垂直方向上延伸至整个读取范围，图中箭头方向为原稿移动方向；该线阵图像传感器包括多个传感器芯片3，设置在透镜2的出射光方向，用于接收透镜2聚焦的光，其中，多个传感器芯片3中的每个传感器芯片3表面上设置有用于将光信号转换成电信号的多个感光像素30，多个感光像素30沿直线均匀排列；传感器基板4，用于搭载传感器芯片3；玻璃板5，设置在透镜2上部焦点处，用于放置原稿；壳体6，用于容纳光源1、透镜2、传感器基板4；插座7，设置在传感器基板4上，用于为传感器提供电源及控制信号，以及输出传感器芯片3的信号。其中，上述传感器基板4上搭载的传感器芯片3包括平行设置的两排传感器芯片3，两排传感器芯片的排列方向与原稿的移动方向垂直，第一排的传感器芯片和第二排的传感器芯片交错设置(图3中未示出)，第一排的传感器芯片与相邻的第二排传感器芯片具有至少一个感光像素在平行于原稿移动方向上位于同一直线，第一排的传感器芯片与第二排传感器芯片上的感光像素都在透镜2的有效接收范围之内。

图4为传感器芯片3的结构示意图，其中30为传感器芯片表面上排列成直线的感光像素，这些感光像素能将照射到其表面的光信号转换成电信号，并在内部电路的控制下按顺序向外输出。31为传感器表面上设置的电源及控制信号和输出信号的端口，可通过键合方式与传感器基板4相连。优选的，本实施例采用的是分辨率为1200DPI的传感器芯片，芯片长度为18.3mm，一个芯片上有864个像素。芯片的宽度约为0.3mm。

图5为搭载有传感器芯片3的传感器基板4的俯视示意图。传感器芯片3在传感器基板4上按双排交错方式排列，根据读取方向的不同起始芯片可以从左边开始(从左向右排列)，也可以从右边开始(从右向左排)。本实施例中为从左边开始。奇数位置的传感器芯片用3a表示，偶数位置的传感器芯片用3b表示。传感器基板上共搭载有18个芯片，每个芯片之间的输出信号(用SIG表示)相互独立，分别通过插座7向外输出。插座7中包含SIG1至SIG18共18个输出信号端外还包括向传感器基板提供电源以及对传感器芯片进行控制所需的信号(图中未画出)。

图6是相邻两个传感器芯片交错处的局部放大图。两排传感器芯片3a和3b的间隔距离(亦为两排传感器芯片上的感光像素的间隔距离)为D。在本实施例中D的值与后述使用透镜的内部两排透镜阵列的中心距离的值一致，优选的，D＝0.9mm。

相邻的两个传感器芯片之间相互交错，在本实施例中交错重叠的距离为两个感光像素。相互交错的感光像素数根据实际组装工艺能够达到的精度来确定，如果组装工艺的精度比较低，相邻芯片交错的像素数可以多一些，如果组装工艺的精度比较高，相邻芯片交错的像素数可以少一些。例如组装工艺的精度为±20微米至±40微米左右时，相邻芯片的交错的像素数为两个，即传感器芯片出现最大幅度偏移时，传感器芯片交界处的像素之间也不会出现明显的间隙。

相互重叠的像素读取的信息是重复的，因此信号处理时要将重复的信息去掉，本实施例中将每个传感器芯片的最后两个像素认为是重复的像素，即每个传感器芯片有864个像素，前面的862个为有效像素，最后两个为无效像素。在本实施例中，传感器基板上搭载了18个芯片，共有15552个像素，每个芯片所对应的输出信号及有效像素数及无效像素数如表1所示：(表1中读取位置项的说明表1后面部分)

表1

输出信号	总像素数	有效像素	无效像素	读取位置
					Sig1	1～864	1～862	863，864	21a
Sig2	865～1728	865～1726	1727，1728	21b
					Sig3	1729～2592	1729～2590	2591，2592	21a
Sig4	2593～3456	2593～3454	3455，3456	21b
					Sig5	3457～4320	3457～4318	4319，4320	21a
Sig6	4321～5184	4321～5182	5183，5184	21b
					Sig7	5185～6048	5185～6046	6047，6048	21a
Sig8	6049～6912	6049～6910	6911，6912	21b
					Sig9	6913～7776	6913～7774	7775，7776	21a
Sig10	7777～8640	7777～8638	8639，8640	21b
					Sig11	8641～9504	8641～9502	9503，9504	21a
Sig12	9505～10368	9505～10366	10367，10368	21b
					Sig13	10369～11232	10369～11230	11231，11232	21a
Sig14	11233～12096	11233～12094	12095，12096	21b
					Sig15	12097～12960	12097～12958	12959，12960	21a
Sig16	12961～13824	12961～13822	13823，13824	21b
					Sig17	13825～14688	13825～14686	14687，14688	21a
Sig18	14689～15552	14689～15550	15551，15552	21b

图7是本发明线阵图像传感器的透镜2的断面示意图，透镜2由第一内部透镜阵列21和第二内部透镜阵列22及侧板23构成。其中第一内部透镜阵列21和第二内部透镜阵列22具有相同高度的上焦点位置(读取位置)21a、22a和下焦点位置(成像位置)21b、22b。第一内部透镜阵列21和第二内部透镜阵列22的中心距为0.9mm。两排传感器芯片3a和3b的距离与两排透镜阵列的中心距保持一致可以保证两排传感器芯片获取的光信号强度基本一致，从而保证两排传感器芯片读取的图像质量一致。

优选的，上述双列透镜阵列的透镜也可采用单列阵列的透镜或更多列阵列的透镜，只要两排传感器芯片的感光像素位置都在透镜的有效聚集范围之内即可实现同样的效果。

图8为传感器芯片与透镜及原稿的局部相对结构示意图。透镜2安装于传感器芯片3表面上方，使透镜的下方焦点位置(成像位置)刚好处于传感器芯片3表面，两排传感器芯片3a和3b的距离与两排内部透镜阵列21和22的中心距一致，即传感器芯片3a处于第一内部透镜阵列21的成像位置21b上，传感器芯片3b处于第二内部透镜阵列22的成像位置22b上。原稿置于透镜阵列的上焦点位置上，为了便于区别，将第一内部透镜阵列21的上焦点位置21a所构成的读取位置称为第一读取位置，将第二内部透镜阵列22的上焦点位置22a所构成的读取位置称为第二读取位置。第一读取位置与第二读取位置的间隔距离即为两排传感器芯片的间隔距离D，在本实施例中为0.9mm。在进行图像读取时，处于第一读取位置的原稿信息由内部透镜阵列21聚焦到传感器芯片3a，并由传感器芯片3a转换成电信号并向外输出。处于第二读取位置的原稿信息由内部透镜阵列22聚焦到传感器芯片3b，并由传感器芯片3b转换成电信号并向外输出。

传感器基板4上搭载的传感器芯片3的输出信号是相互独立的，即每个传感器芯片3的输出信号单独通过插座7向外输出，但所有传感器芯片的图像读取过程是按插座7提供的驱动信号按统一时序进行工作的，如图9所示。插座7提供的电源包括传感器芯片的工作电压及光源的工作电压，插座7提供的驱动信号包括传感器芯片工作的时钟信号(CLK)以及行启动信号(SI)等。SIG1至SIG18为18个传感器芯片所对应的输出信号。

优选的，可以将传感器基板4上的传感器芯片3进行分组输出信号，可以分为一组，也可以分为多组，每组传感器芯片中的单体传感器芯片串联连接，每组传感器芯片通过传感器基板4上的插座7向外输出一组信号或多组相互独立的信号，只要在后续数据处理时将每个芯片对应的无效像素对应的信号去除，将两排传感器芯片所对应的图像合成一排即可完成图像读取。

实施例2

本实施例提供了一种线阵图像读取装置，图10是该装置的一种优选的结构框图，如图10所示，该装置包括：光源驱动单元102、数据处理单元104、控制单元106和图像传感器108，其中，图像传感器108的结构如实施例1所示，此处不再赘述。具体来说，光源驱动单元102，与图像传感器108和控制单元106连接，接收来自控制单元106的指令以实现对图像传感器108内部光源的控制；数据处理单元104，与图像传感器108连接，用于接收图像传感器108发送的图像信号，并对图像信号进行处理；控制单元106，与数据处理单元104连接，用于发出控制信号以控制数据处理单元104对图像信号进行处理。

在本发明的一个优选的实施方式中，还提供了一种数据处理单元104的具体的实施方式，如图11所示，数据处理单元104包括：模数转换电路202，与图像传感器108连接，用于将图像传感器108输出的模拟信号转换为数字信号；输出信号补正电路204，与模数转换电路202连接，用于根据第一存储器901中存储的补正系数对数字信号进行补正处理，在本实施例中，使用实施例1的线阵图像传感器，共有18路输出信号，每一路信号中总信号数为864个，这些信号输出给模数转换电路后转换成数字信号，并通过输出信号补正电路204对信号进行补正处理，该过程与现有技术相同，不再赘述；有效信号控制电路206，与输出信号补正电路204连接，用于根据第二存储器902中存储的参数提取图像传感器输出的每一组输出信号中的有效信号，其中，第二存储器902中存储有图像传感器输出的每一组输出信号中包含的感光像素输出的有效信号对应的编码，有效信号对应的编码用于识别有效信号，例如，实施例1中每个传感器芯片有864个像素，前面的862个为有效像素，则有效信号对应的编码为1-862；信号合并控制电路208，与有效信号控制电路206连接，用于根据第三存储器903中存储的行数值N将有效信号控制电路206提取的有效信号合并为一行表征原稿实际位置的信息的信号，其中，行数N值为在当前感光像素的像素数下两排传感器芯片间的距离所对应的扫描的行数值，例如，实施例1中两排传感器芯片的距离为0.9mm，在1200DPI的分辨率下N的值相当于42行的宽度，因此在本实施例中第三存储器903中存储的数据为42。优选的，第二存储器902与第三存储器903为相同类型的存贮器，也可以用同一存储器存储二者的内容。

具体地，上述第二存储器902中贮存了线阵图像传感器每路输出信号的有效信号数，其贮存的数据结构如图12所示，线阵图像传感器有18路信号，因此至少需要有18个贮存区220，每一路信号的总信号数为864个，而根据相邻两个传感器芯片相互交错2个像素的设计，每一路信号的有效信号数如表1给出的862个，因此每个贮存区220中贮存的有效信号数据为862。

此处需要说明的是，上述的862只是作为一个初始值或缺省值使用，传感器芯片组装过程中，由于存在组装偏差，相邻传感器芯片之间不可能全部是重合两个像素的距离，在实际调试过程中可根据相邻传感器芯片交界处的图像质量对每个传感器芯片的有效像素数进行调整。例如某处相邻传感器芯片重合三个像素，则可将上一个芯片的有效像素数调整为861，如果某处相邻传感器芯片的像素刚好没有重合的(最大偏差时)，则可将上一个芯片的有效像素数调整为864。

在本发明的一个优选的实施方式中，还提供了一种有效信号控制电路206的优选的方案，具体地，如图13所示，有效信号控制电路206包括：第一计数电路302，用于对图像传感器输出的每一组输出信号中的信号个数进行计数；比较电路304，与第一计数电路302连接，用于将第一计数电路302的计数的数目和预置的数目进行比较，其中，预置的数目为图像传感器输出的每一组输出信号中有效信号的个数，以实施例1中的图像传感器为例，有效信号的个数为862，因此，预置的数目则为862；输出选择电路306，与比较电路304连接，用在根据比较电路304的比较结果选择信号的输出，其中，在比较电路304比较出第一计数电路的计数的数目小于或等于预置的数目时，将计数结果小于或等于预置的数目对应的信号向下一级输出，在比较电路比较出第一计数电路的计数的数目大于预置的数目时，控制计数结果大于预置的数目对应的信号停止向下一级输出，以实施例1中的图像传感器为例，在第一计数电路302计数的值为1-862时，输出选择电路306将信号送入信号合并控制电路208，当第一计数电路302计数的值大于862时，输出选择电路306控制信号将相应的信号屏蔽，停止向下一级流入。

在本发明的一个优选的实施方式中，还提供了一种信号合并控制电路208合并信号的方案，具体地，图14示出信号合并控制电路208的一种优选的结构示意图，信号合并控制电路208包括：第一数据分配电路402，用于将接收到的有效信号的数据进行分配，其中，将接收到的所用有效信号的数据送入第一存储调用控制电路404中，将接收到的有效信号中属于第一排的传感器芯片读取的数据送入第一合成控制电路406；第一存储调用控制电路404，与第一数据分配电路402连接，用于将第一数据分配电路402分配的数据送入移位寄存器904中第N行的位置，同时将移位寄存器904中原有的数据逐行向前移位一行，并将移位之后移位寄存器904第一行数据中属于第二排的传感器芯片读取的数据送入第一合成控制电路406，其中，移位寄存器904的每一行存储有每个传感器芯片检测到的有效信号，移位寄存器904至少能够贮存第三存储器903所存行数所对应的所有数据，具体地，本实施例中保存的行数为42行，每一行的最大保存的数据个数为15552个，在数据读取过程中，在行启动信号的控制下每次向移位寄存器904中存入一行数据，原来的数据都向前移位一行，移位寄存器904中自始至终保持42行的数据，表2示出移位寄存器904中保存的信号数据的结构；第一合成控制电路406，与第一数据分配电路402和第一存储调用控制电路404连接，用于将第一数据分配电路402送入的数据和第一存储调用控制电路404送入的消除了行间隔之后的数据合并为一行表征原稿实际位置的信息的信号。

表2

行数	芯片1	芯片2	…	芯片17	芯片18
						1	SIG1有效位数的信号	SIG2有效位数的信号	…	SIG17有效位数的信号	SIG18有效位数的信号
2	SIG1有效位数的信号	SIG2有效位数的信号	…	SIG17有效位数的信号	SIG18有效位数的信号
						3	SIG1有效位数的信号	SIG2有效位数的信号	…	SIG17有效位数的信号	SIG18有效位数的信号
4	SIG1有效位数的信号	SIG2有效位数的信号	…	SIG17有效位数的信号	SIG18有效位数的信号
						5	SIG1有效位数的信号	SIG2有效位数的信号	…	SIG17有效位数的信号	SIG18有效位数的信号
…	…	…	…	…	…
						N-4	SIG1有效位数的信号	SIG2有效位数的信号	…	SIG17有效位数的信号	SIG18有效位数的信号
N-3	SIG1有效位数的信号	SIG2有效位数的信号	…	SIG17有效位数的信号	SIG18有效位数的信号
						N-2	SIG1有效位数的信号	SIG2有效位数的信号	…	SIG17有效位数的信号	SIG18有效位数的信号
N-1	SIG1有效位数的信号	SIG2有效位数的信号	…	SIG17有效位数的信号	SIG18有效位数的信号
						N	SIG1有效位数的信号	SIG2有效位数的信号	…	SIG17有效位数的信号	SIG18有效位数的信号

优选的，在上述的方案中，由于接收到的有效信号中属于第一排的传感器芯片读取的数据已经被送入第一合成控制电路406暂存，因此，移位寄存器904无需存储全部有效信号的数据，可以根据需要只存储属于第二排的传感器芯片读取的数据，也可实现同样的效果。

在前述实施方式中，在进行信号合并的过程中，使用移位寄存器904保存待合成的数据，并且只贮存两排传感器芯片间隔行数的数据，本实施例中还提供了另一种信号合并的方案：使用随机存贮器905，贮存一次扫描的全部数据，这时，信号合并控制电路208的结构如图15所示，包括：第二数据分配电路502，用于将接收到的有效信号的数据进行分配，其中，将接收到的有效信号的数据送入第二存储调用控制电路506中，将接收到的有效信号中属于第一排的传感器芯片读取的数据送入第二合成控制电路508；第二计数电路504，与第二数据分配电路502连接，用于对第二数据分配电路502送入第二合成控制电路508的数据的行数进行计数；第二存储调用控制电路506，与第二数据分配电路502连接，用于将第二数据分配电路502分配的数据送入随机寄存器905中逐行保存，同时将随机寄存器中第(M-N+1)行数据中属于第二排的传感器芯片读取的数据送入第二合成控制电路508，其中，M为当前计数单元计数的值，M≥N；第二合成控制电路508，与第二数据分配电路502和第二存储调用控制电路506连接，用于将第二数据分配电路502送入的数据中第M行的数据和第二存储调用控制电路506送入的数据合并为一行表征实际位置信息的信号。

优选的，上述的随机存贮器905中的数据掉电之后会消失，根据使用需求，增加掉电之后数据不会消失的第四存储器，提前将随机存贮器905的数据读入到该第四存储器中。

需要说明的是，上述的方案中对有效信号控制及有效信号行合成控制是在所有信号补正完成之后进行的，但实际上没有严格的先后顺序之分，在信号补正之前进行有效像素信号控制及有效信号行合成控制也具有同样的效果。

从以上的描述中，可以看出，本发明的实施例将图像传感器中传感器芯片采用两排交错排列方式，两排传感器芯片上的感光像素均置于透镜的有效聚焦范围之内，相邻传感器芯片首尾具有相对应的感光像素，使得传感器芯片各个像素之间的距离保持一致。在图像数据处理时，通过设置的两排传感器芯片的间距及每一个传感器芯片的有效输出的数据，将两排传感器芯片所读取的数据换算成一行实际位置所对应的完整数据信号，上述方案的实施有效的解决了相关技术中线阵图像传感器的传感器芯片之间组装时存在着间隙导致图像读取时图像信息丢失问题，提高了图像的读取质量。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种线阵图像读取装置，其特征在于，包括：光源驱动单元、数据处理单元、控制单元和图像传感器，其中，

所述光源驱动单元，与所述图像传感器和所述控制单元连接，用于接收来自所述控制单元的指令以实现对所述图像传感器内部光源的控制；

所述数据处理单元，与所述图像传感器连接，用于接收图像传感器发送的图像信号，并对所述图像信号进行处理；

所述控制单元，与所述数据处理单元连接，用于发出控制信号以控制所述数据处理单元对所述图像信号进行处理，

其中，所述数据处理单元包括：

模数转换电路，与所述图像传感器连接，用于将所述图像传感器输出的模拟信号转换为数字信号；

输出信号补正电路，与所述模数转换电路连接，用于根据第一存储器中存储的补正系数对所述数字信号进行补正处理；

有效信号控制电路，与所述输出信号补正电路连接，用于根据第二存储器中存储的参数提取所述图像传感器输出的每一组输出信号中的有效信号，其中，所述第二存储器中存储的参数包括所述图像传感器输出的每一组输出信号中包含的感光像素输出的有效信号对应的编码，所述有效信号对应的编码用于识别有效信号；

信号合并控制电路，与所述有效信号控制电路连接，用于根据第三存储器中存储的行数值N将所述有效信号控制电路提取的有效信号合并为一行表征原稿实际位置的信息的信号，其中，所述行数值N为在当前感光像素的像素数下两排传感器芯片在原稿的移动方向上的距离所对应的扫描的行数值，

所述图像传感器包括：

光源(1)，用于照射原稿；

透镜(2)，与原稿移动方向垂直设置，用于将原稿的反射光进行聚焦；

多个传感器芯片(3)，设置在所述透镜(2)的出射光方向，用于接收所述透镜(2)聚焦的光，其中，所述多个传感器芯片(3)中的每个传感器芯片(3)表面上设置有用于将光信号转换成电信号的多个感光像素(30)，所述多个感光像素(30)沿直线均匀排列；

传感器基板(4)，用于搭载所述多个传感器芯片(3)；

插座(7)，设置在所述传感器基板(4)上，用于为传感器提供电源及控制信号，以及输出所述传感器芯片(3)的信号，

其特征在于，

所述传感器基板(4)上搭载的传感器芯片(3)包括平行设置的两排传感器芯片(3)，所述两排传感器芯片的排列方向与原稿的移动方向垂直，其中，第一排的传感器芯片和第二排的传感器芯片交错设置，第一排的传感器芯片与相邻的第二排传感器芯片具有至少一个感光像素(30)在平行于原稿移动方向上位于同一直线；

所述第一排的传感器芯片(3)与第二排传感器芯片(3)上的感光像素(30)在所述透镜(2)的有效接收范围之内，

所述透镜(2)为包括第一排透镜和第二排透镜的双排透镜阵列结构，所述第一排的传感器芯片(3)上感光像素(30)的中心线和第二排传感器芯片(3)上感光像素(30)的中心线分别与所述第一排透镜的中心线和所述第二排透镜的中心线重合，并处于所述第一排透镜和所述第二排透镜的焦点上。

2.根据权利要求1所述的装置，其特征在于，所述有效信号控制电路包括：

第一计数电路，用于对所述图像传感器输出的每一组输出信号中的信号个数进行计数；

比较电路，与所述第一计数电路连接，用于将所述第一计数电路的计数的数目和预置的数目进行比较，其中，预置的数目为所述图像传感器输出的每一组输出信号中有效信号的个数；

输出选择电路，与所述比较电路连接，用在根据所述比较电路的比较结果选择信号的输出，其中，在所述比较电路比较出所述第一计数电路的计数的数目小于或等于预置的数目时，将计数结果小于或等于所述预置的数目对应的信号向下一级输出，在所述比较电路比较出所述第一计数电路的计数的数目大于预置的数目时，控制计数结果大于所述预置的数目对应的信号停止向下一级输出。

3.根据权利要求1或2所述的装置，其特征在于，所述信号合并控制电路包括：

第一数据分配电路，用于将接收到的所有有效信号的数据进行分配，其中，将接收到的所有有效信号的数据送入第一存储调用控制电路中，将接收到的有效信号中属于所述第一排的传感器芯片读取的数据送入第一合成控制电路；

所述第一存储调用控制电路，与所述第一数据分配电路连接，用于将所有有效信号的数据送入移位寄存器中第N行的位置，同时将所述移位寄存器中原有的数据逐行向前移位一行，并将移位之后所述移位寄存器第一行数据中属于所述第二排的传感器芯片读取的数据送入所述第一合成控制电路，其中，所述移位寄存器的每一行存储有每个传感器芯片检测到的有效信号；

所述第一合成控制电路，与所述第一数据分配电路和所述第一存储调用控制电路连接，用于将所述第一数据分配电路送入的数据和所述第一存储调用控制电路送入的数据合并为一行表征原稿实际位置的信息的信号。

4.根据权利要求1所述的装置，其特征在于，所述信号合并控制电路包括：

第二数据分配电路，用于将接收到的所有有效信号的数据进行分配，其中，将接收到的所有有效信号的数据送入第二存储调用控制电路中，将接收到的有效信号中属于所述第一排的传感器芯片读取的数据送入第二合成控制电路；

第二计数电路，与所述第二数据分配电路连接，用于对所述第二数据分配电路送入所述第二合成控制电路的数据的行数进行计数；

所述第二存储调用控制电路，与所述第二数据分配电路连接，用于将所有有效信号的数据送入随机寄存器中逐行保存，同时将所述随机寄存器中第(M-N+1)行数据中属于所述第二排的传感器芯片读取的数据送入所述第二合成控制电路，其中，所述M为当前计数单元计数的值，M≥N；

所述第二合成控制电路，与所述第二数据分配电路和所述第二存储调用控制电路连接，用于将所述第二数据分配电路送入的数据中第M行的数据和所述第二存储调用控制电路送入的数据合并为一行表征原稿实际位置信息的信号。

5.根据权利要求4所述的装置，其特征在于，所述信号合并控制电路还包括：

第四存储器，用于存储所述随机寄存器中的数据，其中，所述第四存储器存储的数据在掉电之后不会消失。

6.根据权利要求1所述的装置，其特征在于，每个传感器芯片(3)通过传感器基板(4)上的插座(7)向外输出相互独立的信号。

7.根据权利要求1所述的装置，其特征在于，所述传感器基板(4)上的传感器芯片(3)包括一组或多组传感器芯片，每组传感器芯片中的单体传感器芯片串联连接，每组传感器芯片通过传感器基板(4)上的插座(7)向外输出一组信号或多组相互独立的信号。