CN102819706B - 在现有嵌入式设备上实现可信嵌入式系统的装置和方法 - Google Patents

Abstract

本发明公开了一种基于安全模块的可信嵌入式系统，解决的技术问题是提高现有嵌入式设备的安全性。本发明的可信嵌入式系统包括嵌入式设备和安全模块，嵌入式设备和安全模块通过串行总线物理连接；其中：嵌入式设备是为实现特定功能的嵌入式系统平台；安全模块以FPGA片上系统为核心，为嵌入式设备提供数据的加解密运算和完整性度量等功能，提高嵌入式设备从启动到运行过程的安全性。本发明与现有技术相比，未给嵌入式设备增加额外的程序存储器，且不需要改动嵌入式设备原有的硬件结构，安全模块电路构成简单，灵活性强，应用方式简单，易于实现，具有普遍适用性。

Description

在现有嵌入式设备上实现可信嵌入式系统的装置和方法

技术领域

本发明涉及信息安全领域和嵌入式系统应用领域，特别涉及一种在现有嵌入式设备上实现可信嵌入式系统的方法和装置。

背景技术

随着嵌入式微处理器的处理能力日益增强，嵌入式设备得到了越来越广泛的应用。但是嵌入式设备的安全问题没有得到足够的重视和针对性的解决，安全问题变得越来越突出。可信计算是信息安全领域的一个新的发展方向，它的总体目标是提高计算系统的安全性。可信计算的基本思想是：首先在计算机系统中建立一个信任根，再建立一条信任链，从信任根开始到硬件平台，到操作系统，再到上层应用，一级测量认证一级，一级信任一级，把这种信任扩展到整个计算机系统，从而确保整个计算机系统的可信。由于嵌入式系统是从通用计算机系统中进行软硬件裁剪得到的，因此可以将可信计算的思想引入到嵌入式系统中，从而从根本上提高嵌入式系统的安全性。

现有技术在嵌入式设备上实现可信计算大多采用可信计算模块TPM或者TCM芯片，利用FPGA进行接口转换和逻辑控制等。同时，考虑到嵌入式设备的安全启动问题，将嵌入式设备中的嵌入式微处理器和程序存储器割裂开来。系统上电后，由FPGA控制嵌入式微处理器访问程序存储器。这种做法便于TPM（或TCM）对程序存储器中的引导程序及操作系统内核等进行完整性度量，从而实现安全启动。但是，显然这种做法需要对嵌入式设备进行硬件系统上的重新设计，因此在不改变嵌入式设备硬件结构的前提下，它不能够完成在嵌入式设备上实现可信计算的目标。TPM（或TCM）芯片是针对通用计算机系统设计的，不具备嵌入式系统通常具备的总线接口，因此必须利用硬件或者软件进行不同总线协议的接口转换，这也就增加了应用的复杂性。

因此急需一种具有普遍适用性，应用方式简单且易于实现的安全模块在现有嵌入式设备中实现可信嵌入式系统。

发明内容

有鉴于此，本发明所要解决的技术问题是提供一种基于FPGA设计实现的安全模块在现有嵌入式设备中实现可信嵌入式系统。

本发明的目的之一是提出一种在现有嵌入式设备上实现可信嵌入式系统的装置；本发明的目的之二是提出一种在现有嵌入式设备上实现可信嵌入式系统的方法。

本发明的目的之一是通过以下技术方案来实现的：

本发明提供的在现有嵌入式设备上实现可信嵌入式系统的装置，包括嵌入式设备和安全模块；

所述嵌入式设备包括嵌入式微处理器、程序存储器和第一通信接口；所述嵌入式微处理器为嵌入式设备的执行控制单元；所述程序存储器存储嵌入式设备的引导程序、操作系统内核和文件系统；所述第一通信接口用于嵌入式设备与外部进行数据通信；所述程序存储器和第一通信接口分别与嵌入式微处理器连接；

所述安全模块包括FPGA片上系统、存储器、第二通信接口和状态指示电路；所述FPGA片上系统实现安全模块的计算与控制功能；所述存储器包括非易失性存储器和易失性存储器，用于存储安全模块的程序和数据；所述第二通信接口用于安全模块与嵌入式设备之间的数据通信；所述状态指示电路用于指示安全模块的运行状态；所述存储器、第二通信接口和状态指示电路分别与FPGA片上系统连接；

所述嵌入式设备的第一通信接口与安全模块的第二通信接口进行物理连接。

进一步，所述FPGA片上系统包括微处理器、密码模块和内部存储器，

所述微处理器采用NiosII软核处理器，在FPGA芯片内部定制实现，用于控制FPGA片上系统的其他组成模块及整个安全模块的数据流向； 

所述密码模块，用于完成数据加解密运算、数据完整性度量和随机数的产生；

所述内部存储器，用于存储特殊敏感数据；

所述微处理器、密码模块和内部存储器分别与内部总线连接。

进一步，所述密码模块包括加解密运算单元、摘要运算单元和随机数发生器；

所述加解密运算单元，用于对特定的数据摘要进行加解密处理；

所述摘要运算单元，用于对嵌入式设备的引导程序、操作系统内核和应用程序的数据进行摘要计算，分别得到160位的数据摘要；

所述随机数发生器，用于为加解密运算单元提供32位随机数；

所述加解密运算单元、摘要运算单元和随机数发生器与微处理器连接。

进一步，所述摘要运算单元包括SHA-1模块，所述SHA-1模块包括输入模块、数据填充模块、Wt生成模块、核心计算模块、控制模块和输出模块；

所述输入模块，用于将消息数据按消息块输入到SHA-1模块中；

所述数据填充模块，用于原始消息的数据填充；

所述Wt生成模块，用于将512位的消息块数据扩展成80个字；

所述核心计算模块，用于进行SHA-1的迭代运算并输出消息摘要；

所述控制模块，用于为数据填充模块，生成模块和核心计算模块提供控制信号；

所述输出模块，用于将160位的消息摘要按照32位进行输出；

进一步，所述加解密运算单元中的密钥长度为1024位；所述摘要运算单元的SHA-1算法中所得到的数据摘要为160位数据摘要；所述随机数发生器为产生32位随机数的随机数发生器。

本发明的目的之二是通过以下技术方案来实现的：

本发明提供的在现有嵌入式设备上实现可信嵌入式系统的方法，包括以下步骤：

S1：将嵌入式设备和安全模块通过串行总线物理连接；

S2：嵌入式设备上电后与安全模块进行交互验证；

S3：在交互验证结束后依次逐级对嵌入式设备启动过程的程序数据进行完整性度量，实现嵌入式设备的安全启动；

S4：在嵌入式设备安全启动后对应用程序进行完整性度量，通过验证后予以执行。

进一步，所述交互验证具体过程包括以下步骤：

S21：安全模块接收应答信号并验证应答信号是否接收成功，如果没有接收成功则循环向嵌入式设备发出交互验证命令；

S22：嵌入式设备接收并检查交互验证命令是否接收成功，如果接收成功后则向安全模块给出交互验证应答信号，否则继续等待接收交互验证命令；

S23：安全模块接收应答信号并验证应答信号是否正确，如果正确则向嵌入式设备发出交互验证正确信号；

S24：嵌入式设备接收安全模块的交互验证正确性信号，嵌入式设备与安全模块的交互验证过程结束。

进一步，所述完整性度量具体包括以下步骤：

S31：安全模块接收嵌入式设备的操作命令；

S32：对操作命令进行命令解析并判断完整性度量操作命令是否合法；

S33：如果操作命令合法，则安全模块给出应答信号，指示已经完成摘要计算准备；

S34：安全模块接收嵌入式设备的数据包；

S35：安全模块根据数据包的特征进行数据提取；

S36：将数据包中的有效数据送入摘要计算单元进行摘要运算；

S37：安全模块对摘要运算结果进行正确性验证，若验证结果正确，安全模块则给出完整性度量正确信号。

进一步，所述嵌入式设备的引导程序、操作系统内核和应用程序的160位数据摘要的加解密处理是通过RSA算法来实现的，所述加解密运算中的密钥长度为1024位；所述摘要运算采用SHA-1算法来实现的，所述SHA-1算法中所得到的数据摘要为160位数据摘要。

本发明与现有技术相比，在现有嵌入式设备的基础上加入安全模块，在不改变嵌入式设备硬件的前提下，未给嵌入式设备增加额外的程序存储器，且不需要改动嵌入式设备原有的硬件结构，通过串行通信接口将安全模块与嵌入式设备相连接，完成安全模块在嵌入式设备上的应用，利用安全模块提供的安全功能实现嵌入式设备的可信计算功能，安全模块电路构成简单，灵活性强，应用方式简单，易于实现，具有普遍适用性。

本发明具有如下的优点及效果：

第一，安全模块的核心部分是通过FPGA设计实现，由微处理器和密码模块等构成一个FPGA片上系统。因此安全模块能够根据不同嵌入式设备的应用需求进行修改，电路硬件构成简单，灵活性强。

第二，嵌入式设备不需要进行硬件结构上的重新设计，安全模块仅通过串行通信接口连接到嵌入式设备上，应用方式简单，具有普遍适用性。同时，串行通信接口采用UART和USB两种形式，满足不同的通信速率要求。

第三，嵌入式设备上电后从原有硬件的程序存储器运行，通过与安全模块交互验证后进行逐级完整性度量，实现嵌入式设备的安全启动。相比于在嵌入式设备外增加程序存储器进行总线仲裁的做法，此方法更简单有效，易于实现。

本发明的其它优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其它优点可以通过下面的说明书，权利要求书，以及附图中所特别指出的结构来实现和获得。

附图说明

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：

图1为本发明实施例提供的可信嵌入式系统总体框图；

图2为本发明实施例提供的安全模块FPGA片上系统的结构框图；

图3为本发明实施例提供的嵌入式设备与安全模块交互验证流程图；

图4为本发明实施例提供的安全模块进行完整性度量流程图；

图5为本发明实施例提供的SHA-1模块的结构框图。

具体实施方式

以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。

图1为本发明实施例提供的可信嵌入式系统总体框图，图2为本发明实施例提供的安全模块FPGA片上系统的结构框图，图3为本发明实施例提供的嵌入式设备与安全模块交互验证流程图，图4为本发明实施例提供的安全模块进行完整性度量流程图。

如图1所示：本发明提供的在现有嵌入式设备上实现可信嵌入式系统的装置，包括嵌入式设备和安全模块；

所述嵌入式设备主要包括嵌入式微处理器、程序存储器和第一通信接口；所述嵌入式微处理器为嵌入式设备的执行控制单元；所述程序存储器存储嵌入式设备的引导程序、操作系统内核和文件系统；所述第一通信接口用于嵌入式设备与外部进行数据通信，所述程序存储器和第一通信接口分别与嵌入式微处理器连接；

所述安全模块包括FPGA片上系统、存储器、第二通信接口和状态指示电路；所述FPGA片上系统实现安全模块的计算与控制功能；所述存储器包括非易失性存储器和易失性存储器，用于存储安全模块的程序和数据；所述通信接口用于安全模块与嵌入式设备之间的数据通信；所述状态指示电路用于指示安全模块的运行和验证状态，所述存储器、第二通信接口和状态指示电路分别与FPGA片上系统连接；

所述安全模块的第一通信接口与嵌入式设备的第二通信接口通过串行总线物理连接。

嵌入式设备为DaVinci数字媒体处理平台，此平台是以高性能TMS320C64x系列DSP为核心的SoC，可以从DSP与ARM内核进行定制，包括符合消费类产品规范的硬件加速器以及音频、视频外设，其中嵌入式微处理器为数字媒体处理器DM6446；程序存储器为NAND FLASH，用于存储嵌入式设备的引导程序、操作系统内核和文件系统等内容。

所述安全模块由FPGA片上系统、存储器和通信接口组成，FPGA芯片为Cyclone IV器件EP4CE15F17C8，存储器包括FLASH、SDRAM和SRAM，通信接口为串行通信接口，包括UART和USB。

所述FPGA片上系统包括微处理器、密码模块和内部存储器，

所述微处理器采用NiosII软核处理器，在FPGA芯片内部定制实现，用于控制FPGA片上系统的其他组成模块及整个安全模块的数据流向； 

所述密码模块，用于完成数据加解密运算、数据完整性度量和随机数的产生；

所述内部存储器，用于存储特殊敏感数据；

所述微处理器、密码模块和内部存储器分别与内部总线连接。

如图2所示，安全模块中的FPGA芯片构成一个片上系统，包含NiosII处理器、密码模块、片内存储器和内部总线等组件。NiosII处理器是32位的软核处理器，作为安全模块的控制单元，用于控制密码模块运行和安全模块的数据流向。密码模块包括SHA-1模块、RSA模块和随机数发生器模块。SHA-1模块根据SHA-1安全散列算法对输入数据进行散列计算，生成160位的数据摘要；RSA模块利用1024位RSA公钥密码算法对数据进行加密和解密运算；随机数发生器模块用于产生32位随机数。片内存储器包括内部ROM和内部RAM，在FPGA内部由逻辑资源实现，用于存储安全模块中的敏感数据。除此以外，FPGA芯片内部还包括安全模块外部存储器控制器和通信接口模块等。FPGA内部所有组成模块通过Avalon总线构成一个完整的片上系统。

所述密码模块包括加解密运算单元、摘要运算单元和随机数发生器；

所述加解密运算单元，用于对特定的数据摘要进行加解密处理；

所述摘要运算单元，用于嵌入式设备的引导程序、操作系统内核和应用程序的数据进行摘要计算，分别得到160位的数据摘要； 

所述随机数发生器，用于为加解密运算单元提供32位随机数；

所述加解密运算单元、摘要运算单元和随机数发生器与微处理器连接。

图5为本发明实施例提供的SHA-1模块的结构框图，如图所示，所述摘要运算单元包括SHA-1模块，所述SHA-1模块包括输入模块、数据填充模块、Wt生成模块、核心计算模块、控制模块和输出模块；

所述输入模块，用于将消息数据按消息块输入到SHA-1模块中；

所述数据填充模块，用于原始消息的数据填充；

所述Wt生成模块，用于将512位的消息块数据扩展成80个字；

所述核心计算模块，用于进行SHA-1的迭代运算并输出消息摘要；

所述控制模块，用于为数据填充模块，生成模块和核心计算模块提供控制信号；

所述输出模块，用于将160位的消息摘要按照32位进行输出。

本发明在DaVinci数字媒体处理平台（以下简称为DaVinci平台）上实现可信嵌入式系统的方法，具体过程是：

1）将安全模块通过UART串行通信接口与DaVinci平台进行连接；

2）用户给DaVinci平台和安全模块上电，DaVinci平台执行RBL读取NAND FLASH中的UBL到内存中并执行UBL，进行基本设备初始化，进入步骤3）；

3）DaVinci平台设备初始化完成，等待安全模块的交互验证命令。DaVinci平台检查交互验证命令的正确性，验证正确后则给出交互验证应答信号，否则继续等待。安全模块上电初始化结束后，循环向外发送交互验证命令，同时进行应答信号的接收与验证。当接收到正确的应答信号后，说明DaVinci平台已完成初始化工作并成功接收交互验证命令，此时停止发送交互验证命令，同时给出交互验证正确信号，进入步骤4）。安全模块未接收到应答信号时，继续循环发送交互验证命令；安全模块接收到应答信号并验证错误，则发出错误警告，提示用户当前DaVinci平台存在风险；当安全模块内接收应答信号超时，即安全模块未能在规定时间内成功接收交互验证命令，说明DaVinci平台未能按照预定方式进行初始化及交互验证工作，则安全模块发出超时警告，提示用户当前DaVinci平台存在风险。

4）DaVinci平台接收安全模块的交互验证正确性信号，DaVinci平台与安全模块的交互验证过程结束，进入步骤5）； 

5）DaVinci平台向安全模块发送引导程序摘要计算命令；安全模块在规定时间内接收摘要计算命令，同时给出应答信号，指示安全模块已经完成摘要计算准备，进入步骤6）；如果安全模块在规定时间未能成功接收引导程序摘要计算命令，则发出警告，提示用户DaVinci平台未按预定方式运行，存在风险。

6）DaVinci平台接收安全模块的摘要计算应答信号，读取NAND FLASH中的U-boot引导程序数据并将其以数据包的形式发送到安全模块；安全模块接收DaVinci平台的数据包，并根据数据包的特征进行数据提取，将提取到的引导程序数据送入摘要计算单元进行摘要运算。摘要运算完成后对运算结果进行正确性验证。若验证结果正确，说明DaVinci平台引导程序完整，则向DaVinci平台发送引导程序完整信号，进入步骤7），否则发出警告，提示用户DaVinci平台的引导程序完整性度量未通过。

7）DaVinci平台接收安全模块发出的引导程序完整信号，加载运行引导程序，进入步骤8）；若DaVinci平台接收到引导程序完整性度量错误信号，则进入步骤5）继续进行引导程序的完整性度量。

8）DaVinci平台向安全模块发送操作系统内核摘要计算命令，安全模块在规定时间内接收摘要计算命令，同时给出应答信号，指示安全模块已经完成摘要计算准备，进入步骤9）；如果安全模块在规定时间未能成功接收操作系统内核摘要计算命令，则发出警告，提示用户DaVinci平台未按预定方式运行，存在风险。

9）DaVinci平台接收安全模块的摘要计算应答信号，读取NAND FLASH中操作系统内核数据并将其以数据包的形式发送到安全模块；安全模块接收DaVinci平台的数据包，并根据数据包的特征进行数据提取，将提取到的操作系统内核数据送入摘要计算单元进行摘要运算。摘要运算完成后对运算结果进行正确性验证。若验证结果正确，说明DaVinci平台操作系统内核完整，则向DaVinci平台发送操作系统内核完整信号，进入步骤10），否则发出警告，提示用户DaVinci平台的操作系统内核完整性度量未通过。

10）DaVinci平台接收安全模块发出操作系统内核完整信号，加载运行操作系统内核，完成DaVinci平台的启动，进入步骤11）；

11）DaVinci平台启动完成后，操作系统将需要执行的应用程序数据发送给安全模块；安全模块对接收到的数据进行摘要计算，同时对运算结果进行正确性验证；安全模块验证应用程序数据完整后，向DaVinci平台发送验证正确信号，否则发出警告，提示用户该应用程序完整性度量未通过，存在风险。

本发明所述的正确性验证，操作步骤是：

1）安全模块根据摘要计算命令，读取配置过程中存储在NAND FLASH中指定位置处的加密原始摘要数据；

2）安全模块利用RSA模块对读取的数据进行解密处理；

3）安全模块将摘要计算结果与解密后的原始摘要数据进行比对，若比对一致则为验证正确，否则为验证错误。

本发明所述的配置过程，操作步骤是：

1）安全模块对DaVinci平台的引导程序、操作系统内核和应用程序的数据进行摘要计算，分别得到160位的数据摘要；

2）安全模块利用RSA模块对得到的160位数据摘要分别进行加密处理；

3）安全模块将加密后的原始摘要数据存储到NAND FLASH中的指定位置。

以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.在现有嵌入式设备上实现可信嵌入式系统的装置，其特征在于：包括嵌入式设备和安全模块；

所述嵌入式设备包括嵌入式微处理器、程序存储器和第一通信接口；所述嵌入式微处理器为嵌入式设备的执行控制单元；所述程序存储器存储嵌入式设备的引导程序、操作系统内核和文件系统；所述第一通信接口用于嵌入式设备与外部进行数据通信；所述程序存储器和第一通信接口分别与嵌入式微处理器连接；

所述安全模块包括FPGA片上系统、存储器、第二通信接口和状态指示电路；所述FPGA片上系统实现安全模块的计算与控制功能；所述存储器包括非易失性存储器和易失性存储器，用于存储安全模块的程序和数据；所述第二通信接口用于安全模块与嵌入式设备之间的数据通信；所述状态指示电路用于指示安全模块的运行状态；所述存储器、第二通信接口和状态指示电路分别与FPGA片上系统连接；

所述嵌入式设备的第一通信接口与安全模块的第二通信接口进行物理连接；

所述FPGA片上系统包括微处理器、密码模块和内部存储器；

所述微处理器采用NiosII软核处理器，在FPGA芯片内部定制实现，用于控制FPGA片上系统的其他组成模块及整个安全模块的数据流向；

所述密码模块，用于完成数据加解密运算、数据完整性度量和随机数的产生；

所述内部存储器，用于存储特殊敏感数据；

所述微处理器、密码模块和内部存储器分别与内部总线连接；

所述密码模块包括加解密运算单元、摘要运算单元和随机数发生器；

所述加解密运算单元，用于对特定的数据摘要进行加解密处理；

所述摘要运算单元，用于对嵌入式设备的引导程序、操作系统内核和应用程序的数据进行摘要计算，分别得到160位的数据摘要；

所述随机数发生器，用于为加解密运算单元提供32位随机数；

所述加解密运算单元、摘要运算单元和随机数发生器与微处理器连接；

所述特殊敏感数据为加密的原始摘要数据。

2.根据权利要求1所述的在现有嵌入式设备上实现可信嵌入式系统的装置，其特征在于：所述摘要运算单元包括SHA-1模块，所述SHA-1模块包括输入模块、数据填充模块、Wt生成模块、核心计算模块、控制模块和输出模块；

所述输入模块，用于将消息数据按消息块输入到SHA-1模块中；

所述数据填充模块，用于原始消息的数据填充；

所述Wt生成模块，用于将512位的消息块数据扩展成80个字；

所述核心计算模块，用于进行SHA-1的迭代运算并输出消息摘要；

所述控制模块，用于为数据填充模块，生成模块和核心计算模块提供控制信号；

所述输出模块，用于将160位的消息摘要按照32位进行输出。

3.根据权利要求2所述的在现有嵌入式设备上实现可信嵌入式系统的装置，其特征在于：所述加解密运算单元中的密钥长度为1024位；所述摘要运算单元的SHA-1算法中所得到的数据摘要为160位数据摘要；所述随机数发生器产生32位随机数的随机数发生器。

4.在现有嵌入式设备上实现可信嵌入式系统的方法，其特征在于：包括以下步骤：

S1：将嵌入式设备和安全模块通过串行总线物理连接；

S2：嵌入式设备上电后与安全模块进行交互验证；

S3：在交互验证结束后依次逐级对嵌入式设备启动过程的程序数据进行完整性度量，实现嵌入式设备的安全启动；

S4：在嵌入式设备安全启动后对应用程序进行完整性度量，通过验证后予以执行；

所述交互验证具体过程包括以下步骤：

S21：安全模块接收应答信号并验证应答信号是否接收成功，如果没有接收成功则循环向嵌入式设备发出交互验证命令；

S22：嵌入式设备接收并检查交互验证命令是否接收成功，如果接收成功后则向安全模块给出交互验证应答信号，否则继续等待接收交互验证命令；

S23：安全模块接收应答信号并验证应答信号是否正确，如果正确则向嵌入式设备发出交互验证正确信号；

S24：嵌入式设备接收安全模块的交互验证正确性信号，嵌入式设备与安全模块的交互验证过程结束；

所述完整性度量具体包括以下步骤：

S31：安全模块接收嵌入式设备的操作命令；

S32：对操作命令进行命令解析并判断完整性度量操作命令是否合法；

S33：如果操作命令合法，则安全模块给出应答信号，指示已经完成摘要计算准备；

S34：安全模块接收嵌入式设备的数据包；

S35：安全模块根据数据包的特征进行数据提取；

S36：将数据包中的有效数据送入摘要计算单元进行摘要运算；

S37：安全模块对摘要运算结果进行正确性验证，若验证结果正确，安全模块则给出完整性度量正确信号。

5.根据权利要求4所述的在现有嵌入式设备上实现可信嵌入式系统的方法，其特征在于：所述嵌入式设备的引导程序、操作系统内核和应用程序的160位数据摘要的加解密处理是通过RSA算法来实现的，所述加解密运算中的密钥长度为1024位；所述摘要运算采用SHA-1算法来实现的，所述SHA-1算法中所得到的数据摘要为160位数据摘要。