CN102749510A - 一种进行多通道数字频率测量的方法及fpga装置 - Google Patents

Abstract

本发明实施例提供一种进行多通道数字频率测量的方法及FPGA装置，所述进行多通道数字频率测量的方法包括：通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；利用所述FPGA中的频率计数模块对所述测量信号进行计数测量，获取测量结果；将所述测量结果上报给上位机。所述进行多通道数字频率测量的FPGA装置包括：频率计数模块，用于通过FPGA获取多通道被测仪器的测量信号，并对所述测量信号进行计数测量，获取测量结果；串口通信模块，用于将所述测量结果上报给上位机。本发明实施例可以提供一种以较低成本实现多通道数字频率计的技术实现方案，具有可操作性强、体系结构逻辑单元灵活、集成度高等特点，可以填补我国石油仪器多通道频率检测的空白。

Description

一种进行多通道数字频率测量的方法及FPGA装置

技术领域

本发明涉及仪器数字检测技术领域，尤其涉及一种进行多通道数字频率测量的方法及FPGA装置。

背景技术

多通道数字频率计在天文学、物理学以及生物医学等许多领域均有应用，作为石油仪器的检测设备在石油石化行业中也具有很大的应用空间。随着石油仪器设备自主研发的深入，国内适用井下工作环境的压力计、温度计等传感器产品快速发展，同时对相应的石油仪器检测设备需求也大幅增加，由于市场缺乏配套的检测设备造成国产石油仪器成品检验效率低下。

多通道数字频率计作为石油仪器的检测设备在石油石化行业中应用市场尤为宽广。以往我国石油石化领域中的高精尖仪器设备主要依赖进口国外石油仪器生产厂商的产品，往往是价格昂贵，大幅度的增加了生产成本。随着近几年国家关于研发我国自主知识产权的鼓励政策出台，加大自主研发石油仪器设备的投入，带动起国内井下耐高温耐高压高精度压力、温度计等井下仪器研发领域的快速发展，因此，对于相应的石油仪器检测设备的需求也大幅增加，由于市场相关配套的检测设备匮乏造成国产石油仪器成品检验的效率低下。较之其他多通道数字频率计实现，现有技术存在一种多通道数字频率计，其为使用整型电路，通过闸门电路、计时器、单片机等技术实现多通道数字频率计的技术方案，但其为定制电路，存在成本高，而门电路数目有限的缺点。

综上可见，如何以较低成本实现多通道数字频率计，这是目前亟待解决的一个技术问题。

发明内容

本发明实施例提供一种进行多通道数字频率测量的方法及FPGA装置，以提供一种以较低成本实现多通道数字频率计的技术实现方案。

一方面，本发明实施例提供了一种进行多通道数字频率测量的方法，所述进行多通道数字频率测量的方法包括：

通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；

利用所述FPGA中的频率计数模块对所述测量信号进行计数测量，获取测量结果；

将所述测量结果上报给上位机。

优选的，在本发明一实施例中，所述通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号之前，所述方法还包括：利用所述FPGA中的译码模块获取测量控制命令；根据所述测量控制命令控制多通道输入通道进行选定导通，以获取多通道被测仪器的测量信号。

优选的，在本发明一实施例中，所述利用所述FPGA中的频率计数模块对所述测量信号进行计数测量之前，所述方法还包括：利用所述FPGA中的中值滤波模块对获取的所述测量信号进行滤波处理，以去除信号噪声。

优选的，在本发明一实施例中，所述利用所述FPGA中的中值滤波模块对获取的所述测量信号进行滤波处理，包括：利用所述FPGA中的中值滤波模块，通过数字逻辑电路，采用中值滤波方法对获取的所述测量信号进行滤波处理。

优选的，在本发明一实施例中，所述采用中值滤波方法对获取的所述测量信号进行滤波处理，包括：以7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或1置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决：若结果大于半数，则输出端口输出1；如小于表决数的一半，则输出端口输出0；每一次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。

另一方面，本发明实施例提供了一种进行多通道数字频率测量的FPGA装置，所述进行多通道数字频率测量的FPGA装置包括：

频率计数模块，用于通过FPGA获取多通道被测仪器的测量信号，并对所述测量信号进行计数测量，获取测量结果；

串口通信模块，用于将所述测量结果上报给上位机。

优选的，在本发明一实施例中，所述进行多通道数字频率测量的FPGA装置还包括：译码模块和控制器模块，在所述频率计数模块通过FPGA获取多通道被测仪器的测量信号之前，所述译码模块获取所述控制器模块测量控制命令，根据所述测量控制命令控制多通道输入通道进行选定导通，以获取多通道被测仪器的测量信号。

优选的，在本发明一实施例中，所述进行多通道数字频率测量的FPGA装置还包括：中值滤波模块，在所述频率计数模块利用所述FPGA中的频率计数模块对所述测量信号进行计数测量之前，所述中值滤波模块对获取的所述测量信号进行滤波处理，以去除信号噪声。

优选的，在本发明一实施例中，所述中值滤波模块，用于利用所述FPGA中的中值滤波模块，通过数字逻辑电路，采用中值滤波方法对获取的所述测量信号进行滤波处理。

优选的，在本发明一实施例中，所述中值滤波模块，进一步用于以7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或1置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决：若结果大于半数，则输出端口输出1；如小于表决数的一半，则输出端口输出0；一次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。

上述技术方案具有如下有益效果：因为采用通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；利用所述FPGA中的频率计数模块对所述测量信号进行计数测量，获取测量结果；将所述测量结果上报给上位机的技术手段，所以达到了如下技术效果：提供了一种以较低成本实现多通道数字频率计的技术实现方案。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一种进行多通道数字频率测量的方法流程图；

图2为本发明实施例一种进行多通道数字频率测量的FPGA装置结构示意图；

图3是本发明应用实例FPGA系统功能方框结构示意图；

图4是本发明应用实例控制器模块结构示意图；

图5是本发明应用实例控制器模块主程序流程图；

图6是本发明应用实例频率计数模块结构示意图；

图7是本发明应用实例精确计数频率计主控结构图；

图8是本发明应用实例仿真时序图；

图9是本发明应用实例中值滤波模块结构示意图；

图10是本发明应用实例中值滤波模块图逻辑电路示意图；

图11是本发明应用实例通信模块传输连接结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，为本发明实施例一种进行多通道数字频率测量的方法流程图，所述进行多通道数字频率测量的方法包括：

101、通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；

102、利用所述FPGA中的频率计数模块对所述测量信号进行计数测量，获取测量结果；

103、将所述测量结果上报给上位机。

优选的，所述通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号之前，所述方法还包括：利用所述FPGA中的译码模块获取测量控制命令；根据所述测量控制命令控制多通道输入通道进行选定导通，以获取多通道被测仪器的测量信号。

优选的，所述利用所述FPGA中的频率计数模块对所述测量信号进行计数测量之前，所述方法还包括：利用所述FPGA中的中值滤波模块对获取的所述测量信号进行滤波处理，以去除信号噪声。

优选的，所述利用所述FPGA中的中值滤波模块对获取的所述测量信号进行滤波处理，包括：利用所述FPGA中的中值滤波模块，通过数字逻辑电路，采用中值滤波方法对获取的所述测量信号进行滤波处理。

优选的，所述采用中值滤波方法对获取的所述测量信号进行滤波处理，包括：以7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或1置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决：若结果大于半数，则输出端口输出1；如小于表决数的一半，则输出端口输出0；每一次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。

对应于上述方法实施例，如图2所示，为本发明实施例一种进行多通道数字频率测量的FPGA装置结构示意图，所述进行多通道数字频率测量的FPGA装置2包括：

频率计数模块21，用于通过FPGA获取多通道被测仪器的测量信号，并对所述测量信号进行计数测量，获取测量结果；

串口通信模块22，用于将所述测量结果上报给上位机。

优选的，所述进行多通道数字频率测量的FPGA装置还包括：译码模块和控制器模块，在所述频率计数模块通过FPGA获取多通道被测仪器的测量信号之前，所述译码模块获取所述控制器模块测量控制命令，根据所述测量控制命令控制多通道输入通道进行选定导通，以获取多通道被测仪器的测量信号。

优选的，所述进行多通道数字频率测量的FPGA装置还包括：中值滤波模块，在所述频率计数模块利用所述FPGA中的频率计数模块对所述测量信号进行计数测量之前，所述中值滤波模块对获取的所述测量信号进行滤波处理，以去除信号噪声。

优选的，所述中值滤波模块，用于利用所述FPGA中的中值滤波模块，通过数字逻辑电路，采用中值滤波方法对获取的所述测量信号进行滤波处理。

优选的，所述中值滤波模块，进一步用于以7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或1置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决：若结果大于半数，则输出端口输出1；如小于表决数的一半，则输出端口输出0；一次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。

本发明实施例上述方法和装置技术方案具有如下有益效果：因为采用通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；利用所述FPGA中的频率计数模块对所述测量信号进行计数测量，获取测量结果；将所述测量结果上报给上位机的技术手段，所以达到了如下技术效果：提供了一种以较低成本实现多通道数字频率计的技术实现方案。

本发明实施例使用先进的可编程门阵列逻辑设计技术，采用单逻辑芯片实现多通道独立精确计数及测量控制的多通道虚拟频率计仪器，具有可操作性强、体系结构逻辑单元灵活、集成度高等特点，可以填补我国石油仪器多通道频率检测的空白。FPGA（FieldProgrammable Gate Array）是一种微电子领域被广泛使用的可编程逻辑器件，作为专用集成电路（ASIC）的一种半定制电路，它即解决了定制电路的不足，又克服了原有可编程器件门电路数目有限的缺点。随着半导体工艺的进步，FPGA的成本不断降低，性能也有了显著提升，同时不断集成一些新的硬件资源，如内嵌DSP、内嵌RAM块、锁相环PLL、高速外部存储器接口等。

以下结合附图及应用实例对本发明上述实施例作进一步详述：

本发明应用实例基于可编程门阵列(FPGA)的多通道虚拟频率计的计数部分使用的是由ALTERA公司生产的Cyclone III EP3C10E144C8芯片实现，以下描述中的控制器模块、频率计数模块、中值滤波模块、译码模块、串口通信模块使用Verilog HDL硬件编程语言实现，上位PC机运行的控制软件使用Borland C++ Builder进行编写，实现对系统的控制和显示功能。

基于可编程门阵列实现的多通道虚拟数字频率计的整体设计模块如图3所示。控制器模块是系统的核心部分，如图4所示，由外部有源50MHz晶体振荡器产生FPGA的时钟信号；低电平启动控制startn和单次频率测量控制single信号作为输入端口与串口通信模块的接收部分连接，输入状态由上位机的指令控制；频率计数进行中的忙信号busy由32组频率测量模块的计数结束信号START共同异或后取反得到，busy为高电平1表示所有32组频率计数模块计数结束，此时可发送计数结果；CLR为清零信号、CL为频率计数模块的预置门控信号，CL信号产生一个下降沿后开始发送CLKOUT信号到串口通信模块发送部分的WR端口，控制数据的发送；9位SEL[8..0]用于输出32组频率计数模块的数据地址编码，每个模块数据占用8个地址，共计256组数据地址，数据传输时在使能信号的控制下依次导通32组频率计数模块逐个地址发送数据到上位机。

由50MHz时钟信号分频产生频率为1MHz的clk1M信号，作为其他事件的时钟触发源。间隔1250个clk1M时钟周期（即间隔约1.25ms）后产生一个clk_equ信号，clk_equ信号的上升沿为控制器模块内部主控制程序的触发源，主控制程序方框图如图5所示。

频率计数模块如图6所示，系统采用32组完全相同的计数模块，以其中一组为例阐述其工作原理。基于传统测量原理的频率计的测量精度将随被测信号频率的下降而降低，即测量精度随被测信号的频率变化而变化，使用中具有较大的局限性。而本设计采用的频率计数法针对不同的测量频率控制采样门的宽度，使频率计数模块可以在整个测量范围内具有相等的精确频率测量精度。

如图7所示，预置门控信号CL由控制器模块发出，BENA和ENA分别是两个可控的32位高速计数器的计数允许信号端，高电平有效。外部50MHz标准晶振源从时钟信号输入端BCLK输入，用Fclk来代表其频率；经中值滤波模块整形后的被测信号从信号检测端口TCLK端输入，用Fx来代表其频率。

频率测量开始前，进行初始化操作，首先发出一个清零信号CLR，使两个计数器和D触发器置零并且D触发器通过信号ENA禁止两个计数器计数。由控制器模块发出允许测量命令，即令预置门控信号CL为高电平，这时D触发器要一直等到被测信号的上升沿通过时，Q端才被置1（此时START为高电平），与此同时启动两个计数器，进入如图8所示的START高电平时间段内，当预置门控信号CL变为低电平时，两个计数器并没有停止计数，而是一直等到随后而至的被测信号的上升沿到来时，才通过D触发器将这两个计数器同时关闭。由图8可见，CL的宽度和发生时间都不会影响计数使能信号（START）允许计数的周期总是恰好等于待测信号TCLK的完整周期数，确保了TCLK在任何频率下都能保持恒定的精度。这里假设在预置门时间内对被测信号计数值为Nx，对时钟源的计数值为Nclk，则有关系式：Fx/Nx=Fclk/Nclk，所以被测信号的频率计算公式为：Fx=（Fclk/Nclk）*Nx。

由于多通道脉冲测量，存在信号间相互串扰的问题，FPGA在信号的读取时会把本应为高电平1的信号误读为低电平0，会造成频率测量结果的增加，产生较大误差。系统的中值滤波模块解决了这种干扰问题。

如图9所示，是本发明应用实例中值滤波模块结构示意图；如图10所示，是本发明应用实例中值滤波模块图逻辑电路示意图：其原理为以奇位二进制数组成一滑动窗口，每次clock上升沿时输入端口处的D触发器导通，输入信号din高电平为1、低电平为0，将其值放入数组最高位，并对数组中所有的奇数个二进制值变量进行多数判决运算，以确定相应的输出值，然后数组数据滚动右移一次，待下次clock上升沿时再将新的输入信号置入7位数组最高位，重复上述运算。对奇数位二进制数多数判决，在每次clock下降沿时输出端口dout处的D触发器开通，判决结果若大于半数则输出端口输出为高电平1否则为低电平0，这种方式的效果等同于常规中值滤波方法进行数据排序后取中值的结果。本设计所采用的这种中值滤波方法相对于常规中值滤波进行数据排序后取中值的方法，在利用数字逻辑电路实现时，效率更高，运行速度更快。

译码模块的主要作用就是接收控制器模块的数据地址编码后进行译码，利用32组使能信号EN0~EN31（低电平有效）分别控制每个频率计数模块的读出，使32组频率计数模块按顺序完成相应通道待测信号的频率计数的读出。

串口通信模块连接如图11所示，本发明与上位机采用UART即通用异步收发器通信方式，采用串口通信协议，UART发送部分将准备输出的并行数据，按照基本UART帧格式，转为TXD信号串行输出，这里串行化时的时钟信号只要使用对应要求的波特率的本地时钟即可，系统的波特率为9600bps。UART接收部分接收RXD串行信号，并将其转化为并行数据，收发设备间的时钟误差是会累计的，会导致接收数据不正确，本发明采用一个远高于波特率的、只有波特率时钟周期十六分之一的本地时钟信号对输入信号的RXD不断地采样，以不断的让接收器与发送器保持同步，其时钟由分频器产生。发送部分相传输数据组成包括1位起始位、1位停止位、8位数据位，无奇偶校验位，共计10位数据，按传输速率为9600bit/S计算传送10位数据所需时间约为1.04ms，发送控制信号WR由控制器模块的输出端口CLKOUT给出，每发生一个CLKOUT信号后发送一组十位数据，CLKOUT信号间隔1.25ms，此时间满足10 bit数据发送需求。测量一次32通道待测频率共需要发送256组数据约266.24ms。

上位PC机采用串口读取软件就可实现与本发明FPGA的通信，包括数据的读取显示与发送等。

为验证本发明的实际测试效果，利用ALTERA公司的Cyclone III EP3C10E144C8 FPGA芯片外接50MHz时钟源，通过不同的分频方式产生32种不同频率的信号作为待测信号，利用设计完成的虚拟仪器共进行六次测试实验，数据测量结果如下表1所示。每个通道的测量数据与该通道六次测量的均值基本相等，且每个通道六次测量后的方差很小，说明系统32通道同时测量的结果稳定程度很高，对于通道间信号的随机串扰抑制效果良好，达到了预期的设计目的。

表1数据测量结果

本发明应用实例提供了一种基于FPGA精确测量的多通道数字频率计的实现方案：该FPGA由控制器模块、数字频率计数模块、中值滤波模块、译码模块、串口通信模块组成。该发明支持32通道或是少于32通道的被测仪器的频率，即计数特征值的测量；通过FPGA实现单逻辑芯片多通道频率计的虚拟仪器实现；被测信号输入后，经过中值滤波模块，去除信号噪声，即信号间串扰的影响；数字逻辑设计的频率计数模块对于滤波后的被测信号进行精确计数测量；译码模块是将接收控制器模块的数据地址编码后进行译码，利用32组独立的使能信号（低电平有效）分别控制每个频率计数模块的读出；控制器模块对32通道的数据地址进行选择性导通；测量结果通过串口通信模块传输到PC上位机进行显示。

本发明应用实例就是针对这种市场空缺设计出基于可编程门阵列的虚拟32通道频率计以满足对石油仪器设备批量检测的需求，且具有多通道同时测量、测量结果稳定、抗串扰能力强、实时响应速度快、系统体积小方便携带、操作简易的特点。

本发明应用实例的提供了一种多通道虚拟数字频率计的FPGA实现方案，从而解决对多个被检测仪器如温度计、压力计等的同时检测问题。本发明应用实例解决其技术问题是采取以下技术方案实现的：本发明应用实例系统FPGA具备对32通道、或是少于32通道信号同时测量的功能，具有多通道单次测量和多通道连续测量两种工作模式，同时可对各个通道进行单独测量控制，通过上位机图像化软件界面进行测量结果显示和控制操作。其对至多32通道的测量功能主要由FPGA模块实现，包括控制器模块、频率计数模块、中值滤波模块、译码模块、串口通信模块。其中由于多通道测量存在通道间信号串扰的情况，影响频率计数结果导致最后的频率计算失真，因此本发明应用实例在输入端植入具有信号处理功能的中值滤波模块，消除因信号串扰而产生的测量误差，提高了测量的精度并且保证了测量结果的稳定性。本发明应用实例的硬件使用ALTERA公司的CycloneIIIEP3C10E144C8 FPGA芯片。本发明应用实例的优点效果在于：本发明应用实例的控制部分采用可编程门阵列（FPGA）实现，并较之于以往采用单片机的实现方法具有更高的系统集成度，运行更加稳定可靠。本发明应用实例支持对32通道或是少于32通道多种频率信号的同时精确测量，各通道的测量精度均可达到10-8。增加了中值滤波模块，使本发明应用实例具有较强的抗串扰能力和稳定性。本发明应用实例体积小，方便携带，易于操作。

利用ALTERA公司的单片Cyclone III EP3C10E144C8 FPGA芯片，设计出具有同时测量32通道信号频率功能的虚拟仪器，利用中值滤波原理设计的滤波模块解决了多通道测量时的信号串扰问题，仪器测量结果稳定可靠并得到了实验验证，可通过友好易用、显示效果明显的控制软件进行控制。通用的石油井下石英压力传感器、温度传感器以数字频率信号形式输出，当传感器测量参数发生变化时其输出信号频率发生改变，本设计的仪器可以完成对多个传感器同时检测的任务，极大的提高了对石油领域传感设备的检测效率，同时说明虚拟仪器理念结合数字逻辑设计可作为今后石油仪器及其检测设备的发展方向。

本领域技术人员还可以了解到本发明实施例列出的各种说明性逻辑块（illustrativelogical block），单元，和步骤可以通过电子硬件、电脑软件，或两者的结合进行实现。为清楚展示硬件和软件的可替换性（interchangeability），上述的各种说明性部件（illustrativecomponents），单元和步骤已经通用地描述了它们的功能。这样的功能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。

本发明实施例中所描述的各种说明性的逻辑块，或单元都可以通过通用处理器，数字信号处理器，专用集成电路（ASIC），现场可编程门阵列（FPGA）或其它可编程逻辑装置，离散门或晶体管逻辑，离散硬件部件，或上述任何组合的设计来实现或操作所描述的功能。通用处理器可以为微处理器，可选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，多个微处理器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。

本发明实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的软件模块、或者这两者的结合。软件模块可以存储于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式的存储媒介中。示例性地，存储媒介可以与处理器连接，以使得处理器可以从存储媒介中读取信息，并可以向存储媒介存写信息。可选地，存储媒介还可以集成到处理器中。处理器和存储媒介可以设置于ASIC中，ASIC可以设置于用户终端中。可选地，处理器和存储媒介也可以设置于用户终端中的不同的部件中。

在一个或多个示例性的设计中，本发明实施例所描述的上述功能可以在硬件、软件、固件或这三者的任意组合来实现。如果在软件中实现，这些功能可以存储与电脑可读的媒介上，或以一个或多个指令或代码形式传输于电脑可读的媒介上。电脑可读媒介包括电脑存储媒介和便于使得让电脑程序从一个地方转移到其它地方的通信媒介。存储媒介可以是任何通用或特殊电脑可以接入访问的可用媒体。例如，这样的电脑可读媒体可以包括但不限于RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁性存储装置，或其它任何可以用于承载或存储以指令或数据结构和其它可被通用或特殊电脑、或通用或特殊处理器读取形式的程序代码的媒介。此外，任何连接都可以被适当地定义为电脑可读媒介，例如，如果软件是从一个网站站点、服务器或其它远程资源通过一个同轴电缆、光纤电缆、双绞线、数字用户线（DSL）或以例如红外、无线和微波等无线方式传输的也被包含在所定义的电脑可读媒介中。所述的碟片（disk）和磁盘（disc）包括压缩磁盘、镭射盘、光盘、DVD、软盘和蓝光光盘，磁盘通常以磁性复制数据，而碟片通常以激光进行光学复制数据。上述的组合也可以包含在电脑可读媒介中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种进行多通道数字频率测量的方法，其特征在于，所述进行多通道数字频率测量的方法包括：

通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号；

利用所述FPGA中的频率计数模块对所述测量信号进行计数测量，获取测量结果；

将所述测量结果上报给上位机。

2.如权利要求1所述进行多通道数字频率测量的方法，其特征在于，所述通过现场可编程门阵列FPGA获取多通道被测仪器的测量信号之前，所述方法还包括：

利用所述FPGA中的译码模块获取测量控制命令；

根据所述测量控制命令控制多通道输入通道进行选定导通，以获取多通道被测仪器的测量信号。

3.如权利要求1所述进行多通道数字频率测量的方法，其特征在于，所述利用所述FPGA中的频率计数模块对所述测量信号进行计数测量之前，所述方法还包括：

利用所述FPGA中的中值滤波模块对获取的所述测量信号进行滤波处理，以去除信号噪声。

4.如权利要求3所述进行多通道数字频率测量的方法，其特征在于，所述利用所述FPGA中的中值滤波模块对获取的所述测量信号进行滤波处理，包括：

利用所述FPGA中的中值滤波模块，通过数字逻辑电路，采用中值滤波方法对获取的所述测量信号进行滤波处理。

5.如权利要求4所述进行多通道数字频率测量的方法，其特征在于，所述采用中值滤波方法对获取的所述测量信号进行滤波处理，包括：

以7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或1置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决：若结果大于半数，则输出端口输出1；如小于表决数的一半，则输出端口输出0；每一次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。

6.一种进行多通道数字频率测量的FPGA装置，其特征在于，所述进行多通道数字频率测量的FPGA装置包括：

频率计数模块，用于通过FPGA获取多通道被测仪器的测量信号，并对所述测量信号进行计数测量，获取测量结果；

串口通信模块，用于将所述测量结果上报给上位机。

7.如权利要求6所述进行多通道数字频率测量的FPGA装置，其特征在于，所述进行多通道数字频率测量的FPGA装置还包括：

译码模块和控制器模块，在所述频率计数模块通过FPGA获取多通道被测仪器的测量信号之前，所述译码模块获取所述控制器模块测量控制命令，根据所述测量控制命令控制多通道输入通道进行选定导通，以获取多通道被测仪器的测量信号。

8.如权利要求6所述进行多通道数字频率测量的FPGA装置，其特征在于，所述进行多通道数字频率测量的FPGA装置还包括：

中值滤波模块，在所述频率计数模块利用所述FPGA中的频率计数模块对所述测量信号进行计数测量之前，所述中值滤波模块对获取的所述测量信号进行滤波处理，以去除信号噪声。

9.如权利要求8所述进行多通道数字频率测量的FPGA装置，其特征在于，

所述中值滤波模块，用于利用所述FPGA中的中值滤波模块，通过数字逻辑电路，采用中值滤波方法对获取的所述测量信号进行滤波处理。

10.如权利要求9所述进行多通道数字频率测量的FPGA装置，其特征在于，所述中值滤波模块，进一步用于以7位测量数据组成一滑动窗口，并以时钟上升沿为中值计算的触发事件，每当时钟上升沿触发时，将输入端口的二进制值0或1置入滑动窗口的最高位，然后将数组中7个二进制数进行多数判决：若结果大于半数，则输出端口输出1；如小于表决数的一半，则输出端口输出0；一次判决完成后，整个滑动窗口向前滑动一位，以等待下一次时钟的上升沿触发事件。

Images