CN102710264A - 译码方法和装置 - Google Patents

Abstract

本发明实施例涉及针对芯片实现的一种译码方法与装置，该方法具体为将计数器计数位宽内的所有计数值进行遍历，以穷举所有译码结果，并按照并行译码的路数，生成相应的至少两个并行输出值；按照与待译码数据相同的RM编码模式，分别对并行输出值进行编码，以得到与并行输出值对应的编码结果；分别计算待译码数据与编码结果的相关性，以生成多个相关值；选取与多个相关值中最大相关值相对应的并行输出值作为待译码数据的译码结果。因此，本发明实施例公开的译码方法和装置通过遍历编码和相关性计算，降低了译码计算的复杂度，同时通过调整计数器的计数位宽，可有效满足无线通信协议演进中扩展类型的译码需求。

Description

译码方法和装置

技术领域

本发明涉及通信技术领域，尤其涉及针对芯片实现的一种译码方法和装置。 

背景技术

线性分组码Reed-Muller码，简称RM码，是一种常用的信道编码方式，该分组码的编译码方法相对简单，并且在第三代移动通信合作组织(The 3rd Generation Partnership Project，3GPP)的物理层技术中得到了广泛使用。 

目前，根据3GPP协议规定，手机发送给基站的传输格式组合指示(Transport Format Combination Indicator，TFCI)等信息采用RM码方式进行编码，其编码结果经扩频加扰后发送给基站。基站侧对接收到的信号进行解扰解扩，再对解出的RM码进行译码，最终恢复出TFCI等信息，用于指导对基带信号的解调。 

现有技术中对RM码进行译码使用较多的方法为快速哈达码变换(Fast Hadamard Transform，FHT)法。如图1所示，其译码过程为：首先对RM码的码本矩阵进行调整，调整完成之后，遍历所有掩码列数的线性组合与掩码码本相乘，生成新的掩码生成矩阵；然后，将待译码序列按调整RM码本的相同顺序进行调整；其次，将调整后的待译码序列与掩码生成矩阵相乘，从而得到去除掩码后的矩阵；再次，对去除掩码后的矩阵根据哈达码正交基做FHT运算；最后，从运算结果中找出绝对值最大值所在的位置，该位置对应的坐标即为译码结果。 

上述基于FHT的译码方法所用译码时间比较短，其中为支持FHT算法， 需对RM码本矩阵和输入序列做序列调整，在芯片实现时已经将序列调整做成固定方式。但是，当无线通信协议进一步演进时，则可能需要支持未知类型的RM码本，不确定对RM码本矩阵和输入序列进行位置调整的顺序。因此现有技术中基于FHT的译码方法对协议演进中的扩展性译码需求无法灵活支持。 

发明内容

本发明实施例提供了一种译码方法和装置，以解决现有技术中对于无线通信协议演进中的扩展性译码需求无法灵活支持的问题，能够支持设定位宽范围内的任意码本类型的译码，从而有效满足了无线通信协议演进中的扩展类型的译码需求。 

在第一方面，本发明提供了一种译码方法，所述方法包括：将计数器计数位宽内的所有计数值进行遍历，以穷举所有译码结果，并按照并行译码的路数，生成相应的至少两个并行输出值，其中，任一并行输出值皆为线性分组码RM的译码结果；按照与待译码数据相同的RM编码模式，分别对所述并行输出值进行编码，以得到与所述并行输出值对应的编码结果；分别计算所述待译码数据与所述编码结果的相关性，以生成多个相关值，其中任一相关值为所述待译码数据与一个编码结果之间的相关性计算结果；选取与所述多个相关值中最大相关值相对应的并行输出值作为所述待译码数据的译码结果。 

在第二方面，本发明提供了一种译码装置，所述装置包括：遍历单元用于将计数器计数位宽内的所有计数值进行遍历，以穷举所有译码结果，并按照并行译码的路数，生成相应的至少两个并行输出值，其中，任一并行输出值皆为线性分组码RM的译码结果；编码单元用于按照与待译码数据相同的RM编码模式，分别对所述并行输出值进行编码，以得到与所述并行输出值对应的编码结果；相关性计算单元用于分别计算所述待译码数据与所述编码结果的相关性，以生成多个相关值，其中任一相关值为所述待译码数据与一个编 码结果之间的相关性计算结果；译码结果生成单元用于选取与所述多个相关值中最大相关值相对应的并行输出值作为所述待译码数据的译码结果。 

通过应用本发明实施例公开的译码方法和装置，利用与待译码数据相同的编码方式对计数器输出的所有并行输出值进行编码，将编码结果与待译码数据进行相关性计算，选取最大相关值从而确定待译码数据的译码结果。其中，遍历所有可能编码结果与相关性计算，降低了相对于采用FHT译码方法进行译码计算的复杂度。同时可以通过译码类型和并行输出值的个数来预先设定计数器的计数位宽，从而有效满足了无线通信协议演进中的扩展类型的译码需求。 

附图说明

图1为现有技术中一种译码方法的流程图； 

图2为本发明实施例一提供的译码方法的流程图； 

图3为本发明实施例二提供的译码方法的结构示意图； 

图4为本发明实施例三提供的译码方法的编码结构示意图； 

图5为本发明实施例四提供的译码方法的相关性计算结构示意图； 

图6为本发明实施例五提供的译码方法的流程图； 

图7为本发明实施例六提供的译码装置的示意图。 

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。 

本发明公开了一种译码方法和装置，该方法和装置用于需要进行RM译码的领域。对RM码进行译码时，根据待译码数据的译码类型以及计数器并行输出的路数设定计数器的计数位宽，使其遍历所有可能的取值，将每一遍历值转换为多个并行输出值。对多个并行输出值进行RM编码，将待译码数据与每一编码结果做相关性计算，相关性计算结果最大值对应的计数器并行输出值 即为译码结果。所述译码方法可有效解决现有技术中基于FHT的译码方法对协议演进中扩展性译码需求无法灵活支持的问题。 

图2为本发明实施例一提供的译码方法的流程图。如图所示，本实施例具体包括以下步骤： 

步骤201，将计数器计数位宽内的所有计数值进行遍历，以穷举所有可能的译码结果，并按照并行译码的路数，生成相应的至少两个并行输出值，其中，任一并行输出值皆为线性分组码RM的译码结果。例如，若设定穷举计数器的计数位宽为10位，则所有可能的遍历值为1024个。在本发明实施例中设定计数器的最大计数位宽为14位，所有可能的遍历值为16384个。其中，计数器的计数位宽是根据待译码的类型和所述计数器并行输出的路数来预先设定的。例如，对于TFCI(32，10)类型的RM译码，最终译码结果为10位，若所述计数器并行输出的路数为2，则计数器的计数位宽设定为9位，若所述计数器并行输出的路数为4，则计数器的计数位宽设定为8位。另外，对于TFCI(32，10)类型的RM译码，待译码数据的位宽为32位，若计数器并行输出的路数为2，则计数器的计数位宽设定为9位，其所有可能的遍历值为512个，每一个遍历值为9位，同时2个并行输出值皆为10位，其中的高9位为对应的遍历值，最低位为并行位，分别为0、1；若所述计数器并行输出的路数为4，则计数器的计数位宽设定为8位，每一个遍历值为8位，4个并行输出值皆为10位，其中高8位为对应的遍历值，最低2位为并行位，分别为00、01、10、11。 

步骤202，按照与待译码数据相同的RM编码模式，分别对并行输出值进行编码，以得到与并行输出值对应的编码结果。 

具体地，RM码的编码原理为，将RM生成矩阵M_n×k与输入数据向量X_k×1按矩阵相乘，对每个元素对2取模，即可以得到编码数据。 

以TFCI(32，10)为例，采用RM码的编码过程为：10位TFCI待编码信息与32行10列的码本矩阵相乘，得到32位的TFCI编码结果信息。其计算 公式如下： 

$b_i=\underset{n=1}{\overset{10}{\mathrm{\Σ}}}(a_n\×M_{i,n})\mathrm{mod}2$ 公式(1) 

其中，i＝0、1、...、31，(a₁、...、a₁₀)为10位TFCI待编码信息，M_i，n为RM码的码本矩阵的第i行第n列元素，(b₁、...、b₃₁)为32位TFCI的编码结果信息。 

步骤203，分别计算待译码数据与编码结果的相关性，以生成多个相关值，其中任一相关值为待译码数据与一个编码结果之间的相关性计算结果。 

步骤204，选取与所述多个相关值中最大相关值相对应的并行输出值作为所述待译码数据的译码结果。 

具体地，从相关值中选取最大相关值，该最大相关值不大于之前最大相关值，则丢弃该最大相关值，而之前最大相关值保持不变仍为最大相关值；若该最大相关值大于之前最大相关值，则丢弃之前最大相关值，将该最大相关值更新为最大相关值。另外，更新最大相关值对应的计数器并行输出值。计数器每时钟周期翻转一次，输出一个最大相关值及其对应的计数器并行输出值。当计数器遍历所有值之后，最终最大相关值对应的计数器并行输出值即为译码结果 

图3为本发明实施例三提供的译码方法的结构示意图。如图所示，具体包括以下步骤： 

步骤310，设置一穷举计数器并根据待译码数据的译码类型和计数器并行输出的路数设定穷举计数器的计数位宽，并将计数器计数位宽内的所有计数值进行遍历，从而生成遍历值，再根据计数器并行输出的路数将每一遍历值生成相应的并行输出值。 

具体地，由于使用穷举法需要遍历所有可能的译码结果，需要的处理时间较长。为节省处理延时，本实施例中使用4路相同的逻辑并行做编码和相关性计算，因此，穷举计数器必须同时输出4个并行输出值。以(40，14) RM码本为例，计数器并行输出的路数为4，则穷举计数器设定为12位即可，将计数器计数位宽内的所有计数值进行遍历，从而生成遍历值。若遍历值为n，则生成的并行输出值为4n、4n+1、4n+2和4n+3。输入编码模块的并行输出值为14位，与(40，14)RM的码本矩阵相乘，得到40位的编码结果。 

步骤320，使用同一RM码本对穷举计数器同时输出的4个并行输出值进行编码，如图3中的编码模块1、编码模块2、编码模块3和编码模块4共4路相同的逻辑对计数器输出的并行输出值4n、4n+1、4n+2和4n+3进行编码。 

以(40，14)RM码本为例，编码模块输入的并行输出值为14位，与(40，14)RM的码本矩阵相乘，得到40位的编码结果。本发明实施例中可支持(40，14)以内的任意类型RM译码。若实际的译码类型小于(40，14)，则以最终译码的比特数控制计数器的计数值，同时将(40，14)中多余的码本位置清零，再进行计算。 

具体编码实现电路如图4所示。以(40，14)RM码本为例，以计数器输入的并行输出值(a14、...、a1)，与RM码本的码本矩阵的第n行(M_i，14、...、M_i，1)相乘再相加，最后输出为1位的编码结果bi。其中，每个与门&实现相乘功能，每个异或门XOR实现相加功能。由于本发明实施例最大支持(40，14)RM码本的译码，且为4路并行，因此共有160套图4中逻辑实现结构，编码模块1、编码模块2、编码模块3和编码模块4每路有40套图4的逻辑。 

步骤330，对编码模块1、编码模块2、编码模块3和编码模块4这4路相同逻辑的编码结果做相关性计算。与4路编码结构相对应，也有4路相同的逻辑做相关性计算，分别为相关性计算1、相关性计算2、相关性计算3、和相关性计算4，然后输出4路相关性结果，分别为相关结果1、相关结果2、相关结果3和相关结果4。其中，相关性计算过程为：编码结果的每一比特与对应的待译码数据的每一比特相乘，再将所有乘积结果相加，即为相关性计算结果。 

具体计算过程如图5所示。以(40，14)RM码本为例，每个乘法器的输入为40位的编码结果和40位的待译码数据，该40位的编码结果和40位的待 译码数据的对应位相乘，共使用40路乘法器，最大同时支持40路的相关性计算，最后所有乘积相加最终结果即为相关性的相关值。 

步骤340，从相关结果1、相关结果2、相关结果3和相关结果4这4路相关值中选取最大相关值，并记录最大相关值对应的计数器并行输出值。再将该最大相关值与之前的最大相关值进行比较，若该最大相关值不大于之前最大相关值，则丢弃该最大相关值，而之前最大相关值保持不变仍为最大相关值；若该最大相关值大于之前最大相关值，则丢弃之前最大相关值，将该最大相关值更新为最大相关值，同时更新最大相关值对应的计数器并行输出值。计数器每时钟周期翻转一次，输出一个最大相关值及其对应的计数器并行输出值。当计数器遍历所有值之后，最终最大相关值对应的计数器并行输出值即为译码结果。 

图6为本发明实施例五提供的译码方法的流程图。如图所示，本实施例具体包括以下步骤： 

步骤610，设定计数器的最大位宽，根据实际需要调整计数器的计数位宽，计数器的实际计数位宽小于或等于该计数器的最大位宽。 

具体地，计数器的最大位宽由可能的最大译码类型位宽(包括需要扩展支持的)和并行译码路数确定，在该最大位宽范围内可以动态调整该计数器的计数位宽。该计数器的计数位宽是根据实际译码类型的位宽和计数器并行输出的路数来决定的。该实际需要有多种情况：待译码数据的译码类型发生变化，而计数器并行输出的路数的不发生变化；待译码数据的译码类型不发生变化，而计数器并行输出的路数的发生变化；待译码数据的译码类型和计数器并行输出的路数同时发生变化。上述情况都可根据需要调整计数器的计数位宽。但该计数器的计数位宽小于或等于该计数器的最大位宽。本发明实施例可支持(40，14)以内的任意类型RM译码，待译码数据的位宽可能是10位或14位等；根据实际需要并行编码和相关性计算的逻辑可以为2路或8路等，以便调整译码计算的时间，与编码和相关性计算的逻辑路数相对应计数器并行 输出的路数也必须为2路或8路等，该计数器并行输出的路数需要保持与编码和相关性计算的逻辑路数相同。例如，若待译码数据是TFCI(40，14)类型的RM译码，当计数器并行输出的路数为2，则计数器的计数位宽调整为13位；当计数器并行输出的路数为8，则计数器的最大位宽调整为11位。若待译码数据是TFCI(32，10)类型的RM译码，当计数器并行输出的路数为2，则计数器的计数位宽调整为9位，当计数器并行输出的路数为8，则计数器的计数位宽调整为7位。 

步骤620，将计数器的计数位宽内的所有计数值进行遍历，从而生成遍历值。 

步骤630，将所有可能的遍历值根据计数器并行输出的路数生成相应的并行输出值。例如，对于TFCI(32，10)类型的RM译码，待译码数据的位宽为32位，若计数器并行输出的路数为8，则计数器的计数位宽设定为7位，其所有可能的遍历值为128个，每一个遍历值为7位，同时计数器根据1个遍历值并行输出8个并行输出值，该8个并行输出值皆为10位，其中的高7位为对应的遍历值，低3位为并行位，分别为000、001、010、011、100、101、110、111。 

步骤640，使用同一RM码本对同时输出的并行输出值进行编码并生成与并行输出值数目相同的编码结果。若接收8个并行输出值，则编码后输出8个编码结果。该步骤的编码过程与图3中步骤320相同，在这里不再详细叙述。 

步骤650，将待译码数据分别与同时接收到的编码结果进行相关性计算并生成与编码结果数目相同的相关值。若接收8个编码结果，则相关性计算后输出8个相关性的相关值。该步骤的相关性计算过程与图3中步骤330相同，在这里不再详细叙述。 

步骤660，从相关性的相关值中选取最大相关值。若接收8个相关性计算结果，则从这8个相关性计算结果中选取最大相关值，该最大相关值不 大于之前最大相关值，则丢弃该最大相关值，而之前最大相关值保持不变仍为最大相关值；若该最大相关值大于之前最大相关值，则丢弃之前最大相关值，将该最大相关值更新为最大相关值。 

步骤670，将最大相关值对应的计数器并行输出值作为待译码数据的译码结果。具体地，根据最大相关值更新最大相关值对应的计数器并行输出值。计数器每时钟周期翻转一次，输出一个最大相关值及其对应的计数器并行输出值。当计数器遍历所有值之后，最终最大相关值对应的计数器并行输出值即为译码结果

因此，利用本发明实施例公开的译码方法，在RM译码类型没有确定时，设定计数器的最大位宽，再根据实际需要调整计数器的计数位宽，使其遍历所有可能的译码结果，再进行编码计算、相关性计算和相关结果比较，最终得到译码结果。可以有效的解决现有技术中基于FHT的译码方法对协议演进中的扩展性译码需求无法灵活支持的问题。 

图7为本发明实施例六提供的译码装置的示意图。如图所示，该装置具体包括：遍历单元71、编码单元72、相关性计算单元73和译码结果生成单元74。 

所述遍历单元71将计数器计数位宽内的所有计数值进行遍历，以穷举所有译码结果，并按照并行译码的路数，生成相应的至少两个并行输出值，其中，任一并行输出值皆为线性分组码RM的译码结果；所述编码单元72用于按照与待译码数据相同的RM编码模式，分别对所述并行输出值进行编码，以得到与所述并行输出值对应的编码结果；所述相关性计算单元73用于分别计算所述待译码数据与所述编码结果的相关性，以生成多个相关值，其中任一相关值为所述待译码数据与一个编码结果之间的相关性计算结果；所述译码结果生成单元74用于选取与所述多个相关值中最大相关值相对应的并行输出值作为所述待译码数据的译码结果。 

另外，所述译码装置还包括：预先设定单元。 

所述预先设定单元用于根据待译码数据的译码类型和所述计数器并行输出的路数预先设定所述计数器的计数位宽。其中，根据实际需要可以预先设定计数器并行输出的路数，可以设定为2路、4路或8路。根据计数器并行输出的路数和输入待译码数据的译码类型，从而确定计数器的计数位宽，这样可以便于支持更大范围内的译码类型。例如，对于TFCI(32，10)类型的RM译码，待译码数据的位宽为32位，若计数器并行输出的路数为2，则计数器的计数位宽设定为9位，若计数器并行输出的路数为4，则计数器的计数位宽设定为8位。 

具体地，遍历单元71中将计数器计数位宽内的所有计数值进行遍历，生成遍历值。例如，TFCI(32，10)类型的RM译码，设定穷举计数器的计数位宽为10，则所有可能的遍历值为1024。在本发明实施例中设定计数器的最大位宽为14，所有可能的遍历值为16384个。另外，将所有可能的遍历值根据计数器并行输出的路数生成相应的并行输出值。例如，对于TFCI(32，10)类型的RM译码，待译码数据的位宽为32位，若计数器并行输出的路数为2，则计数器的计数位宽设定为9位，其所有可能的遍历值为512个，每一个遍历值为9位，同时2个并行输出值皆为10位，其中的高9位为对应的遍历值，最低位为并行位，分别为0、1。 

编码单元72中包括多个相同的编码子单元，所述多个相同的编码子单元采用同一码本同时对所述并行输出值做编码计算并输出多个编码结果。其中，同一码本为线性分组码RM码的码本。具体编码实现电路如图4所示。以(40，14)RM码本为例，以计数器输入的并行输出值(a14、...、a1)，与RM码本的码本矩阵的第n行(M_i，14、...、M_i，1)相乘再相加，最后输出为1位的编码结果bi。其中，每个与门&实现相乘功能，每个异或门XOR实现相加功能。由于本发明实施例最大支持(40，14)RM码本的译码，且为4路并行，因此共有160套图4中逻辑实现结构，编码模块1、编码模块2、编码模块3和编码模块4每路有40套图4的逻辑。 

相关性计算单元73中包括多个相同的相关性计算子单元，所述多个相同的相关性计算子单元同时对所述编码结果做相关性计算。具体计算过程如图5所示。以(40，14)RM码本为例，每个乘法器的输入为40位的编码结果和40位的待译码数据，该40位的编码结果和40位的待译码数据的对应位相乘，共使用40路乘法器，最大同时支持40路的相关性计算，最后所有乘积相加最终结果即为相关性的相关值。 

译码结果生成单元74中计算出的相关性的相关值中选取其中的最大相关值，该最大相关值不大于之前最大相关值，则丢弃该最大相关值，而之前最大相关值保持不变仍为最大相关值；若该最大相关值大于之前最大相关值，则丢弃之前最大相关值，将该最大相关值更新为最大相关值。另外，根据选取的最大相关值更新该最大相关值对应的计数器并行输出值。计数器每时钟周期翻转一次，输出一个最大相关值及其对应的计数器并行输出值。当计数器遍历所有值之后，最终最大相关值对应的计数器并行输出值即为译码结果。 

因此，本发明实施例公开的译码装置，通过设置一个计数器，利用遍历单元遍历所有可能的译码结果，接着通过编码单元对每一可能的译码结果进行RM编码，将待译码数据与每一编码值通过相关性计算单元做相关性计算，将相关计算结果通过比较单元做比较，最大相关值对应的计数器并行输出值即为译码结果。 

综上所述，本发明实施例公开的译码方法和装置在RM译码类型未完全确定的情况下，只需要确定计数器所要支持的最大位宽，即可对该范围内的所有RM译码类型进行译码。该方法和装置可以有效的解决现有技术中基于FHT的译码方法对协议演进中的扩展性译码需求无法灵活支持的问题，并可以广泛使用于需要进行RM译码的领域，比如长期演进(Long Term Evolution，LTE)、通用移动通信系统(Universal Mobile Telecommunications System，UMTS)等无线通信领域。 

专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现。为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。上述功能应以硬件还是软件方式实现，取决于技术方案的特定应用和设计约束条件。专业技术人员可以针对特定的应用使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。 

结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。 

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。 

Claims (10)

1.一种译码方法，其特征在于，所述方法包括：

将计数器计数位宽内的所有计数值进行遍历，以穷举所有译码结果，并按照并行译码的路数，生成相应的至少两个并行输出值，其中，任一并行输出值皆为线性分组码RM的译码结果；

按照与待译码数据相同的RM编码模式，分别对所述并行输出值进行编码，以得到与所述并行输出值对应的编码结果；

分别计算所述待译码数据与所述编码结果的相关性，以生成多个相关值，其中任一相关值为所述待译码数据与一个编码结果之间的相关性计算结果；

选取与所述多个相关值中最大相关值相对应的并行输出值作为所述待译码数据的译码结果。

2.根据权利要求1所述的译码方法，其特征在于，所述将计数器计数位宽内的所有计数值进行遍历，以穷举所有译码结果，并按照并行译码的路数，生成相应的至少两个并行输出值，其中，任一并行输出值皆为线性分组码RM的译码结果之前还包括：

根据待译码数据的译码类型和所述计数器并行输出的路数预先设定所述计数器的计数位宽。

3.根据权利要求1所述的译码方法，其特征在于，所述分别对所述并行输出值进行编码是指对所述并行输出值并行做编码计算。

4.根据权利要求1所述的译码方法，其特征在于，所述计算所述待译码数据与所述编码结果的相关性是指对所述待译码数据和所述并行输出值对应的编码结果并行做相关性计算。

5.根据权利要求1所述的译码方法，其特征在于，所述按照与待译码数据相同的RM编码模式进行编码具体为，按照RM码的码本进行编码。

6.一种译码装置，其特征在于，所述装置包括：

遍历单元，用于将计数器计数位宽内的所有计数值进行遍历，以穷举所有译码结果，并按照并行译码的路数，生成相应的至少两个并行输出值，其中，任一并行输出值皆为线性分组码RM的译码结果；

编码单元，用于按照与待译码数据相同的RM编码模式，分别对所述并行输出值进行编码，以得到与所述并行输出值对应的编码结果；

相关性计算单元，用于分别计算所述待译码数据与所述编码结果的相关性，以生成多个相关值，其中任一相关值为所述待译码数据与一个编码结果之间的相关性计算结果；

译码结果生成单元，用于选取与所述多个相关值中最大相关值相对应的并行输出值作为所述待译码数据的译码结果。

7.根据权利要求6所述的译码装置，其特征在于，所述装置还包括：

预先设定单元，用于根据待译码数据的译码类型和所述计数器并行输出的路数预先设定所述计数器的计数位宽。

8.根据权利要求6所述的译码装置，其特征在于，所述编码单元中所述分别对所述并行输出值进行编码是指对所述并行输出值并行做编码计算。

9.根据权利要求6所述的译码装置，其特征在于，所述相关性计算单元中所述计算所述待译码数据与所述编码结果的相关性是指对所述待译码数据和所述并行输出值对应的编码结果并行做相关性计算。

10.根据权利要求6所述的译码装置，其特征在于，所述编码单元中按照RM码的码本进行编码。

Images