CN102696199B - 一种xDSL数据传输设备和方法 - Google Patents

Abstract

本发明公开了一种数字用户线(xDSL)数据传输设备，在线卡内设有xDSL套片和第一芯片，主控板内设有流量管理芯片和第二芯片；第一芯片通过通用异步传输模式测试和操作物理接口(UTOPLA)、或在同步光纤网络上承载数据包的传递物理接口(POSPHY)总线与xDSL套片相连，通过SERDES总线与背板相连；第二芯片通过UTOPLA、或POSPHY总线与流量管理芯片相连，通过SERDES总线与背板相连；第一芯片和第二芯片在上下行方向执行UTOPLA、或POSPHY总线与SERDES总线之间的数据转换。本发明还公开了一种xDSL数据传输方法，实现了低成本、高性能的xDSL数据传输。

Description

一种xDSL数据传输设备和方法

技术领域

本发明涉及通信领域的数字用户线（xDSL，Digital Subscriber Line）接入技术，尤其涉及一种xDSL数据传输设备和方法。

背景技术

目前，以xDSL为主的宽带接入网从根本上实现了“最后一公里”的宽带化。随着多媒体业务的发展以及宽带速度要求的提高，迫切需要在xDSL上实现高达8M以上的宽带接入。非对称数字用户环路（ADSL2+，Asymmetric Digital Subscriber Line2Plus）接入技术在1公里内能提供高达20M的接入带宽，甚高速数字用户环路（VDSL2，Very High Digital SubscriberLine2）在500米内甚至能提供高达50M的接入带宽，但前提是必须保证xDSL的局端接入设备尽可能靠近用户。

由于接入距离的缩短，局端接入设备要求覆盖的范围也变小，即xDSL局端接入设备有小型化的需求。目前主流的小型xDSL局端接入设备，一般支持1～4块线卡，整个系统最多支持128路ADSL2+用户、或64路VDSL2用户。这种设备通常可以采用以下两种硬件实现方式：

第一种硬件实现方式如图1所示，在线卡上放置多个xDSL套片和一个流量管理芯片，出于控制方便还可以在线卡上放置一中央处理单元（CPU，Central Processing Unit）。流量管理芯片提供并串行与串并行转换器（SERDES，Serializer and Deserializer）或者其他高速接口与背板连接，继而与主控板上的交换芯片连接，完成业务通道的功能。流量管理芯片还需要完成xDSL套片提供的通用异步传输模式测试和操作物理接口（UTOPIA，Universal Test&Operation PHY Interface for Asynchronous Transfer Mode）或在同步光纤网络（SONET，Synchronous Optical Network）上承载数据包的传递物理接口（POSPHY，Packet over Sonet PHY）硬件接口的实现，完成各个用户端口的业务汇聚和流量管理，具体包括完成数据重组，数据分段和用户的服务质量（QoS，Quality of Services）服务。在主控板上放置一交换芯片，完成与机框上的线卡的业务交换。

第二种硬件实现方式如图2所示，在线卡上放置多片xDSL套片，出于控制方便还可以在线卡上放置一复杂可编程逻辑器件（CPLD，ComplexProgrammable Logic Device）。线卡上直接通过xDSL套片提供的UTOPIA总线或POSPHY总线连接背板，进而与主控板的流量管理芯片连接。在主控板上，放置一流量管理芯片，完成与机框上的线卡的业务交换，以及用户数据的重组、用户数据的分段和用户的QoS服务。

上述两种硬件实现方式都各有其优缺点。第一种硬件实现方式的优点是主控板和背板实现简单，其支持的整框吞吐量较大，其背板通常不是性能瓶颈；缺点是硬件成本较高，线卡单板上放置芯片过多而不便于机框的体积减小，且线卡的散热要求较高。第二种硬件实现方式的优点是硬件成本较低，主控板和线卡的芯片放置更平均，机框能设计到更小或能支持更多的xDSL用户；缺点是背板设计比较复杂，由于采用UTOPIA总线或POSPHY总线直接通过背板，容易造成总线速率不高，且总线很难支持50MHz以上的时钟速率，容易成为整个系统的吞吐量瓶颈。

发明内容

有鉴于此，本发明的主要目的在于提供一种xDSL数据传输设备和方法，以实现低成本、高性能的xDSL数据传输。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供了一种数字用户线（xDSL）数据传输设备，该数据传输设备包括：线卡、背板和主控板；

所述线卡内设有xDSL套片和第一芯片，所述主控板内设有流量管理芯片和第二芯片；所述xDSL套片与第一芯片之间通过通用异步传输模式测试和操作物理接口（UTOPIA）总线、或在同步光纤网络上承载数据包的传递物理接口（POSPHY）总线相连；所述第一芯片与背板之间通过并串行与串并行转换器（SERDES）总线相连；所述第二芯片与背板之间通过SERDES总线相连；所述第二芯片与流量管理芯片之间通过UTOPIA总线、或POSPHY总线相连；

所述第一芯片，用于将来自xDSL套片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后发送到所述背板，并将从所述背板接收的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到所述xDSL套片；

所述第二芯片，用于将从背板接收到的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到所述流量管理芯片，并将来自流量管理芯片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后发送到所述背板；

所述背板，用于执行所述第一芯片与第二芯片之间SERDES总线的数据交互。

所述第一芯片进一步用于，对xDSL套片的各端口进行UTOPIA总线、或POSPHY总线的下行方向轮询，执行对xDSL套片的各端口响应状态的收集，生成端口下行响应状态数据；

对xDSL套片的各端口进行UTOPIA总线、或POSPHY总线的上行方向轮询，在有端口响应时，选中响应的端口，并通过UTOPIA总线、或POSPHY总线从所述响应的端口接收用户数据；

对所述端口下行响应状态数据，响应的端口号，以及接收的用户数据进行编码，并将编码后的数据通过所述SERDES总线发送到背板。

所述第二芯片进一步用于，从所述背板接收SERDES总线的数据，对所接收SERDES总线的数据进行解码得到所述端口下行响应状态数据，响应的端口号，以及用户数据；

将所述用户数据存储在以端口号为索引的队列中，并依据各队列的空满状态决定是否响应所述流量管理芯片的UTOPIA总线、或POSPHY总线上行方向轮询；在响应所述流量管理芯片的上行方向轮询时，将所述用户数据从队列中读出，并通过UTOPIA总线、或POSPHY总线发送给所述流量管理芯片。

所述第二芯片进一步用于，根据所述端口下行响应状态数据决定是否响应流量管理芯片的下行方向轮询，并在响应所述下行方向轮询时，通过UTOPIA总线、或POSPHY总线从所述流量管理芯片接收用户数据和端口号；

将所接收的用户数据和端口号进行编码，并将编码后的数据通过所述SERDES总线发送到背板。

所述第一芯片进一步用于，从所述背板接收SERDES总线的数据，对所述SERDES总线的数据进行解码得到用户数据和端口号；根据所述端口号选中xDSL套片的对应端口，并将所述用户数据通过UTOPIA总线、或POSPHY总线发送到所述xDSL套片。

所述编码和解码的方式为8B/10B方式、或扰码方式。

本发明还提供了一种xDSL数据传输方法，该方法包括：

第一芯片将来自xDSL套片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后，通过背板发送到第二芯片；所述第二芯片将从背板接收到的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到流量管理芯片；

所述第二芯片将来自流量管理芯片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后，通过背板发送到第一芯片；所述第一芯片将从所述背板接收的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到所述xDSL套片。

所述第一芯片将来自xDSL套片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后，通过背板发送到第二芯片，具体为：

所述第一芯片对xDSL套片的各端口进行UTOPIA总线、或POSPHY总线的下行方向轮询，执行对xDSL套片的各端口响应状态的收集，生成端口下行响应状态数据；

对xDSL套片的各端口进行UTOPIA总线、或POSPHY总线的上行方向轮询，在有端口响应时，选中响应的端口，并通过UTOPIA总线、或POSPHY总线从所述响应的端口接收用户数据；

对所述端口下行响应状态数据，响应的端口号，以及接收的用户数据进行编码，并将编码后的数据通过所述SERDES总线发送到背板；

所述背板将接收的SERDES总线的数据转发到所述第二芯片。

所述第二芯片将从背板接收到的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到流量管理芯片，具体为：

所述第二芯片对所接收SERDES总线的数据进行解码得到所述端口下行响应状态数据，响应的端口号，以及用户数据；

将所述用户数据存储在以端口号为索引的队列中，并依据各队列的空满状态决定是否响应所述流量管理芯片的UTOPIA总线、或POSPHY总线上行方向轮询；在响应所述流量管理芯片的上行方向轮询时，将所述用户数据从队列中读出，并通过UTOPIA总线、或POSPHY总线发送给所述流量管理芯片。

所述第二芯片将来自流量管理芯片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后，通过背板发送到第一芯片，具体为：

所述第二芯片根据所述端口下行响应状态数据决定是否响应流量管理芯片的下行方向轮询，并在响应所述下行方向轮询时，通过UTOPIA总线、或POSPHY总线从所述流量管理芯片接收用户数据和端口号；

将所接收的用户数据和端口号进行编码，并将编码后的数据通过所述SERDES总线发送到背板；

所述背板将接收的SERDES总线的数据转发到所述第一芯片。

所述第一芯片将从背板接收的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到xDSL套片，具体为：

所述第一芯片从背板接收SERDES总线的数据，对所述SERDES总线的数据进行解码得到用户数据和端口号；根据所述端口号选中xDSL套片的对应端口，并将所述用户数据通过UTOPIA总线、或POSPHY总线发送到所述xDSL套片。

所述编码和解码的方式为8B/10B方式、或扰码方式。

本发明所提供的一种xDSL数据传输设备和方法，在线卡内设有xDSL套片和第一芯片，主控板内设有流量管理芯片和第二芯片；第一芯片通过UTOPIA、或POSPHY总线与xDSL套片相连，通过SERDES总线与背板相连；第二芯片通过UTOPIA、或POSPHY总线与流量管理芯片相连，通过SERDES总线与背板相连；第一芯片和第二芯片在上下行方向执行UTOPIA、或POSPHY总线与SERDES总线之间的数据转换。本发明所采用的第一芯片和第二芯片成本较低，且本发明的主控板中不再需要交换芯片，从而实现了低成本的xDSL数据传输；另外，本发明的UTOPIA总线或POSPHY总线不直接通过背板，避免了总线速率不高的问题，且背板不再成为性能瓶颈，从而实现了高性能的xDSL数据传输。

附图说明

图1为现有技术中xDSL局端接入设备的第一种硬件实现方式的结构示意图；

图2为现有技术中xDSL局端接入设备的第二种硬件实现方式的结构示意图；

图3为本发明一种xDSL数据传输设备的结构示意图；

图4为本发明另一种xDSL数据传输设备的结构示意图；

图5为本发明实施例中第一芯片的上行方向数据工作流程图；

图6为本发明实施例中第二芯片的上行方向数据工作流程图；

图7为本发明实施例中第二芯片的下行方向数据工作流程图；

图8为本发明实施例中第一芯片的下行方向数据工作流程图。

具体实施方式

下面结合附图和具体实施例对本发明的技术方案进一步详细阐述。

为实现低成本、高性能的xDSL数据传输，本发明所提供的一种xDSL数据传输设备，如图3所示，包括：线卡、背板和主控板。线卡内设有xDSL套片和第一芯片，主控板内设有流量管理芯片和第二芯片；xDSL套片与第一芯片之间通过UTOPIA总线、或POSPHY总线相连；第一芯片与背板之间通过SERDES总线相连；第二芯片与背板之间通过SERDES总线相连；第二芯片与流量管理芯片之间通过UTOPIA总线、或POSPHY总线相连。

第一芯片，用于将来自xDSL套片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后发送到背板，并将从背板接收的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到xDSL套片。

第二芯片，用于将从背板接收到的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到流量管理芯片，并将来自流量管理芯片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后发送到背板。

背板，用于执行第一芯片与第二芯片之间SERDES总线的数据交互。

本发明中定义从xDSL套片到流量管理芯片的数据传输方向为上行方向，从流量管理芯片到xDSL套片的数据传输方向为下行方向。那么，图3所示设备实现上行方向的数据传输，具体为：

第一芯片对xDSL套片的各端口进行UTOPIA总线、或POSPHY总线的下行方向轮询，执行对xDSL套片的各端口响应状态的收集，生成端口下行响应状态数据；

第一芯片对xDSL套片的各端口进行UTOPIA总线、或POSPHY总线的上行方向轮询，在有端口响应时，选中响应的端口，并通过UTOPIA总线、或POSPHY总线从响应的端口接收，其中，用户数据如ATM信元和/或报文分片等；

第一芯片对端口下行响应状态数据，响应的端口号，以及接收的用户数据进行编码，并将编码后的数据通过SERDES总线发送到背板；

第二芯片从背板接收SERDES总线的数据，对所接收SERDES总线的数据进行解码得到端口下行响应状态数据，响应的端口号，以及用户数据；

第二芯片将用户数据存储在以端口号为索引的队列中，并依据各队列的空满状态决定是否响应流量管理芯片的UTOPIA总线、或POSPHY总线上行方向轮询；在响应流量管理芯片的上行方向轮询时，将用户数据从队列中读出，并通过UTOPIA总线、或POSPHY总线发送给流量管理芯片。

需要说明的是，在上行没有用户数据发送时，则第一芯片可以只发送端口下行响应状态数据，即第一芯片发送的数据块中不包含用户数据，而只包含xDSL套片在下行方向的端口响应状态。另外，端口下行响应状态数据可以和用户数据一起发送，当然也可以单独发送；无论采用何种发送方式，必须保证端口下行响应状态数据的及时发送，最好能保证一个用户数据发送出去以后，能紧随着发送一个端口下行响应状态数据。

另外，用户数据存储在以端口号为索引的队列中时，其队列可以采用采用先进先出（FIFO，First Input First Output）或链表等形式实现。

图3所示设备实现下行方向的数据传输，具体为：

第二芯片根据端口下行响应状态数据决定是否响应流量管理芯片的下行方向轮询，并在响应下行方向轮询时，通过UTOPIA总线、或POSPHY总线从流量管理芯片接收用户数据和端口号；

第二芯片将所接收的用户数据和端口号进行编码，并将编码后的数据通过SERDES总线发送到背板；

第一芯片从背板接收SERDES总线的数据，对SERDES总线的数据进行解码得到用户数据和端口号；根据端口号选中xDSL套片的对应端口，并将用户数据通过UTOPIA总线、或POSPHY总线发送到xDSL套片。

其中，第二芯片响应下行方向轮询的依据是，端口下行响应状态数据中相应端口的状态为允许接收；响应上行方向轮询的依据是，上行的相应端口的队列中数据不为空。

另外，上述数据编码和解码的方式可以采用以太网常用的8B/10B方式，也可以采用扰码方式，或者其他编码适合在SERDES总线上传输的编码方式。

作为本发明的另一种xDSL数据传输设备的结构，如图4所示，可以将图3中第二芯片的所有功能集成到流量管理芯片中，以节约成本。即图4所示流量管理芯片的功能，为图3所示流量管理芯片+第二芯片的功能总和。当然，图4所示xDSL数据传输设备，其实现数据上下行传输的流程与上述图3所示传输设备执行的上下行传输流程类似，此处不再赘述。

下面以xDSL套片连接的是UTOPIA总线，编码方式是8B/10B编码为例，对数据的上下行传输流程进行详细说明。

如图5所示，为第一芯片的上行方向数据工作流程图，该流程主要包括以下步骤：

步骤501～502，第一芯片对xDSL套片的各端口进行UTOPIA总线的上行方向轮询，判断是否有端口响应，如果有，执行步骤503；否则，不做处理。

第一芯片按照UTOPIA总线的标准，完成UTOPIA总线的上行方向轮询，如果有端口响应，则表明该响应端口的状态为允许接收；如果没有端口响应，则表明没有端口的状态为允许接收。

步骤503，第一芯片选中响应的端口，并通过UTOPIA总线从响应的端口接收用户数据。

步骤504，第一芯片对响应的端口号、接收的用户数据和端口下行响应状态数据进行编码。

其中，端口下行响应状态数据是由第一芯片对xDSL套片的各端口进行UTOPIA总线的下行方向轮询，并通过执行对xDSL套片的各端口响应状态的收集所生成的。

以用户数据为ATM信元为例，第一芯片在包含54字节ATM信元的数据块头部加上64比特的端口下行响应状态数据，组合成62字节的新数据块，并对该新数据块进行8B/10B编码，得到编码后的数据。

步骤505，第一芯片将编码后的数据通过SERDES总线发送到背板。

需要指出的是，端口下行响应状态数据来自于第一芯片的下行方向轮询过程中得到的UTOPIA接口规范定义的TxClav信号值，该TxClav信号用于标志UTOPIA从设备的某个端口准备好接收数据。如果上行没有用户数据，则第一芯片只将64比特的端口下行响应状态数据进行8B/10B编码后通过SERDES总线发送到背板。以上第一芯片发送的数据在SERDES总线上传输时，需要注意数据块头部和尾部的标志，该标志用于将有效的信息与无效信息分隔开。

如图6所示，为第二芯片的上行方向数据工作流程图，该流程主要包括以下步骤：

步骤601，第二芯片从SERDES总线上接收数据。

步骤602，第二芯片对接收的数据进行解码，得到端口下行响应状态数据，响应的端口号，以及用户数据。

第二芯片对接收的SERDES总线的数据进行8B/10B解码，恢复出数据块，并分离出64比特的端口下行响应状态数据和54字节ATM信元。其中，64比特的端口下行响应状态数据作为响应流量管理芯片下行方向轮询的依据。

步骤603，第二芯片将用户数据存储在以端口号为索引的队列中，并依据各队列的空满状态决定是否响应流量管理芯片的UTOPIA总线上行方向轮询。

第二芯片根据分离出的54字节ATM信元中的端口号，将该ATM信元存储在该端口号所对应的队列中；在流量管理芯片对第二芯片执行UTOPIA总线上行方向轮询时，如果各端口号对应的队列为空，则不响应流量管理芯片；如果不为空，则响应流量管理芯片。

步骤604，第二芯片在响应流量管理芯片的上行方向轮询时，将用户数据从队列中读出，并通过UTOPIA总线发送给流量管理芯片。

如图7所示，为第二芯片的下行方向数据工作流程图，该流程主要包括以下步骤：

步骤701，第二芯片根据端口下行响应状态数据决定是否响应流量管理芯片的下行方向轮询。

步骤702，第二芯片在响应下行方向轮询时，通过UTOPIA总线从流量管理芯片接收用户数据和端口号。

步骤703，第二芯片将所接收的用户数据和端口号进行编码，并将编码后的数据通过SERDES总线发送到背板。

用户数据为ATM信元，编码方式为8B/10B编码。

如图8所示，为第一芯片的下行方向数据工作流程图，该流程主要包括以下步骤：

步骤801，第一芯片从背板接收SERDES总线的数据。

步骤802，第一芯片对SERDES总线的数据进行解码得到用户数据和端口号。

步骤803，第一芯片根据端口号选中xDSL套片的对应端口，并将用户数据通过UTOPIA总线发送到xDSL套片。

用户数据为ATM信元，解码方式为8B/10B解码。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (12)

1.一种数字用户线xDSL数据传输设备，其特征在于，该数据传输设备包括：线卡、背板和主控板；

所述线卡内设有xDSL套片和第一芯片，所述主控板内设有流量管理芯片和第二芯片；所述xDSL套片与第一芯片之间通过通用异步传输模式测试和操作物理接口UTOPIA总线、或在同步光纤网络上承载数据包的传递物理接口POSPHY总线相连；所述第一芯片与背板之间通过并串行与串并行转换器SERDES总线相连；所述第二芯片与背板之间通过SERDES总线相连；所述第二芯片与流量管理芯片之间通过UTOPIA总线、或POSPHY总线相连；

所述第一芯片，用于将来自xDSL套片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后发送到所述背板，并将从所述背板接收的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到所述xDSL套片；

所述第二芯片，用于将从背板接收到的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到所述流量管理芯片，并将来自流量管理芯片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后发送到所述背板；

所述背板，用于执行所述第一芯片与第二芯片之间SERDES总线的数据交互。

2.根据权利要求1所述xDSL数据传输设备，其特征在于，所述第一芯片进一步用于，对xDSL套片的各端口进行UTOPIA总线、或POSPHY总线的下行方向轮询，执行对xDSL套片的各端口响应状态的收集，生成端口下行响应状态数据；

对xDSL套片的各端口进行UTOPIA总线、或POSPHY总线的上行方向轮询，在有端口响应时，选中响应的端口，并通过UTOPIA总线、或POSPHY总线从所述响应的端口接收用户数据；

对所述端口下行响应状态数据，响应的端口号，以及接收的用户数据进行编码，并将编码后的数据通过所述SERDES总线发送到背板。

3.根据权利要求2所述xDSL数据传输设备，其特征在于，所述第二芯片进一步用于，从所述背板接收SERDES总线的数据，对所接收SERDES总线的数据进行解码得到所述端口下行响应状态数据，响应的端口号，以及用户数据；

将所述用户数据存储在以端口号为索引的队列中，并依据各队列的空满状态决定是否响应所述流量管理芯片的UTOPIA总线、或POSPHY总线上行方向轮询；在响应所述流量管理芯片的上行方向轮询时，将所述用户数据从队列中读出，并通过UTOPIA总线、或POSPHY总线发送给所述流量管理芯片。

4.根据权利要求3所述xDSL数据传输设备，其特征在于，所述第二芯片进一步用于，根据所述端口下行响应状态数据决定是否响应流量管理芯片的下行方向轮询，并在响应所述下行方向轮询时，通过UTOPIA总线、或POSPHY总线从所述流量管理芯片接收用户数据和端口号；

将所接收的用户数据和端口号进行编码，并将编码后的数据通过所述SERDES总线发送到背板。

5.根据权利要求4所述xDSL数据传输设备，其特征在于，所述第一芯片进一步用于，从所述背板接收SERDES总线的数据，对所述SERDES总线的数据进行解码得到用户数据和端口号；根据所述端口号选中xDSL套片的对应端口，并将所述用户数据通过UTOPIA总线、或POSPHY总线发送到所述xDSL套片。

6.根据权利要求2至5任一项所述xDSL数据传输设备，其特征在于，所述编码和解码的方式为8B/10B方式、或扰码方式。

7.一种xDSL数据传输方法，其特征在于，该方法包括：

第一芯片将来自xDSL套片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后，通过背板发送到第二芯片；所述第二芯片将从背板接收到的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到流量管理芯片；

所述第二芯片将来自流量管理芯片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后，通过背板发送到第一芯片；所述第一芯片将从所述背板接收的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到所述xDSL套片。

8.根据权利要求7所述xDSL数据传输方法，其特征在于，所述第一芯片将来自xDSL套片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后，通过背板发送到第二芯片，具体为：

所述第一芯片对xDSL套片的各端口进行UTOPIA总线、或POSPHY总线的下行方向轮询，执行对xDSL套片的各端口响应状态的收集，生成端口下行响应状态数据；

对xDSL套片的各端口进行UTOPIA总线、或POSPHY总线的上行方向轮询，在有端口响应时，选中响应的端口，并通过UTOPIA总线、或POSPHY总线从所述响应的端口接收用户数据；

对所述端口下行响应状态数据，响应的端口号，以及接收的用户数据进行编码，并将编码后的数据通过所述SERDES总线发送到背板；

所述背板将接收的SERDES总线的数据转发到所述第二芯片。

9.根据权利要求8所述xDSL数据传输方法，其特征在于，所述第二芯片将从背板接收到的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到流量管理芯片，具体为：

所述第二芯片对所接收SERDES总线的数据进行解码得到所述端口下行响应状态数据，响应的端口号，以及用户数据；

将所述用户数据存储在以端口号为索引的队列中，并依据各队列的空满状态决定是否响应所述流量管理芯片的UTOPIA总线、或POSPHY总线上行方向轮询；在响应所述流量管理芯片的上行方向轮询时，将所述用户数据从队列中读出，并通过UTOPIA总线、或POSPHY总线发送给所述流量管理芯片。

10.根据权利要求9所述xDSL数据传输方法，其特征在于，所述第二芯片将来自流量管理芯片的UTOPIA总线、或POSPHY总线的数据转换为SERDES总线的数据后，通过背板发送到第一芯片，具体为：

所述第二芯片根据所述端口下行响应状态数据决定是否响应流量管理芯片的下行方向轮询，并在响应所述下行方向轮询时，通过UTOPIA总线、或POSPHY总线从所述流量管理芯片接收用户数据和端口号；

将所接收的用户数据和端口号进行编码，并将编码后的数据通过所述SERDES总线发送到背板；

所述背板将接收的SERDES总线的数据转发到所述第一芯片。

11.根据权利要求10所述xDSL数据传输方法，其特征在于，所述第一芯片将从背板接收的SERDES总线的数据转换为UTOPIA总线、或POSPHY总线的数据后发送到xDSL套片，具体为：

所述第一芯片从背板接收SERDES总线的数据，对所述SERDES总线的数据进行解码得到用户数据和端口号；根据所述端口号选中xDSL套片的对应端口，并将所述用户数据通过UTOPIA总线、或POSPHY总线发送到所述xDSL套片。

12.根据权利要求8至11任一项所述xDSL数据传输方法，其特征在于，所述编码和解码的方式为8B/10B方式、或扰码方式。

Images