CN102693176A - 处理器动作检查系统及其检查方法 - Google Patents

处理器动作检查系统及其检查方法 Download PDF

Info

Publication number
CN102693176A
CN102693176A CN2012100180664A CN201210018066A CN102693176A CN 102693176 A CN102693176 A CN 102693176A CN 2012100180664 A CN2012100180664 A CN 2012100180664A CN 201210018066 A CN201210018066 A CN 201210018066A CN 102693176 A CN102693176 A CN 102693176A
Authority
CN
China
Prior art keywords
mentioned
task
beginning
signal
bit signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100180664A
Other languages
English (en)
Inventor
大西直哉
中谷博司
鲛田芳富
竹原润
井上笃
登古诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102693176A publication Critical patent/CN102693176A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0715—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a system implementing multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

处理器动作检查系统及其检查方法。处理器(1)具备：运算部(12)；存储程序的存储部(12)；以及将与通知程序的执行状态的命令对应的比特信号发送到上述动作检查部的数据发送电路(13)。动作检查部(2)具备过渡动作判断电路(2a)和循环处理判断电路(2b)，具备：预先附加了识别成为过渡源的任务的ID的开始ID命令；识别任务的动作结束的结束ID命令；以及在相应任务执行循环处理的情况下通知该循环处理次数的最大值的循环命令；过渡动作判断电路根据开始ID命令和结束ID命令判断程序的任务的过渡动作是否良好，循环处理判断电路判断循环处理次数的异常。

Description

处理器动作检查系统及其检查方法
技术领域
本发明涉及对处理器所执行的程序的动作状态进行检查的处理器动作检查系统及其检查方法。
背景技术
处理器的故障检测一般使用看门狗定时器来监视其动作的异常，但在处理器的故障中，除了程序的缺陷、篡改及软件错误等成为原因的故障之外，还存在处理器的各种电路构成要素的故障成为原因的故障。
近年来，在要求高度安全性的控制装置等的安全装置中，被要求能够对具备处理器的装置正常动作的情况进行验证的动作监视功能。
因此，公开了如下方法：在系统的运行中对处理器所执行的程序的动作顺序进行监视，并对处理器的停止、错误的动作进行检测，因此在处理器外部的动作检查装置中构成状态机，并逐次检测状态的过渡。例如，存在作为日本专利公报的专利第4359632号公报(以下称作专利文献1)或同样作为日本专利公报的特开2010-9296号公报(以下称作专利文献2)。
但是，专利文献1所公开的微处理器动作检查系统为，需要在动作检查电路中，作为状态机而预先组装对由FPGA(Field Programmable GateArray：现场可编程门阵列)那样的可重构的硬件执行的程序进行模拟的电路，而预先计算处理器本来应采取的新状态，因此存在动作检查电路的构成变得复杂的问题。
此外，由于每当程序变更时就需要变更进行模拟的电路，因此在预测到程序变更的系统中，存在其维护复杂、需要时间劳力的问题。
此外，在专利文献2所公开的软件动作监视装置中构成为，与任务的地址建立对应地对所启动的任务赋予识别信息ID，该识别信息ID包含对自身任务和之前所执行的任务进行确定的信息，根据此次启动的任务的ID和之前启动的前次任务的ID，通过硬件监视任务的启动顺序是否正常，将监视结果信息按时间序列存储为日志信息，因此成为复杂的电路构成。
并且，构成为，通过看门狗定时器来判断软件的执行状态的异常，当看门狗定时器检测到超时时，使存储的日志信息退避到记录部中，因此存储器容量也变大。
因此，根据任务的过渡方法的不同而存在ID变大、执行软件延迟的可能性，存在从检测到异常之后到将系统停止为止花费时间的问题。
在被要求安全性和可靠性的使用了处理器的安全控制系统中，希望通过程序动作的异常检测较快、程序动作的合理性故障较少的电路来构成，但是在专利文献2的构成的情况下，存在需要复杂的电路和较大的存储器容量的问题。
发明内容
本发明是为了解决上述问题而进行的，其目的在于提供一种处理器动作检查系统及其检查方法，相对于程序变更不需要动作检查部的重构，能够通过简单的电路和较少的存储器容量而快速地检测出处理器的任务启动顺序的异常。
为了实现上述目的，本发明的处理器动作检查系统具备如下构成。即，
一种处理器动作检查系统，具备处理器和对其动作进行检查的动作检查部，其特征在于，
上述处理器具备：执行程序的运算部；存储部，存储包括多个任务的上述程序；以及数据发送电路，向上述动作检查部发送比特信号，该比特信号与对上述运算部执行上述程序的状态进行通知的命令相对应，
上述动作检查部具备：过渡动作判断电路，对上述程序的过渡状态进行检查；和循环处理判断电路，对循环处理的循环次数进行判断，
在各个上述任务中具备：
开始ID命令，预先在相应任务的开头地址中附加了对成为过渡源的上述任务进行识别的ID；
结束ID命令，在相应任务的最终地址中对该任务的动作结束进行识别；以及
循环命令，在相应任务执行循环处理的情况下，对该循环处理次数的最大值进行通知，
上述运算部或上述数据发送电路为，与上述开始ID命令对应的上述开始ID比特信号，成为对于构成上述程序的全部任务、能够对自身任务启动时的成为过渡源的任务和其他任务进行识别的状态信号，与上述结束ID命令对应的上述结束ID比特信号，成为对于构成上述程序的全部任务、能够对自身任务结束时的其他任务未启动的情况进行识别的状态信号，并且，分别生成与上述循环命令对应的最大值信号，并从上述数据发送电路向上述动作检查部发送，
上述过渡动作判断电路求出动作结束的第一结束ID比特信号和接着启动的上述任务的第二开始ID比特信号之间的一致信号、上述一致信号和上述第二开始ID比特信号的排他逻辑和，而判断上述程序的任务的过渡动作是否良好，
上述循环处理判断电路将动作开始的第一开始ID比特信号和第一结束ID比特信号之间的一致信号作为增量信号进行计数，将该计数值和上述最大值进行比较，而判断循环处理次数的异常，在处理器执行程序的过程中检测任务的过渡动作的异常。
为了实现上述目的，本发明的处理器动作检查系统的检查方法具备如下构成。即，
一种处理器动作检查系统的处理器动作检查方法，该处理器动作检查系统具备处理器和对其动作进行检查的动作检查部，其特征在于，具备：
对于构成程序的全部任务，预先设定预先在相应任务的开头地址中附加了对成为过渡源的上述任务进行识别的ID的开始ID命令、在相应任务的最终地址中对该任务的动作结束进行识别的结束ID命令、以及在相应任务执行循环处理的情况下对该循环处理次数的最大值进行通知的循环命令的步骤；
与上述开始ID命令对应的上述开始ID比特信号，成为对于构成上述程序的全部任务、能够对自身任务启动时的成为过渡源的任务和其他任务进行识别的状态信号，与上述结束ID命令对应的上述结束ID比特信号，成为对于构成上述程序的全部任务、能够对自身任务结束时的其他任务未启动的情况进行识别的状态信号，并分别生成与上述循环命令对应的最大值信号的步骤；
求出动作结束的第一结束ID比特信号和接着启动的上述任务的第二开始ID比特信号之间的一致信号、上述一致信号和上述第二开始ID比特信号的排他逻辑和，而判断上述程序的任务的过渡动作是否良好的步骤；以及
上述循环处理判断电路将动作开始的第一开始ID比特信号和第一结束ID比特信号之间的一致信号作为增量信号进行计数，将该计数值和上述最大值进行比较，而判断循环处理次数的异常的步骤。
根据本发明，能够提供一种处理器动作检查系统及其检查方法，相对于程序的变更不需要动作检查部的重构，能够通过简单的电路和较少的存储器容量而快速地检测出处理器的任务启动顺序的异常。
附图说明
图1是本发明实施例1的处理器动作检查系统的构成图。
图2是包括多个任务的程序的例子。
图3A、图3B是说明本发明的任务构成、赋予的开始ID命令、结束ID命令、对应的开始ID比特信号、结束ID比特信号的图。
图4是过渡动作判断电路的电路构成图。
图5是说明过渡动作判断电路的动作的图。
图6A、图6B、图6C是说明循环处理判断电路的动作的图。
图7是本发明实施例2的处理器动作检查系统的构成图。
符号的说明：
1处理器
2动作检查部
2a过渡动作判断电路
2b循环处理判断电路
11存储部
12运算部
13数据发送电路
14异常处理部
14a停止电路
14b异常接收电路
21开始ID寄存器
22结束ID寄存器
23判断电路
24循环监视部
24最大值寄存器
25计数器
26比较电路
27异常信号发送电路
28异常检测寄存器
29停止发送电路
100处理器动作检查系统
具体实施方式
以下，参照附图对本实施例进行说明。
【实施例1】
以下，参照图1至图6A、图6B、图6C对实施例1进行说明。首先，参照图1对本实施例的构成进行说明。在此所说的处理器是计算机等的中心处理装置即统称为CPU(Central Processing Unit：中央处理器)、MPU(MicroProcessing Unit：微处理器)的处理器，与各自的安装方式无关。
处理器动作检查系统100具备处理器1和对处理器1的动作进行检查的动作检查部2。
处理器1具备：执行程序的运算部12；存储部11，存储包括多个任务的程序；以及数据发送电路13，向动作检查部2发送比特信号，该比特信号与对运算部12执行程序的状态进行通知的命令相对应。
动作检查部2具备：对程序的过渡状态进行检查的过渡动作判断电路2a；以及对循环处理的循环次数的异常进行判断的循环处理判断电路2b。
接着，对各部分的详细构成进行说明。首先，参照图2、图3A、图3B对作为对象的程序的任务构成进行说明。图2是表示任务(TaskA～TaskD)的启动顺序的一例的说明图。此外，图3A、图3B是表示根据这些任务的启动顺序而对任务赋予的开始ID命令、与开始ID命令对应的开始ID比特信号、结束ID命令以及与该结束ID命令对应的结束ID比特信号的说明图。
如该图3A所示，在任务A中在其开头地址中赋予开始ID命令，并且使与该开始ID命令对应的开始ID比特信号，成为对其过渡源任务在哪里进行识别而表示的信号，设任务A→0、任务B→0、任务C→0、任务D→1而与任务A～D对应地生成为“0001”，并从数据发送电路13发送到过渡动作判断电路2a。
该比特信号“0001”表示任务A的过渡源为任务D。
此外，在多个任务成为过渡源的情况下，例如在任务C的情况下，“1010”表示过渡源为任务A以及自身任务C。
此外，在成为循环处理的任务C的情况下，如图6A所示，将其循环次数的最大值作为自身任务C内变量而预先记载，并将其值从数据发送电路13发送到循环处理判断电路2b。
即，各个任务预先具备：开始ID命令，预先在相应任务的开头地址中附加了对成为过渡源的任务进行识别的ID；结束ID命令，在相应任务的最终地址中对相应任务的动作结束进行识别；以及循环命令，在相应任务执行循环处理的情况下，通知该循环处理次数的最大值；运算部12或上述数据发送电路13为，作为与开始ID命令对应的开始ID比特信号，成为对于构成程序的全部任务能够对自身任务启动时的成为过渡源的任务和其他任务进行识别的状态信号，与结束ID命令对应的上述结束ID比特信号，成为对于构成上述程序的全部任务能够对自身任务结束时的其他任务未启动的情况进行识别的状态信号，并且分别生成与循环命令对应的最大值信号，而从数据发送电路13发送到动作检查部2。
接着，参照图1及图4对过渡动作判断电路2的详细构成进行说明。
过渡动作判断电路2具备暂时存储结束ID比特信号和开始ID比特信号的结束ID寄存器21和开始ID寄存器22，并且如图4所示，具备判断电路23，该判断电路23具备：第一AND电路23a，在接收到任务的开始ID比特信号的定时，求出结束ID寄存器22和开始ID寄存器21的输出的逻辑一致；以及EXOR电路23b，求出AND电路23a的输出和上述开始ID比特信号的排他逻辑和。
接着，参照图2及图5对如此构成的过渡动作判断电路2a的动作进行说明。对于具备存储了预先设定的过渡动作的开始ID命令及结束ID命令的图2的程序，如表示任务的图5所示，对存在任务A→任务C→任务D→任务B的过渡动作的情况的判断电路23的动作进行说明。
首先，TaskA的开始ID寄存器的初始值被写入预先设定的“0001”。然后，在接收到从任务A向任务C过渡的开始ID寄存器的信号的定时，通过AND电路23a和EXOR电路23b，对任务A的结束寄存器“1000”和任务C的开始ID寄存器“1010”的、与各个任务对应的比特信号进行逻辑判断，在其输出成为“0000”时判断为正常。
然而，在从TaskD向TaskB过渡的情况下，EXOR电路23b的输出成为“0001”，判断为TaskD的异常。
即，根据本实施例，即使过渡源(开始状态)为多个，也如从TaskC向TaskD过渡的情况所示那样，在其过渡动作的异常被以预先设定的比特信息写入开始ID寄存器之后，能够瞬间地进行判断。
接着，参照图6A、图6B、图6C对循环判断处理2b的构成进行说明。其动作原理为，任务的循环处理是否被处理了预先设定的循环次数以下，如下地判断：将向开始ID寄存器和开始结束寄存器中写入的各个比特信号的逻辑一致作为增量信号而进行计数，在接收到该任务的结束ID比特信号的定时，对该任务的计数值和从该任务写入到最大值寄存器中的循环最大值进行比较而进行判断。
将向开始ID寄存器和开始结束寄存器中写入的各个比特信号的逻辑一致作为循环次数的增量信号，在此，将过渡动作判断电路2a的判断电路23所具备的AND电路23a的输出进行分支，取入计数器25而进行计数。然后，通过比较电路26对该计数器25的输出和写入最大值寄存器24的最大值进行比较，而判断循环次数有无异常，在存在异常的情况下，与过渡动作判断电路2a的判断输出一起从异常信号发送电路27发送到异常处理部14。
异常处理部14的构成为搭载于处理器1，但是也能够成为与处理器1以及动作检查部2都相独立的构成，并且也能够成为附属于处理器1以及动作检查部2的某个的构成。
根据具备处理器1的系统的请求，该异常判断输出也可以使处理器1停止，并且也可以记录异常时的数据而用于诊断。
如以上说明的那样，根据实施例1，关于程序的过渡状态，将全部任务的过渡状态预先作为开始ID命令、结束ID命令而写入各个任务，在执行这些命令时，根据与命令对应的全部任务的比特信息，判断过渡是否良好，因此能够提供一种处理器的动作检查系统，将任务过渡动作是否良好作为最小信息，能够通过简单的电路构成，在任务开始的定时瞬间地进行异常判断。
【实施例2】
接着，参照图7对实施例2的处理器动作检查系统进行说明。对于实施例2的各部分，对于与图1所示的实施例1的各部分相同的部分用相同符号表示，并省略其说明。
如图7所示，实施例2与实施例1的不同点在于，实施例1的构成为，具备处理器1(A)和动作检查部2(A)的A系统的处理器系统构成在1个基板上，但实施例2为，在不同的B系统的基板上具备动作检查部2B。
具体来说，动作检查部2A具备数据交换电路2a1，该数据交换电路2a1发送开始ID比特信号、结束ID比特信号及最大值信号，从数据交换电路2a1向动作检查部2b发送。
根据实施例2，在使动作检查部2冗长化的情况、B系列构成处理器系统的情况下，使B系统同样具备在A系统中进行诊断的动作检查部，能够成为相互进行诊断的冗长化的构成。
在该情况下，动作检查部2B具备数据交换电路2a1，该数据交换电路2a1设置于动作检查部2A，预先使动作检查部成为具有互换性的相同构成，使与图7所示的A系列相同的B系列成为相同构成，而能够构成相互进行诊断的冗长形。
对本发明的几个实施方式进行了说明，但这些实施方式仅作为例子提示，并不试图限定发明的范围。这些新的实施方式能够通过其他各种方式来实施，在不脱离发明的主旨的范围内能够进行各种省略、置换和变更。这些实施方式或其变形包含在发明的范围、主旨中，并且包含在专利请求范围中所记载的发明及其均等的范围内。

Claims (5)

1.一种处理器动作检查系统，具备(1)处理器和(2)对其动作进行检查的动作检查部，其中，
(1)上述处理器具备：
(i)执行程序的运算部；
(ii)存储部，存储包括多个任务的上述程序；以及
(iii)数据发送电路，向上述动作检查部发送比特信号，该比特信号与对上述运算部执行上述程序的状态进行通知的命令相对应，
(2)上述动作检查部具备：
(i)过渡动作判断电路，对上述程序的过渡状态进行检查；和
(ii)循环处理判断电路，对循环处理的循环次数进行判断，
在各个上述任务中具备：
开始ID命令，预先在相应任务的开头地址中附加了对成为过渡源的上述任务进行识别的ID；
结束ID命令，在相应任务的最终地址中对该任务的动作结束进行识别；以及
循环命令，在相应任务执行循环处理的情况下，对该循环处理次数的最大值进行通知，
上述运算部或上述数据发送电路为，与上述开始ID命令对应的开始ID比特信号，成为对于构成上述程序的全部任务、能够对自身任务启动时的成为过渡源的任务和其他任务进行识别的状态信号，与上述结束ID命令对应的结束ID比特信号，成为对于构成上述程序的全部任务、能够对自身任务结束时的其他任务未启动的情况进行识别的状态信号，并且，分别生成与上述循环命令对应的最大值信号，并从上述数据发送电路向上述动作检查部发送，
(i)上述过渡动作判断电路求出动作结束的第一结束ID比特信号和接着启动的上述任务的第二开始ID比特信号之间的一致信号、上述一致信号和上述第二开始ID比特信号的排他逻辑和，而判断上述程序的任务的过渡动作是否良好，
(ii)上述循环处理判断电路将动作开始的第一开始ID比特信号和第一结束ID比特信号之间的一致信号作为增量信号进行计数，将该计数值和上述最大值进行比较，而判断循环处理次数的异常，在处理器执行程序的过程中检测任务的过渡动作的异常。
2.根据权利要求1所述的处理器动作检查系统，其特征在于，
上述过渡动作判断电路具备：
结束ID寄存器和开始ID寄存器，暂时存储上述结束ID比特信号和开始ID比特信号；
第一AND电路，在接收到上述任务的上述开始ID比特信号的定时，求出上述结束ID寄存器和上述开始ID寄存器的输出的逻辑一致；以及
EXOR电路，求出上述AND电路的输出和上述开始ID比特信号的排他逻辑和。
3.根据权利要求1所述的处理器动作检查系统，其特征在于，
上述循环处理判断电路具备：
结束ID寄存器、开始ID寄存器以及最大值寄存器，暂时存储上述结束ID比特信号、上述开始ID比特信号以及最大值信号；
第二AND电路，每当接收到上述结束ID比特信号时，就求出上述结束ID寄存器和上述结束寄存器的输出的一致信号；
计数器，将上述AND电路的输出作为增量信号进行计数；以及
比较电路，对上述计数器的计数值和上述最大值进行比较。
4.根据权利要求3所述的处理器动作检查系统，其特征在于，
上述第二AND电路根据上述第一AND电路的输出生成上述增量信号。
5.一种处理器动作检查系统的处理器动作检查方法，该处理器动作检查系统具备处理器和对其动作进行检查的动作检查部，在该处理器动作检查方法中，具备：
对于构成程序的全部任务，预先设定预先在相应任务的开头地址中附加了对成为过渡源的上述任务进行识别的ID的开始ID命令、在相应任务的最终地址中对该任务的动作结束进行识别的结束ID命令、以及在相应任务执行循环处理的情况下对该循环处理次数的最大值进行通知的循环命令的步骤；
与上述开始ID命令对应的开始ID比特信号，成为对于构成上述程序的全部任务、能够对自身任务启动时的成为过渡源的任务和其他任务进行识别的状态信号，与上述结束ID命令对应的结束ID比特信号，成为对于构成上述程序的全部任务、能够对自身任务结束时的其他任务未启动的情况进行识别的状态信号，并分别生成与上述循环命令对应的最大值信号的步骤；
求出动作结束的第一结束ID比特信号和接着启动的上述任务的第二开始ID比特信号之间的一致信号、上述一致信号和上述第二开始ID比特信号的排他逻辑和，而判断上述程序的任务的过渡动作是否良好的步骤；以及
上述循环处理判断电路将动作开始的第一开始ID比特信号和第一结束ID比特信号之间的一致信号作为增量信号进行计数，将该计数值和上述最大值进行比较，而判断循环处理次数的异常的步骤。
CN2012100180664A 2011-01-19 2012-01-19 处理器动作检查系统及其检查方法 Pending CN102693176A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP008983/2011 2011-01-19
JP2011008983A JP2012150661A (ja) 2011-01-19 2011-01-19 プロセッサ動作検査システム、及びその検査方法

Publications (1)

Publication Number Publication Date
CN102693176A true CN102693176A (zh) 2012-09-26

Family

ID=46491739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100180664A Pending CN102693176A (zh) 2011-01-19 2012-01-19 处理器动作检查系统及其检查方法

Country Status (4)

Country Link
US (1) US20120185858A1 (zh)
JP (1) JP2012150661A (zh)
CN (1) CN102693176A (zh)
IN (1) IN2012DE00145A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107402830A (zh) * 2016-04-25 2017-11-28 阿自倍尔株式会社 寄存器异常检测装置
CN111651325A (zh) * 2020-06-02 2020-09-11 中电科航空电子有限公司 一种机载设备任务监控系统及方法
CN112513819A (zh) * 2018-09-19 2021-03-16 日立汽车系统株式会社 电子控制装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012088815A (ja) * 2010-10-15 2012-05-10 Toshiba Corp マイクロプロセッサ動作監視システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508690A (zh) * 2002-12-19 2004-06-30 �Ҵ���˾ 使能跟踪重复指令的方法和系统
JP2010009296A (ja) * 2008-06-26 2010-01-14 Fujitsu Ltd ソフトウェア動作監視装置およびソフトウェア動作監視方法
CN101681287A (zh) * 2007-06-13 2010-03-24 株式会社丰田It开发中心 处理器动作检查系统及动作检查电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957384B (zh) * 2004-07-07 2011-04-06 三菱电机株式会社 电子元件和数据处理方法
US20070011300A1 (en) * 2005-07-11 2007-01-11 Hollebeek Robert J Monitoring method and system for monitoring operation of resources
US8966492B2 (en) * 2008-01-31 2015-02-24 Nec Corporation Service provision quality control device
US8583845B2 (en) * 2008-08-07 2013-11-12 Nec Corporation Multi-processor system and controlling method thereof
JP6050754B2 (ja) * 2010-10-11 2016-12-21 ゼネラル・エレクトリック・カンパニイ 信号処理に基づく故障検出、分離、及び修正のためのシステム、方法、及び装置
US9135586B2 (en) * 2010-10-28 2015-09-15 Sap Se System for dynamic parallel looping of repetitive tasks during execution of process-flows in process runtime

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508690A (zh) * 2002-12-19 2004-06-30 �Ҵ���˾ 使能跟踪重复指令的方法和系统
CN101681287A (zh) * 2007-06-13 2010-03-24 株式会社丰田It开发中心 处理器动作检查系统及动作检查电路
JP2010009296A (ja) * 2008-06-26 2010-01-14 Fujitsu Ltd ソフトウェア動作監視装置およびソフトウェア動作監視方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107402830A (zh) * 2016-04-25 2017-11-28 阿自倍尔株式会社 寄存器异常检测装置
CN107402830B (zh) * 2016-04-25 2020-11-24 阿自倍尔株式会社 寄存器异常检测装置
CN112513819A (zh) * 2018-09-19 2021-03-16 日立汽车系统株式会社 电子控制装置
CN111651325A (zh) * 2020-06-02 2020-09-11 中电科航空电子有限公司 一种机载设备任务监控系统及方法

Also Published As

Publication number Publication date
US20120185858A1 (en) 2012-07-19
JP2012150661A (ja) 2012-08-09
IN2012DE00145A (zh) 2015-06-05

Similar Documents

Publication Publication Date Title
Cinque et al. Event logs for the analysis of software failures: A rule-based approach
US9092561B2 (en) Model checking for distributed application validation
US8418005B2 (en) Methods, apparatus and articles of manufacture to diagnose temperature-induced memory errors
CN102693176A (zh) 处理器动作检查系统及其检查方法
CN101796489A (zh) 时钟监控单元
CN101639803A (zh) 多线程应用系统的异常处理方法和异常处理装置
US20030084376A1 (en) Software crash event analysis method and system
CN102110485A (zh) 数码发电站保护系统的健全性测试的自动化方法及装置
US20190018401A1 (en) Method and Arrangement for Operating Two Redundant Systems
US9411007B2 (en) System and method for statistical post-silicon validation
US9256223B2 (en) Safety interlock device for a plant
CN115114064A (zh) 一种微服务故障分析方法、系统、设备及存储介质
JP2014021577A (ja) 故障予測装置、故障予測システム、故障予測方法、及び、故障予測プログラム
CN110825561A (zh) 控制系统以及控制装置
JP6568033B2 (ja) 異常検出のための方法及びシステム
US20100162269A1 (en) Controllable interaction between multiple event monitoring subsystems for computing environments
JPH02294739A (ja) 障害検出方式
US10846162B2 (en) Secure forking of error telemetry data to independent processing units
WO2020109252A1 (en) Test system and method for data analytics
US6061812A (en) Methods and apparatus for generating passive testers from properties
CN111078528A (zh) 一种自动化测试的管理方法、设备及介质
CN113220541B (zh) 一种多核处理器的内存巡检方法及系统
US12093160B1 (en) IoT event detector correctness verification
Zhang et al. Research of CPU Functional Safety Based on IEC 61508
JP2011232910A (ja) メモリ診断方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120926