CN102638680B - 基于硬件的cabac编码方法及系统 - Google Patents

Abstract

本发明公开了一种基于硬件的CABAC编码方法，包括以下步骤：生成当前语法元素值各bin值对应的上下文模型；检测缓冲器是否为满；将各bin值和上下文模型写入多级缓冲器；检测缓冲器是否为空；读取数据并采用流水线处理方法进行算术编码生成比特流。本发明还公开了一种基于硬件的CABAC编码系统，包括：块系数前端处理引擎、多级缓冲器和算术编码引擎。

Description

基于硬件的CABAC编码方法及系统

技术领域

本发明涉及多媒体编码处理技术领域，特别是涉及一种基于硬件的基于上下文的自适应二进制算术编码(CABAC)的编码方法及系统。

背景技术

H.264标准是ITU-T(ITU-T for ITU Telecommunication Standardization Sector，国际电信联盟远程通信标准化组织)的VCEG(Video Coding Experts Group，视频编码专家组)和ISO/IEC(国际标准化组织/国际电工委员会)的MPEG(Moving Pictures ExpertsGroup/Motin Pictures Experts Group，活动图像专家组)的JVT(Joint Video Team，联合视频组)开发的视频视频标准。在相同的重建图像质量下，H.264比H.263节约50％左右的码率。它即保留了以往压缩技术的优点和精华又具有其他压缩技术无法比拟的许多优点，既是ITU-T的H.264，又是ISO/IEC的MPEG-4的第10部分。

H.264是在MPEG-4技术的基础之上建立起来的，其编解码流程主要包括5个部分：帧间和帧内预测(Estimation)、变换(Transform)和反变换、量化(Quantization)和反量化、环路滤波(Loop Filter)、熵编码(Entropy Coding)。

H264标准各主要部分有访问单元分割符(Access Unit delimiter)，附加增强信息(SEI)，基本图像编码，(primary coded picture)，冗余图像编码(Redundant CodedPicture)。还有即时解码刷新(Instantaneous Decoding Refresh，IDR，)、假想参考解码(Hypothetical Reference Decoder，HRD)、假想码流调度器(Hypothetical StreamScheduler，HSS)。

在H.264中，视频编码处理的最后一步就是熵编码，在H.264中采用了两种不同的熵编码方法：通用可变长编码(Universal VLC，UVLC)和基于文本的自适应二进制算术编码(Context-based Adaptive Binary Arithmetic Coding，CABAC)。在H.263等标准中，根据要编码的数据类型如变换系数、运动矢量等，采用不同的VLC码表。H.264中的UVLC码表提供了一个简单的方法，不管符号表述什么类型的数据，都使用统一变字长编码表。其优点是简单；缺点是单一的码表是从概率统计分布模型得出的，没有考虑编码符号间的相关性，在中高码率时效果不是很好。

因此，H.264中还提供了可选的CABAC方法。算术编码使编码和解码两边都能使用所有句法元素(变换系数、运动矢量)的概率模型。为了提高算术编码的效率，通过内容建模的过程，使基本概率模型能适应随视频帧而改变的统计特性。内容建模提供了编码符号的条件概率估计，利用合适的内容模型，存在于符号间的相关性可以通过选择目前要编码符号邻近的已编码符号的相应概率模型来去除，不同的句法元素通常保持不同的模型。

由于CABAC采用了高效的算术编码思想，同时充分考虑了视频流相关统计特性，大大提高了编码效率，因此被选为H.264的编码标准中熵编码的两种可选方法之一。其相对于另一种熵编码方法CAVLC(Context-Adaptive Varialbe-Length Coding，基于上下文自适应的可变长度编码)，CAVAC能提高更高的压缩效率。

因H.264具有更高的压缩比、更好的IP和无线网络信道的适应性，在数字视频通信和存储领域得到越来越广泛的应用。

在要求提高高码率的压缩码流的情况下，CABAC将是影响编码工作性能的关键因素，但现有技术中的CABAC编码系统，无法适应现有技术中越来越高的高码流的压缩码流要求，因此，需要提供更加高效的高码率视频编码的CABAC编码器。

发明内容

本发明的一方面的目的在于提供一种基于硬件的CABAC编码方法，能够提供更加高效的高码率视频编码方法。

本发明的另一方面的目的在于提供一种基于硬件的CABAC编码系统，能够提供更加高效的高码率视频编码系统。

为实现本发明的一方面目的，本发明的基于硬件的CABAC编码方法，包括以下步骤：

生成当前语法元素值各bin值对应的上下文模型；

检测缓冲器是否为满；

若是，则暂停上下文bin值构成，同时也暂停块系数预处理引擎的扫描，重新检测缓冲器状态；

若否，则将各bin值和上下文模型不断写入多级缓冲器；

将各bin值和上下文模型写入多级缓冲器；

检测缓冲器是否为空；

若是，则暂停编码工作，重新检测缓冲器状态；

若否，则读取缓冲器中的数据进行算术编码；

读取数据并采用流水线处理方法进行算术编码生成比特流。

为实现本发明的另一方面目的，本发明的基于硬件的CABAC编码系统，包括：块系数前端处理引擎，多级缓冲器和算术编码引擎；

块系数前端处理引擎，用于对经过变换量化后的系数进行处理，生成当前语法元素值各bin值对应的上下文模型，并将各bin值和上下文模型写入多级缓冲器；

多级缓冲器，用于缓存块系数前端处理引擎写入的各bin值和上下文模型；

算术编码引擎，用于从多级缓冲器中读取数据并进行算术编码生成比特流。

更优地，本发明的基于硬件的CABAC编码方法，生成当前语法元素值各bin值对应的上下文模型，包括以下步骤：

对经过变换量化后的系数进行反ZIG-ZAG扫描、统计非零系数的个数与RUN-LENGTH，生成系数语法元素；

通过乒乓操作将系数语法元素写入FIFO缓存器；

从FIFO缓存器读取系数语法元素，生成当前语法元素值各bin值对应的上下文模型。

更优地，本发明的基于硬件的CABAC编码方法，从FIFO缓存器读取系数语法元素，进行上下文bin值构成，包括以下步骤：

从FIFO缓存器读取系数语法元素；

对上一个level值的sign值与当前level值的level_pre值同时进行bin值构成；

对level_prefix进行bin值构成；

对level_suffix进行bin值构成；

对level_bypass进行bin值构成。

更优地，本发明的基于硬件的CABAC编码方法，读取数据并进行算术编码生成比特流，包括以下步骤：

读bin值缓冲器；

上下文状态更新；

range值更新；

low值更新及码流输出。

更优地，本发明的基于硬件的CABAC编码系统，块系数前端处理引擎包括：块系数预处理引擎，FIFO缓存器和上下文bin值构成引擎；

块系数预处理引擎，用于对经过变换量化后的系数进行反ZIG-ZAG扫描，统计非零系数的个数与RUN-LENGTH和生成系数语法元素；

FIFO缓存器，用于缓存系数语法元素；

上下文bin值构成引擎，用于根据相邻宏块的相关语法元素值，生成当前语法元素值各bin值对应的上下文模型、并将各bin值和上下文模型写入多级缓冲器。

本发明的有益效果：本发明基于硬件的CABAC编码系统和方法，通过对变换量化后的块系数的编码，实现在前后两端(块系数前端处理引擎和算术编码引擎)均能够一个周期处理多个bin值，从而进行高效编码。

附图说明

图1为本发明的基于硬件的CABAC编码方法第一实施例的流程图；

图2为本发明的基于硬件的CABAC编码方法第二实施例的流程图；

图3为本发明的基于硬件的CABAC编码方法第三实施例的流程图；

图4为本发明的基于硬件的CABAC编码方法第四实施例的流程图；

图5为本发明的基于硬件的CABAC编码系统第一实施例的结构示意图；

图6为本发明的基于硬件的CABAC编码系统第二实施例块系数前端处理引擎的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的基于硬件的CABAC编码系统和方法进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

基于硬件的CABAC编码方法的具体实施例

图1为本发明的基于硬件的CABAC编码方法第一实施例的流程图，如图1所示，本发明的基于硬件的CABAC编码方法包括以下步骤：

步骤101：生成当前语法元素值各bin值对应的上下文模型。

块系数前端处理引擎所要处理的是经过变换量化后的系数，包括亮度和色度的直流系数(DC)和交流系数(AC)。块系数前端处理引擎中的块系数预处理引擎对经过变换量化后的系数进行反ZIG-ZAG扫描，检测非零系数所在位置，得到一个由有效系数标志(significant_coeff_flag)和最后有效系数标志(last_significant_coeff_flag)组成的系数分布图。具体为：若当前扫描系数为零，则significant_coeff_flag值为0；若当前扫描系数为非零，则significant_coeff_flag值为1且后面紧跟一个标志位last_significant_coeff_flag，值为1则表示为块内最后一个非零系数。在反向扫描的过程中，同时传送各非零系数的绝对值及其符号。在整个块扫描结束后，得到一个编码块标志(coded_block_flag)，1表示该块存在非0系数，0表示该块不存在非0系数。块系数前端预处理引擎将生成的系数语法元素通过乒乓操作写入FIFO缓存器0或1中，同时上下文构成引擎从FIFO缓存器1或0中读取系数语法元素。上下文bin值构成引擎将读取的语法元素进行二进制化，生成对应的bin值串及各bin值对应的上下文模型。

步骤102：检测缓冲器是否为满。

若检测到缓冲器已满，则暂停上下文bin值构成，同时也暂停块系数预处理引擎的扫描，重新检测缓冲器是否为满；若检测到缓冲器未满，则将各bin值和上下文模型不断写入多级缓冲器。

步骤103：将各bin值和上下文模型写入多级缓冲器。

步骤104：检测缓冲器是否为空。

若检测到缓冲器为空，则暂停算术编码引擎的编码工作，重新检测缓冲器是否为空；若检测到缓冲器不为空，则算术编码引擎读取缓冲器中的数据进行算术编码。

步骤105：读取数据并采用流水线处理方法进行算术编码生成比特流。

算术编码引擎从缓冲器中读取数据，并采用四级流水线处理方法进行算术编码。四级流水线分别为：读bin值缓冲器；上下文状态更新；range值更新；low值更新及码流输出。在一般情况下，每个cycle能够处理一个待编码单元，即1到2个上下文或等概率bin值，同时生成0到7个bit。

图2为本发明的基于硬件的CABAC编码方法第二实施例的流程图，如图2所示，本实施例生成当前语法元素值各bin值对应的上下文模型具体包括以下步骤：

步骤201：对经过变换量化后的系数进行反ZIG-ZAG扫描、统计非零系数的个数与RUN-LENGTH，生成系数语法元素。

本步骤由块系数前端处理引擎中的块系数预处理引擎对经过变换量化后的系数进行处理，包括亮度和色度的直流系数(DC)和交流系数(AC)。引擎对系数进行反ZIG-ZAG扫描，检测非零系数所在位置，得到一个由有效系数标志(significant_coeff_flag)和最后有效系数标志(last_significant_coeff_flag)组成的系数分布图。若当前扫描系数若为零，significant_coeff_flag值为0；若当前扫描系数若为非零，significant_coeff_flag值为1且后面紧跟一个标志位last_significant_coeff_flag，值为1则表示为块内最后一个非零系数。在反ZIG-ZAG扫描的过程中，还需传送各非零系数的绝对值及其符号。在整个块扫描结束后，得到一个编码块标志(coded_block_flag)，1表示该块存在非0系数，0表示该块不存在非0系数。从而生成上述三种块系数语法元素。

步骤202：通过乒乓操作将系数语法元素写入FIFO缓存器。

块系数前端预处理引擎将生成的系数语法元素通过乒乓操作写入FIFO缓存器0或1中。

步骤203：从FIFO缓存器读取系数语法元素，进行上下文bin值构成。

上下文构成引擎从FIFO缓存器1或0中读取系数语法元素，并将读取的语法元素进行二进制化，生成对应的bin值串及各bin值对应的上下文模型。

图3为本发明的基于硬件的CABAC编码方法第三实施例的流程图，如图3所示，本实施例进行上下文bin值构成包括以下步骤：

步骤301：从FIFO缓存器读取系数语法元素。

上下文构成引擎从FIFO缓存器1或0中读取系数语法元素。

步骤302：对上一个level值的sign值与当前level值的level_pre值同时进行bin值构成。

本实施例中，上一个level值的sign值与当前level值的level_pre值同时进行bin值构成，其中sign值将生成一个等概率bin值，且该bin值的值等于sign值。level_pre值则生成一个上下文bin值，其上下文模型根据当前level值可由H.264标准表中查询得到，而其bin值由level的前缀值是否为0决定，若非0，则为1。

步骤303：对level_prefix进行bin值构成。

前缀level_prefix的bin值构成，其上下文模型根据当前块已编码的level值得到，具体由已编码的绝对值大于1的level个数加5，再加上从H.264标准表中查询得到的上下文地址基址得到。

步骤304：对level_suffix进行bin值构成。

后缀level_suffix的bin值构成，其上下文模型根据当前块已编码的level值得到，具体由已编码的绝对值大于1的level个数加5，再加上从H.264标准表中查询得到的上下文地址基址得到。

步骤305：对level_bypass进行bin值构成。

对于level_bypass值，将生成等概率bin值对，即每一个时钟周期输出两个等概率bin值，每个bin值的值等于level_bypass相应比特位，即第一个等概率bin值等于level_bypass的第一个比特，依次类推。而level_bypass值是由当前level绝对值减去13得到。因此对于单个level值，共生成(3+N/2)个待编码单元，一个level值的编码所耗费的周期数为(3+N/2)。

图4为本发明的基于硬件的CABAC编码方法第四实施例的流程图，如图4所示，本实施例读取数据并进行算术编码生成比特流包括以下步骤：

步骤401：读bin值缓冲器。

算术编码引擎检测到缓冲器不为空时，即从缓冲器中读取数据。

步骤402：上下文状态更新。

各上下文模型所对应的state值，它将指明符号0或1的概率值，也就指明了各个上下文的小概率符号LPS(Least Probable Symbol)，这个变量只在上下文bin值编码时才更新。

步骤403：range值更新。

算术编码区间长度range值，它必须保持在[2⁸，2⁹]范围之内，且只在上下文bin值编码时才需更新，若更新后超出约定范围，需进行重整。更新的过程就是赋值的过程，就是将新值赋给对应的range值。当上下文bin为LPS，等概率bin值为0时，range将更新为rLps；当上下文bin为MPS，等概率bin值为1时，range将更新为range-rLps；当上下文bin为LPS，等概率bin值为1时，range将更新为rLps；当上下文bin为等概率对(00，01，10，11中的一个)时，range将更新为range。

步骤404：low值更新及码流输出。

算术编码区间下限low值，它在等概率bin值和上下文bin值编码时都会更新，也将随着range值的重整而移位，更新的过程就是赋值的过程，就是将新值赋给对应的low值。当上下文bin为LPS，等概率bin值为0时，low值更新为2*low+range-rLps；当上下文bin为MPS，等概率bin值为1时，low值更新为2*low+range；当上下文bin为LPS，等概率bin值为1时，low值更新为2*low+2*range-rLps；当上下文bin为等概率对(00，01，10，11中的一个)时，low值更新为4*low+range*pair。而它的高bit位逐步输出作为编码bit流。

本发明的编码方式则能够一个时钟周期处理一到两个bin值(等概率bin值和上下文bin值)，对于一定的bin值，将显著缩短了编码时间，实现了高效编码。

基于硬件的CABAC编码系统的具体实施例

图5为本发明的基于硬件的CABAC编码系统第一实施例的结构示意图，如图5所示，本发明的基于硬件的CABAC编码系统第一实施例的结构包括：块系数前端处理引擎、多级缓冲器和算术编码引擎。

块系数前端处理引擎，用于对经过变换量化后的系数进行处理，生成当前语法元素值各bin值对应的上下文模型、并将各bin值和上下文模型写入多级缓冲器。

多级缓冲器，用于缓存块系数前端处理引擎写入的各bin值和上下文模型。

算术编码引擎，用于从多级缓冲器中读取数据并进行算术编码生成比特流。

图6为本发明的基于硬件的CABAC编码系统第二实施例块系数前端处理引擎的结构示意图，如图6所示，本实施例块系数前端处理引擎包括：块系数预处理引擎、FIFO缓存器和上下文bin值构成引擎；

块系数预处理引擎，用于对经过变换量化后的系数进行反ZIG-ZAG扫描、统计非零系数的个数与RUN-LENGTH和生成系数语法元素。

FIFO缓存器，用于缓存系数语法元素。

上下文bin值构成引擎，用于根据相邻宏块的相关语法元素值，生成当前语法元素值各bin值对应的上下文模型、并将各bin值和上下文模型写入多级缓冲器。

本发明实施例的基于硬件的CABAC编码系统和方法，在进行高码率视频编码时，变换量化后的块系数将生成绝大多数的比特，本发明的CABAC编码系统和方法通过对该系数的的编码，实现在前后两端(块系数前端处理引擎和算术编码引擎)均能够一个周期处理多个bin值，从而进行高效编码。

以上所述仅为本发明的优选事例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进，均应包含在本发明的保护范围以内。

Claims (3)

1.一种基于硬件的CABAC编码方法，其特征在于，该方法包括以下步骤：

对经过变换量化后的系数进行反ZIG-ZAG扫描、统计非零系数的个数与RUN-LENGTH，生成系数语法元素；

通过乒乓操作将系数语法元素写入FIFO缓存器；

从FIFO缓存器读取系数语法元素；

对上一个level值的sign值与当前level值的level_pre值同时进行bin值构成；

对level_prefix进行bin值构成；

对level_suffix进行bin值构成；

对level_bypass进行bin值构成；

检测缓冲器是否为满；

将各bin值和上下文模型写入多级缓冲器；

检测缓冲器是否为空；

读取数据并采用流水线处理方法进行算术编码生成比特流；

其中，所述level_bypass值为等概率bin值对，由当前level绝对值减去13得到。

2.根据权利要求1所述的基于硬件的CABAC编码方法，其特征在于，所述读取数据并进行算术编码生成比特流，包括以下步骤：

读bin值缓冲器；

上下文状态更新；

range值更新；

low值更新及码流输出。

3.一种基于硬件的CABAC编码系统，其特征在于，包括：块系数前端处理引擎，多级缓冲器和算术编码引擎；

所述块系数前端处理引擎，用于对经过变换量化后的系数进行处理，生成当前语法元素值各bin值对应的上下文模型、并将各bin值和上下文模型写入多级缓冲器；

所述多级缓冲器，用于缓存块系数前端处理引擎写入的各bin值和上下文模型；

所述算术编码引擎，用于从多级缓冲器中读取数据并进行算术编码生成比特流；

所述块系数前端处理引擎包括：块系数预处理引擎，FIFO缓存器和上下文bin值构成引擎；

所述块系数预处理引擎，用于对经过变换量化后的系数进行反ZIG-ZAG扫描，统计非零系数的个数与RUN-LENGTH和生成系数语法元素；

所述FIFO缓存器，用于通过乒乓操作缓存系数语法元素；

所述上下文bin值构成引擎，用于根据相邻宏块的相关语法元素值，生成当前语法元素值各bin值对应的上下文模型、并将各bin值和上下文模型写入多级缓冲器；

从所述FIFO缓存器读取系数语法元素；

对上一个level值的sign值与当前level值的level_pre值同时进行bin值构成；

对level_prefix进行bin值构成；

对level_suffix进行bin值构成；

对level_bypass进行bin值构成；

其中，所述level_bypass值为等概率bin值对，由当前level绝对值减去13得到。