CN102630015A - 一种基于RealVideo9或10去块效应的快速旁路方法和装置 - Google Patents

一种基于RealVideo9或10去块效应的快速旁路方法和装置 Download PDF

Info

Publication number
CN102630015A
CN102630015A CN2012100996117A CN201210099611A CN102630015A CN 102630015 A CN102630015 A CN 102630015A CN 2012100996117 A CN2012100996117 A CN 2012100996117A CN 201210099611 A CN201210099611 A CN 201210099611A CN 102630015 A CN102630015 A CN 102630015A
Authority
CN
China
Prior art keywords
pixel column
pixel
deblocking
deblocking effect
satisfy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100996117A
Other languages
English (en)
Other versions
CN102630015B (zh
Inventor
陈敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan Microelectronics (Shanghai) Co., Ltd.
VeriSilicon Microelectronics Beijing Co Ltd
VeriSilicon Microelectronics Chengdu Co Ltd
Original Assignee
VeriSilicon Microelectronics Shanghai Co Ltd
VeriSilicon Microelectronics Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VeriSilicon Microelectronics Shanghai Co Ltd, VeriSilicon Microelectronics Beijing Co Ltd filed Critical VeriSilicon Microelectronics Shanghai Co Ltd
Priority to CN201210099611.7A priority Critical patent/CN102630015B/zh
Publication of CN102630015A publication Critical patent/CN102630015A/zh
Application granted granted Critical
Publication of CN102630015B publication Critical patent/CN102630015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

一种基于RealVideo9或10去块效应的快速旁路方法和装置。一种基于RealVideo9或10去块效应的快速旁路方法，其特征在于包括如下步骤：步骤一、根据待处理边两侧紧邻的两个像素行或像素列(L10-L13，R10-R13)，判断是否满足整体旁路条件；如果满足，那么该边不进行去块效应运算，顺序处理下一个待处理边；如果不满足，则执行步骤二；步骤二、根据去块效应运算中像素行或像素列的处理顺序，依次判断每一个像素行或像素列是否满足单像素行或像素列旁路条件，如果满足，那么该像素行或像素列不需要做去块效应运算，如果不满足，则执行步骤三；步骤三、对不满足旁路条件的单像素行或像素列执行去块效应运算处理，依次处理每一个像素行或像素列，直至所有像素行或像素列都被处理完。

Description

一种基于RealVideo9或10去块效应的快速旁路方法和装置
技术领域
本发明属于视频处理技术领域，尤其涉及一种基于RealVideo9或10去块效应的快速旁路方法和装置用于加速RealVideo9或10中去块效应操作。
背景技术
RealVideo文件是RealNetworks公司开发的一种新型流式视频文件格式，它包含在RealNetworks公司所制定的音频视频压缩规范RealMedia中。目前，Internet上已有不少RM编码的资源，这种格式在国内尤其普及。这就导致了国内便携式设备，如MP4、手机、机顶盒等，对RealVideo格式的支持成为“标配”需求。
随着人们对视频质量要求的提高，视频图像分辨率和码率的提高也要求编解码器更高的处理能力，视频编解码器的能力已成为制约视频处理技术发展的瓶颈，因此提高视频处理速度已成为视频处理领域的一个迫切要求。
提高视频处理速度可以从两方面入手。一方面需要更强大的硬件处理能力，另一方面更需要在视频处理的具体算法和实现上有所优化和创新。
RealVideo9或10的去块效应(deblock)算法较RealVideo8更为复杂，是整个解码序列中最为耗时的步骤。去块效应算法涉及的条件分支多，过程复杂，运算量大，已成为整个解码过程中计算开销最大的一个步骤。需要注意的是，在某些情况下，对于某些像素点运算后的值与运算前的数值相同，因此，对于这些运算前后数值相同的像素点，去块效应处理是解码处理资源的浪费。
发明内容
鉴于现有技术中的缺陷，本发明提供一种基于RealVideo9或10去块效应的快速旁路方法，其特征在于包括如下步骤：
步骤一、根据待处理边两侧紧邻的两个像素行或像素列(L10-L13，R10-R13)，判断是否满足整体旁路条件；如果满足，那么该边不进行去块效应运算，顺序处理下一个待处理边；如果不满足，则执行步骤二；
步骤二、根据去块效应运算中像素行或像素列的处理顺序，依次判断每一个像素行或像素列是否满足单像素行或像素列旁路条件，如果满足，那么该像素行或像素列不需要做去块效应运算，如果不满足，则执行步骤三；
步骤三、对不满足旁路条件的单像素行或像素列执行去块效应运算处理，依次处理每一个像素行或像素列，直至所有像素行或像素列都被处理完。
进一步，本发明所述的基于RealVideo9或10去块效应的快速旁路方法，其特征在于步骤一中判断是否满足整体旁路条件的具体过程为：
将所述边每侧的4个像素合并成一个32位的无符号数，比较两个32比特的无符号数，如果相等，则该边左右的4个像素都不需要做去块效应运算，直接处理该边接下来的4个像素。
进一步，本发明所述的基于RealVideo9或10去块效应的快速旁路方法，其特征在于将所述边每侧的4个像素合并成一个32位的无符号数的具体过程为：若去块效应算法输入数据为每像素8比特，则这4个像素构成一个32比特的无符号数；如果去块效应算法的输入数据为16比特，则需要将第一个像素所在的16比特左移8位，合并第二个像素，构成结果32位无符号数的高16比特；将第三个像素所在的16比特左移8位，合并第四个像素，构成结果32位无符号数的低16比特。
进一步，本发明所述的基于RealVideo9或10去块效应的快速旁路方法，其特征在于步骤二中判断是否满足单像素行或像素列旁路条件的具体过程为：在对像素行或像素列做运算之前，需要判断该像素行或像素列处于边两侧的两个像素L1i，R1i是否相等；如果相等，则当前像素行或像素列不需要做去块效应运算；如果不等，则需要按正常流程对该像素行或像素列做去块效应运算。
此外，本发明还提供一种基于RealVideo9或10去块效应的快速旁路的装置，其特征在于包括如下模块：
整体旁路条件判断模块，用于根据待处理边两侧紧邻的两个像素行或像素列(L10-L13，R10-R13)，判断是否满足整体旁路条件；如果满足，那么该边不进行去块效应运算，顺序处理下一个待处理边；如果不满足，则交由单像素行或像素列旁路条件判断模块处理；
单像素行或像素列旁路条件判断模块，用于根据去块效应运算中像素行或像素列的处理顺序，依次判断每一个像素行或像素列是否满足单像素行或像素列旁路条件，如果满足，那么该像素行或像素列不需要做去块效应运算，如果不满足，交由像素行或像素列去块效应运算模块处理；
像素行或像素列去块效应运算模块，用于对不满足旁路条件的单像素行或像素列执行去块效应运算处理，依次处理每一个像素行或像素列，直至所有像素行或像素列都被处理完。
本发明所提出的基于RealVideo9或10去块效应旁路的方法和装置在详细分析RealVideo9或10去块效应的算法基础上，利用去块效应算法对于某些特定情况运算前后结果不变的特点，以较少的逻辑判断代价判断出当前4个像素行/列是否需要真正进行去块效应算法运算。对于大多数流的统计发现，不用进行进行去块效应运算的比例占了可观的数目，因此本发明提出的去块效应旁路算法能够明显的降低去块效应阶段的整体运算开销，具有较高的实用性。而对于不满足整体旁路条件的情况，分别对每个像素行/列采用简单的单行(列)旁路运算，这样也能整体降低去块效应运算的开销。
附图说明
图1为本发明基于RealVideo9或10去块效应的快速旁路方法的操作流程图；
图2为本发明一次垂直边去块效应算法所涉及的像素点示意图；
图3为本发明一次水平边去块效应算法所涉及的像素点示意图。
具体实施方式
为使本发明的上述目的、特征和优点更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
为阐述方便，首先对RealVideo9或10中对去块效应算法进行描述，以对垂直边做水平方向的去块效应处理为例。这种情况中涉及到的像素排列如表一所示。
Figure BSA00000697396100031
表1
RealVideo9或10去块效应算法一次处理一条边(表中黑色加粗边)两侧(对于水平边，为上下两侧；对于垂直边，为左右两侧)4x4的像素块，其中L40-L13是垂直边左侧的4x4像素块，(R10-R43)是垂直边右侧的4x4块。这两个4x4像素块由4个像素行组成，分别为L40-R40，L41-R41，L42-R42，L43-R43。RealVideo9或10的去块效应运算依次处理一个像素行，直至四个像素行都处理完为止。去块效应算法的本质，是根据解码的状态，通过一系列复杂的预算，将待处理边两侧两个4x4块16个像素点(L40-R40，L41-R41，L42-R42，L43-R43)，运算生成新的像素值(L40’-R40’，L41’-R41’，L42’-R42’，L43’-R43’)。
本发明通过分析RealVideo9或10去块效应算法的特性，提出开销较小的快速旁路(bypass)算法，该方法能以简单的逻辑、快速判断出那些即便采用块效应运算，运算前后像素值也不会发生变化的情形，从而以很小的旁路算法开销，换取去块效应运算的开销，有效地降低去块效应运算阶段整体的开销。
本发明去块效应旁路算法采用层次判断方法，分为整体旁路算法和单行(列)旁路算法。
图1为本发明基于RealVideo9或10去块效应的快速旁路方法的操作流程图。
以垂直边为例，根据待处理边左右两侧紧邻的两个像素列(L10-L13，R10-R13)，先判断是否满足整体旁路条件。如果满足，则该边不用进行去块效应运算，顺序处理下一个待处理边；如果不满足，则根据去块效应运算中像素行的处理顺序，依次处理每一个像素行。对于第i个像素行，根据该像素行在待处理边两侧的像素点(L1i和R1i)判断该像素行是否满足单像素行旁路条件：如果满足，则该像素行不需要做去块效应运算；如果不满足，则本像素行需要做去块效应运算处理，使用去块效应运算对本行进行处理。依次处理每一个像素行，直至所有4个像素行都被处理完。
具体来说：
垂直边去块效应整体旁路算法
将垂直边每侧的4个像素合并成一个32位的无符号数：若去块效应算法输入数据为每像素8比特，则这4个像素恰好以此构成一个32比特的无符号数；如果去块效应算法的输入数据为16比特，则需要将第一个像素所在的16比特左移8位，合并第二个像素，构成结果32位无符号数的高16比特；将第三个像素所在的16比特左移8位，合并第四个像素，构成结果32位无符号数的低16比特。
比较两个32比特的无符号数，如果相等，则该垂直边左右的4个像素都不需要做去块效应运算，直接处理该垂直边接下来的4个像素；若不等，依次对当前4个像素列使用的单像素行去块效应旁路算法，判断单列是否满足旁路条件。
垂直边单像素行去块效应旁路算法
在对i像素行(i＝0，1，2，3)做运算之前，需要判断该像素行处于垂直边两侧的两个像素L1i，R1i是否相等；如果相等，则当前像素行不需要做去块效应运算；如果不等，则需要按正常流程对该像素行做去块效应运算。
水平边的去块效应旁路算法
水平边的去块效应旁路算法与垂直边类似，先通过整体旁路算法判断4个像素列是否都不需要做去块效应算法；如果都不需要做去块效应运算，则处理该水平方向接下来的4个像素列；如果不满足整体旁路的条件，则需要对每个像素列分别采用单像素列的快速旁路算法判断当前行是否需要做去块效应运算。如果需要，则按正常去块效应运算流程处理。
下面将选取垂直边水平方向的去块效应整体旁路算法和单行去块效应旁路算法以及水平边垂直方向的去块效应整体旁路算法和单行去块效应旁路算法为例来具体描述本发明的执行过程。
图2为本发明一次垂直边去块效应算法所涉及的像素点示意图；
垂直边去块效应整体旁路算法
对于垂直边左侧的四个像素(L10，L11，L12，L13)和右侧的四个像素(R10，R11，R12，R13)，按如下所示进行合并成两个32位的无符号数L0和R0：
L0＝(L10＜＜24)|(L11＜＜16)|(L12＜＜8)|L13；
R0＝(R10＜＜24)|(R11＜＜16)|(R12＜＜8)|R13；
如果L0等于R0，则去块效应当前操作像素满足整体旁路条件，处理接下来的两个4x4块中的4个像素行即可；如果L0不等于R0，则不满足旁路条件，需要对当前块内的每个像素行依次实行单像素行去块效应旁路算法判断。
单像素行去块效应旁路算法
对于单像素行，只需要判断L10是否等于R10，如果相等，则该行不需要做去块效应运算，顺序处理下一行。如果不等，则需要按正常去块效应算法对该行做去块效应运算。
图3为本发明一次水平边去块效应算法所涉及的像素点示意图；
水平边去块效应整体旁路算法
对于对于水平边上侧的四个像素(L10，L11，L12，L13)和下侧的四个像素(R10，R11，R12，R13)，按如下所示进行合并成两个32位的无符号数L0和R0：
L0＝(L10＜＜24)|(L11＜＜16)|(L12＜＜8)|L13；
R0＝(R10＜＜24)|(R11＜＜16)|(R12＜＜8)|R13；
如果L0等于R0，则去块效应当前操作像素满足整体旁路条件，处理接下来的两个4x4块中的4个像素列即可如果L0不等于R0，则不满足旁路条件，需要对当前块内的每个像素列依次实行单像素列去块效应旁路算法判断。
单像素列去块效应旁路算法
对于单像素列，只需要判断L10是否等于R10，如果相等，则该列不需要做去块效应运算，顺序处理下一列。如果不等，则需要按正常去块效应算法对该列做去块效应运算。
图4是本发明基于RealVideo9或10去块效应的快速旁路的装置的功能框图，如图所示，该装置1包括如下模块：
整体旁路条件判断模块2，用于对输入的视频流块根据待处理边两侧紧邻的两个像素行或像素列(L10-L13，R10-R13)，判断是否满足整体旁路条件；如果满足，那么该边不进行去块效应运算，直接输出视频流块，并顺序处理下一个待处理边；如果不满足，则交由单像素行或像素列旁路条件判断模块处理；
整体旁路条件判断模块判断是否满足整体旁路条件的具体过程为：
将所述边每侧的4个像素合并成一个32位的无符号数，比较两个32比特的无符号数，如果相等，则该边左右的4个像素都不需要做去块效应运算，直接处理该边接下来的4个像素。
整体旁路条件判断模块将所述边每侧的4个像素合并成一个32位的无符号数的具体过程为：若去块效应算法输入数据为每像素8比特，则这4个像素构成一个32比特的无符号数；如果去块效应算法的输入数据为16比特，则需要将第一个像素所在的16比特左移8位，合并第二个像素，构成结果32位无符号数的高16比特；将第三个像素所在的16比特左移8位，合并第四个像素，构成结果32位无符号数的低16比特。
单像素行或像素列旁路条件判断模块3，用于根据去块效应运算中像素行或像素列的处理顺序，依次判断每一个像素行或像素列是否满足单像素行或像素列旁路条件，如果满足，那么该像素行或像素列不需要做去块效应运算，如果不满足，交由像素行或像素列去块效应运算模块处理；
单像素行或像素列旁路条件判断模块判断是否满足单像素行或像素列旁路条件的具体过程为：在对i像素行或像素列(i＝0，1，2，3)做运算之前，需要判断该像素行或像素列处于边两侧的两个像素L1i，R1i是否相等；如果相等，则当前像素行或像素列不需要做去块效应运算；如果不等，则需要按正常流程对该像素行或像素列做去块效应运算。
像素行或像素列去块效应运算模块4，用于对不满足旁路条件的单像素行或像素列执行去块效应运算处理，依次处理每一个像素行或像素列，直至所有像素行或像素列都被处理完。
综上所述，本发明所提出的RealVideo9或10去块效应旁路方法和装置在详细分析RealVideo9/10去块效应的算法基础上，利用去块效应算法对于某些特定情况运算前后结果不变的特点，以较少的逻辑判断代价判断出当前4个像素行/列是否需要真正进行去块效应算法运算。对于大多数流的统计发现，不用进行进行去块效应运算的比例占了可观的数目，因此本发明提出的去块效应旁路算法能够明显的降低去块效应阶段的整体运算开销，具有较高的实用性。而对于不满足整体旁路条件的情况，分别对每个像素行/列采用简单的单行(列)旁路运算，这样也能整体降低去块效应运算的开销。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (8)

1.一种基于RealVideo9或10去块效应的快速旁路方法，其特征在于包括如下步骤：
步骤一、根据待处理边两侧紧邻的两个像素行或像素列(L10-L13，R10-R13)，判断是否满足整体旁路条件；如果满足，那么该边不进行去块效应运算，顺序处理下一个待处理边；如果不满足，则执行步骤二；
步骤二、根据去块效应运算中像素行或像素列的处理顺序，依次判断每一个像素行或像素列是否满足单像素行或像素列旁路条件，如果满足，那么该像素行或像素列不需要做去块效应运算，如果不满足，则执行步骤三；
步骤三、对不满足旁路条件的单像素行或像素列执行去块效应运算处理，依次处理每一个像素行或像素列，直至所有像素行或像素列都被处理完。
2.根据权利要求1所述的基于RealVideo9或10去块效应的快速旁路方法，其特征在于步骤一中判断是否满足整体旁路条件的具体过程为：
将所述边每侧的4个像素合并成一个32位的无符号数，比较两个32比特的无符号数，如果相等，则该边左右的4个像素都不需要做去块效应运算，直接处理该边接下来的4个像素。
3.根据权利要求2所述的基于RealVideo9或10去块效应的快速旁路方法，其特征在于将所述边每侧的4个像素合并成一个32位的无符号数的具体过程为：若去块效应算法输入数据为每像素8比特，则这4个像素构成一个32比特的无符号数；如果去块效应算法的输入数据为16比特，则需要将第一个像素所在的16比特左移8位，合并第二个像素，构成结果32位无符号数的高16比特；将第三个像素所在的16比特左移8位，合并第四个像素，构成结果32位无符号数的低16比特。
4.根据权利要求1所述的基于RealVideo9或10去块效应的快速旁路方法，其特征在于步骤二中判断是否满足单像素行或像素列旁路条件的具体过程为：在对像素行或像素列做运算之前，需要判断该像素行或像素列处于边两侧的两个像素是否相等；如果相等，则当前像素行或像素列不需要做去块效应运算；如果不等，则需要按正常流程对该像素行或像素列做去块效应运算。
5.一种基于RealVideo9或10去块效应的快速旁路的装置，其特征在于包括如下模块：
整体旁路条件判断模块，用于根据待处理边两侧紧邻的两个像素行或像素列(L10-L13，R10-R13)，判断是否满足整体旁路条件；如果满足，那么该边不进行去块效应运算，顺序处理下一个待处理边；如果不满足，则交由单像素行或像素列旁路条件判断模块处理；
单像素行或像素列旁路条件判断模块，用于根据去块效应运算中像素行或像素列的处理顺序，依次判断每一个像素行或像素列是否满足单像素行或像素列旁路条件，如果满足，那么该像素行或像素列不需要做去块效应运算，如果不满足，交由像素行或像素列去块效应运算模块处理；
像素行或像素列去块效应运算模块，用于对不满足旁路条件的单像素行或像素列执行去块效应运算处理，依次处理每一个像素行或像素列，直至所有像素行或像素列都被处理完。
6.根据权利要求5所述的基于RealVideo9或10去块效应的快速旁路的装置，其特征在于整体旁路条件判断模块判断是否满足整体旁路条件的具体过程为：
将所述边每侧的4个像素合并成一个32位的无符号数，比较两个32比特的无符号数，如果相等，则该边左右的4个像素都不需要做去块效应运算，直接处理该边接下来的4个像素。
7.根据权利要求6所述的基于RealVideo9或10去块效应的快速旁路的装置，其特征在于整体旁路条件判断模块将所述边每侧的4个像素合并成一个32位的无符号数的具体过程为：若去块效应算法输入数据为每像素8比特，则这4个像素构成一个32比特的无符号数；如果去块效应算法的输入数据为16比特，则需要将第一个像素所在的16比特左移8位，合并第二个像素，构成结果32位无符号数的高16比特；将第三个像素所在的16比特左移8位，合并第四个像素，构成结果32位无符号数的低16比特。
8.根据权利要求5所述的基于RealVideo9或10去块效应的快速旁路的装置，其特征在于单像素行或像素列旁路条件判断模块判断是否满足单像素行或像素列旁路条件的具体过程为：在对像素行或像素列做运算之前，需要判断该像素行或像素列处于边两侧的两个像素是否相等；如果相等，则当前像素行或像素列不需要做去块效应运算；如果不等，则需要按正常流程对该像素行或像素列做去块效应运算。
CN201210099611.7A 2012-04-06 2012-04-06 一种基于RealVideo9或10去块效应的快速旁路方法和装置 Active CN102630015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210099611.7A CN102630015B (zh) 2012-04-06 2012-04-06 一种基于RealVideo9或10去块效应的快速旁路方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210099611.7A CN102630015B (zh) 2012-04-06 2012-04-06 一种基于RealVideo9或10去块效应的快速旁路方法和装置

Publications (2)

Publication Number Publication Date
CN102630015A true CN102630015A (zh) 2012-08-08
CN102630015B CN102630015B (zh) 2014-07-16

Family

ID=46588160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210099611.7A Active CN102630015B (zh) 2012-04-06 2012-04-06 一种基于RealVideo9或10去块效应的快速旁路方法和装置

Country Status (1)

Country Link
CN (1) CN102630015B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040126034A1 (en) * 2002-12-27 2004-07-01 Zhenghua Yu Video deblocking method and apparatus
CN1984343A (zh) * 2001-11-29 2007-06-20 松下电器产业株式会社 编码失真消除方法、视频编码方法、视频解码方法、装置及其程序
CN101267560A (zh) * 2008-03-19 2008-09-17 浙江大学 去块滤波方法及装置
CN101321290A (zh) * 2008-07-17 2008-12-10 北京数码视讯科技股份有限公司 基于数字信号处理器的去块滤波方法
CN101472175A (zh) * 2007-12-29 2009-07-01 智多微电子（上海）有限公司 一种支持多视频标准的去块效应滤波装置
CN102244780A (zh) * 2010-05-12 2011-11-16 承景科技股份有限公司 去区块滤波器以及控制去区块滤波器的方法
CN102387366A (zh) * 2005-03-18 2012-03-21 夏普株式会社 用于空间可缩放视频编码的具有降低的复杂度的减少块伪像的方法和系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1984343A (zh) * 2001-11-29 2007-06-20 松下电器产业株式会社 编码失真消除方法、视频编码方法、视频解码方法、装置及其程序
US20040126034A1 (en) * 2002-12-27 2004-07-01 Zhenghua Yu Video deblocking method and apparatus
CN102387366A (zh) * 2005-03-18 2012-03-21 夏普株式会社 用于空间可缩放视频编码的具有降低的复杂度的减少块伪像的方法和系统
CN101472175A (zh) * 2007-12-29 2009-07-01 智多微电子（上海）有限公司 一种支持多视频标准的去块效应滤波装置
CN101267560A (zh) * 2008-03-19 2008-09-17 浙江大学 去块滤波方法及装置
CN101321290A (zh) * 2008-07-17 2008-12-10 北京数码视讯科技股份有限公司 基于数字信号处理器的去块滤波方法
CN102244780A (zh) * 2010-05-12 2011-11-16 承景科技股份有限公司 去区块滤波器以及控制去区块滤波器的方法

Also Published As

Publication number Publication date
CN102630015B (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
CN100446573C (zh) 基于avs的去块效应滤波器vlsi实现装置
EP3842954A1 (en) System and method for configurable systolic array with partial read/write
CN1306826C (zh) 基于多级并行流水线方式的环路滤波装置
CN101841707A (zh) 基于jpeg2000标准的高速实时处理算术熵编码方法
CN108833925A (zh) 一种混合视频编解码系统中基于深度神经网络的帧间预测方法
CN102222319B (zh) 一种图像处理方法及装置
CN110324668A (zh) 图像块编码中的变换方法、解码中的反变换方法及装置
CN101546527A (zh) 一种液晶显示控制器及图像缩放方法
CN103188520A (zh) 一种图像调整方法和装置
CN102630015A (zh) 一种基于RealVideo9或10去块效应的快速旁路方法和装置
CN101438598A (zh) 用于产生两个独立绝对差和的指令
CN1893651A (zh) 图象内的复杂预处理系统
US20060020929A1 (en) Method and apparatus for block matching
Park et al. Low power reconfigurable DCT design based on sharing multiplication
CN103796028B (zh) 一种视频编码中基于图像信息的运动搜索方法
CN104008527A (zh) 一种单幅图像去雾方法
He et al. FPGA-based high definition image processing system
CN102801973B (zh) 视频图像去块滤波方法及装置
CN104683817B (zh) 基于avs的并行变换和反变换方法
CN105516547A (zh) 一种基于dsp的视频去雾优化方法
CN107172425A (zh) 缩略图生成方法、装置及终端设备
CN105072447B (zh) 一种用于vp9解码器运动矢量预测的方法和装置
CN103634699A (zh) 一种视频水印嵌入和提取的方法与系统
Zhang et al. FGMNet: Feature grouping mechanism network for RGB-D indoor scene semantic segmentation
Wang et al. Dynamic Neural Network Accelerator for Multispectral detection Based on FPGA

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: VERISILICON (SHANGHAI) INC. VERISILICON MICROELECT

Free format text: FORMER OWNER: VERISILICON (SHANGHAI) INC.

Effective date: 20130710

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130710

Address after: 100193 Information Center building A106, Zhongguancun Software Park, Beijing, Haidian District

Applicant after: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Applicant after: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

Applicant after: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

Address before: 100193 Information Center building A106, Zhongguancun Software Park, Beijing, Haidian District

Applicant before: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Applicant before: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Rapid bypassing method and device based on RealVideo 9 or 10 deblocking effect

Effective date of registration: 20160107

Granted publication date: 20140716

Pledgee: Pudong Shanghai technology financing Company limited by guarantee

Pledgor: VeriSilicon Microelectronics (Shanghai) Co., Ltd.|(Beijing) virisilicon Microelectronics Co., Ltd.|virisilicon Microelectronics (Chengdu)

Registration number: 2016310000001

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20170119

Granted publication date: 20140716

Pledgee: Pudong Shanghai technology financing Company limited by guarantee

Pledgor: VeriSilicon Microelectronics (Shanghai) Co., Ltd.|(Beijing) virisilicon Microelectronics Co., Ltd.|virisilicon Microelectronics (Chengdu)

Registration number: 2016310000001

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Rapid bypassing method and device based on RealVideo 9 or 10 deblocking effect

Effective date of registration: 20170621

Granted publication date: 20140716

Pledgee: National integrated circuit industry investment fund, Limited by Share Ltd

Pledgor: VeriSilicon Microelectronics (Beijing) Co., Ltd.|(Shanghai) virisilicon Microelectronics Co., Ltd.|virisilicon Microelectronics (Chengdu)

Registration number: 2017990000508

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20190415

Granted publication date: 20140716

Pledgee: National integrated circuit industry investment fund, Limited by Share Ltd

Pledgor: VeriSilicon Microelectronics (Beijing) Co., Ltd.|VeriSilicon Microelectronics (Shanghai) Co., Ltd.|VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

Registration number: 2017990000508

PC01 Cancellation of the registration of the contract for pledge of patent right
CP01 Change in the name or title of a patent holder

Address after: 100193 Information Center Building A106, Zhongguancun Software Park, Haidian District, Beijing

Co-patentee after: Xinyuan Microelectronics (Shanghai) Co., Ltd.

Patentee after: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Co-patentee after: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

Address before: 100193 Information Center Building A106, Zhongguancun Software Park, Haidian District, Beijing

Co-patentee before: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

Patentee before: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Co-patentee before: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

CP01 Change in the name or title of a patent holder