CN102608702B - 一种低表面张力的硅基光纤阵列v槽的制作方法 - Google Patents
一种低表面张力的硅基光纤阵列v槽的制作方法 Download PDFInfo
- Publication number
- CN102608702B CN102608702B CN201210100996.4A CN201210100996A CN102608702B CN 102608702 B CN102608702 B CN 102608702B CN 201210100996 A CN201210100996 A CN 201210100996A CN 102608702 B CN102608702 B CN 102608702B
- Authority
- CN
- China
- Prior art keywords
- film
- groove
- silica
- protective film
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Mechanical Coupling Of Light Guides (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
本发明公开了一种低表面张力的硅基光纤阵列V槽的制作方法,它包括如下步骤:在硅基上生成保护薄膜、在保护薄膜上旋涂光刻胶膜、在光刻胶膜上光刻出腐蚀V槽所需的图案、使用RIE工艺刻蚀掉腐蚀V槽所需图案位置对应的保护薄膜、利用丙酮溶液去除硅基上的光刻胶膜、使用KOH溶液或TMAH溶液蚀刻已经被露出的硅基,形成V槽、用对应溶液去除硅基上的保护薄膜;在去除保护薄膜后的硅基上通过LPCVD工艺淀积的低表面张力薄膜。本发明解决了因表面处理不佳而导致的胶水粘接效果不佳及气泡等问题,提高了光纤阵列的良率及稳定性。
Description
技术领域
本发明公开了一种低表面张力的硅基光纤阵列V槽的制作方法,属于光纤通讯的技术领域。
背景技术
当前,我国FTTX (光纤接入网)建设逐步展开,三大运营商及广电系统都确定了“加快光进铜退、推进接入网战略转型”的思路,实现FTTC(光纤到路边)、FTTB(光纤到大楼)、FTTH(光纤到家庭)、FTTD(光纤到桌面)、三网融合(语音网、数据网、有线电视网)等多媒体传输以及PDS(综合布线系统)方案。FTTX中比较关键的器件就是光纤阵列分路器,分路器中的关键器件之一就是光纤阵列,而V型槽就是光纤阵列中的关键。
目前,国内外生产光纤阵列V型槽大都分为二类。第一类采用机械加工的方法,采用金刚砂切割刀在玻璃片上切割出所需的V槽,玻璃成本低,但切割过程中金刚刀被磨损,需不断修磨,磨损的金刚刀也导致V槽形状改变,不能满足精度要求;制作多槽的V型槽时,如大于32槽时,由于设备不断积累的误差从而导致精度降低,良率下降,因此采用机械方法加工大于32槽的V型槽的成本很高。
第二类采用的硅晶片作为基材用湿法腐蚀的方法加工V型槽,此方法采用光刻的技术,各向异性湿法刻蚀硅晶片,没有机械加工导致的累积误差,故精度不受V槽数量的限制,利用硅片的各向异性的特点,腐蚀出的V槽形状一致;但腐蚀后的V槽表面亲水性不好,若在组装光纤阵列前不进行表面处理,会使得胶水与V槽接触不好,造成气泡及光纤与V槽粘接不好。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种低表面张力的、可以免去光纤阵列组装前的表面处理或因不处理导致的气泡及粘结不好的一种低表面张力的硅基光纤阵列V槽的制作方法。
按照本发明提供的技术方案,所述一种低表面张力的硅基光纤阵列V槽的制作方法包括如下步骤:
a、在<100>晶向硅基的上表面生成一层保护薄膜,所述保护薄膜为热氧化SiO2薄膜或Si3N4薄膜;
b、在保护薄膜上通过匀胶机旋涂一层光刻胶膜;
c、在光刻胶膜上光刻出腐蚀V槽所需的图案,使得腐蚀V槽所需图案位置对应的保护薄膜露出;
d、使用反应离子刻蚀工艺刻蚀掉腐蚀V槽所需图案位置对应的保护薄膜,腐蚀V槽所需图案位置对应的硅基露出;
e、利用丙酮溶液去除硅基上的光刻胶膜;
f、使用KOH溶液或TMAH溶液蚀刻已经被步骤d露出的硅基,形成V槽,由于各向异性腐蚀,故V槽的侧面夹角由硅基的晶向决定,V槽两侧面的夹角为70.6°,V槽的开口宽度为120~125微米,V槽的脊背宽度为2~7微米;
g、用对应溶液去除硅基上的保护薄膜;
h、在去除保护薄膜后的硅基上通过低压化学汽相淀积工艺淀积的低表面张力薄膜,低表面张力薄膜为Si3N4薄膜,Si3N4薄膜的厚度为100~300纳米。
作为优选,步骤a中所述的保护薄膜为通过热氧化生成的SiO2薄膜,且SiO2薄膜的厚度为1.8~2.5微米。
作为优选,步骤a中所述的保护薄膜为在硅基表面上通过低压化学汽相淀积工艺淀积的Si3N4薄膜,且Si3N4薄膜的厚度为100~300纳米。
作为优选,步骤b中所述的光刻胶膜的厚度为3~4微米。
作为优选,步骤f中所述的KOH溶液中KOH的重量百分含量为20%~45%。
作为优选,步骤f中所述的TMAH溶液中,TMAH的重量百分含量为20%~30%。
作为优选,步骤g中所述的保护薄膜为SiO2薄膜,则使用BOE溶液去除SiO2薄膜,在BOE溶液中,HF与NH4F的物质的量之比为1:6,且在BOE溶液中,HF的重量百分含量为49%,NH4F的重量百分含量为40%。
作为优选,步骤g中所述的保护薄膜为Si3N4薄膜,则使用H3PO4溶液去除Si3N4薄膜,在H3PO4溶液中H3PO4的重量百分含量为80%~85%。
本发明的优点:硅基V槽精度高,硅基V槽表面的薄膜降低了V槽的表面张力,改善了胶水与V槽的接触,从而改善了光纤与V槽的粘接,避免胶水放入槽后的气泡,免去了使用硅基V槽前的表面处理工艺,解决了因表面处理不佳而导致的粘接效果不佳及气泡等问题,提高了光纤阵列的良率及稳定性。
附图说明
图1为实际应用时光纤阵列的剖视图;
图2为本发明的剖视图;
图3为在硅基上生成一层保护薄膜的示意图;
图4为在硅基上光刻出腐蚀V槽所需图案的示意图;
图5为RIE刻蚀掉没有光刻胶保护的硅基上保护薄膜的示意图;
图6为去除硅基上光刻胶的示意图;
图7为湿法刻蚀硅基形成V槽的示意图;
图8为去除硅基上保护薄膜的示意图;
图9为在硅基上形成低表面张力薄膜的示意图。
具体实施方式
下面结合具体附图和实施方式对本发明作进一步说明。
图中,1为硅基,2为V槽,3为低表面张力薄膜,4为保护薄膜,5为光刻胶膜,6为光纤,7为胶水,8为盖板。
如图2所示,本发明的V槽2通过湿法腐蚀硅形成,低表面张力薄膜3为LPCVD Si3N4薄膜。
如图3~图9所示:上述的低表面张力硅基V槽,通过下述工艺步骤实现:
提供<100>晶向硅基1,V槽是通过各向异性湿法刻蚀硅基1得到的,硅基1的晶向好坏决定了V槽的精度及良率;
如图3所示:在上述<100>晶向硅基1上生成一层保护薄膜4;所述保护薄膜为常规热氧化生成的SiO2薄膜或通过常规的低压化学汽相淀积工艺(即LPCVD工艺)淀积的Si3N4薄膜,SiO2薄膜的厚度控制在1.8~2.5微米,Si3N4薄膜厚度控制在100~300纳米。;
如图4所示:在上述硅基1上旋涂上3~4微米厚度的光刻胶膜5;
在光刻胶膜光刻出腐蚀V槽2所需的图案,使得腐蚀V槽所需图案位置对应的保护薄膜露出;所述光刻图案为湿法刻蚀硅所需的保护层的图案,因湿法刻蚀时的横向刻蚀效应,故光刻图案与V槽图案有差异;在上述硅基1上通过常规的反应离子刻蚀工艺(即RIE工艺)刻蚀掉没有光刻胶保护的硅基上的保护薄膜4;
如图5所示:使用反应离子刻蚀工艺刻蚀掉腐蚀V槽所需图案位置对应的保护薄膜,腐蚀V槽所需图案位置对应的硅基露出;通过常规的反应离子腐蚀工艺(RIE)刻蚀,选择性地刻蚀保护薄膜4,形成湿法刻蚀V槽的保护薄膜图案;
如图6所示:利用丙酮溶液去除硅基1上的光刻胶膜5;
如图7所示:使用重量百分含量为20%~45%的KOH溶液或重量百分含量为20%~30%的TMAH溶液蚀刻已经被露出的硅基,形成V槽2,由于各向异性腐蚀,故V槽2的侧面夹角由硅基的晶向决定,V槽2两侧面的夹角为70.6°,V槽2的开口宽度为120~125微米,V槽的脊背宽度为2~7微米;在上述硅基1上湿法腐蚀出V槽2;湿法腐蚀硅基1形成V槽2,腐蚀溶液为KOH或TMAH溶液,由于各向异性腐蚀,故V槽2的侧面夹角由硅基的晶向决定,本发明V槽2两侧面的夹角为70.6°,V槽2的开口宽度为120~125微米,V槽2的脊背宽度为2~7微米;
如图8所示:去除上述硅基1上的保护薄膜4;用对应溶液去除上述硅基1上的保护薄膜4,保护薄膜4若为SiO2薄膜用BOE溶液去除,在BOE溶液中,HF与NH4F的物质的量之比为1:6,且在BOE溶液中,HF的重量百分含量为49%,NH4F的重量百分含量为40%;保护薄膜4若为Si3N4薄膜,则用H3PO4溶液去除,在H3PO4溶液中H3PO4的重量百分含量为80%~85%;
如图9所示:在上述硅基1上通过常规的低压化学汽相淀积工艺(即LPCVD工艺)淀积上低表面张力薄膜,低表面张力薄膜为Si3N4薄膜,Si3N4薄膜的厚度为100~300纳米。该Si3N4薄膜可改善V槽与胶水的接触,避免胶水放入V槽后的气泡。
如图1所示:组装光纤阵列时,光纤6放置在V槽2内,光纤6与V槽2两侧壁相切,再用胶水7将光纤6和V槽2及盖板8粘接在一起,光纤阵列的性能与光纤固定的位置及稳定性有关。本发明中V槽结构由湿法刻蚀<100>晶向单晶硅形成,好的晶向和光刻保证了V槽结构精度;V槽表面的Si3N4薄膜增强了V槽的亲水性,免去了组装光纤阵列前为了提高亲水性而要进行的表面处理工艺,V槽的亲水性增强,减少了胶水放入槽后的气泡,增强了胶水和V槽的粘结性,从而也减小了因升温导致气泡膨胀从而导致光纤固定不稳的可能性,增强了光纤的稳定性。本发明为后续组装光纤阵列工艺节省了一道工序,也降低了后续组装光纤阵列者因表面处理不当而导致光纤阵列粘结不良的可能性。
Claims (4)
1. 一种低表面张力的硅基光纤阵列V槽的制作方法,其特征是该制作包括如下步骤:
a、在<100>晶向硅基的上表面生成一层保护薄膜,所述保护薄膜为热氧化SiO2薄膜或Si3N4薄膜;
b、在保护薄膜上通过匀胶机旋涂一层光刻胶膜;
c、在光刻胶膜上光刻出腐蚀V槽所需的图案,使得腐蚀V槽所需图案位置对应的保护薄膜露出;
d、使用反应离子刻蚀工艺刻蚀掉腐蚀V槽所需图案位置对应的保护薄膜,腐蚀V槽所需图案位置对应的硅基露出;
e、利用丙酮溶液去除硅基上的光刻胶膜;
f、使用KOH溶液或TMAH溶液蚀刻已经被步骤d露出的硅基,形成V槽,由于各向异性腐蚀,故V槽的侧面夹角由硅基的晶向决定,V槽两侧面的夹角为70.6°,V槽的开口宽度为120~125微米,V槽的脊背宽度为2~7微米;
g、用对应溶液去除硅基上的保护薄膜;
h、在去除保护薄膜后的硅基上通过低压化学汽相淀积形成Si3N4薄膜,Si3N4薄膜的厚度为100~300纳米;
所述步骤f中所述的KOH溶液中KOH的重量百分含量为20%~45%;所述的TMAH溶液中,TMAH的重量百分含量为20%~30%;
所述步骤g中所述的保护薄膜为SiO2薄膜,则使用BOE溶液去除SiO2薄膜,在BOE溶液中,HF与NH4F的物质的量之比为1:6,且在BOE溶液中,HF的重量百分含量为49%,NH4F的重量百分含量为40%;
所述步骤g中所述的保护薄膜为Si3N4薄膜,则使用H3PO4溶液去除Si3N4薄膜,在H3PO4溶液中H3PO4的重量百分含量为80%~85%。
2.根据权利要求1所述的低表面张力的硅基光纤阵列V槽的制作方法,其特征是:步骤a中所述的保护薄膜为通过热氧化生成的SiO2薄膜,且SiO2薄膜的厚度为1.8~2.5微米。
3.根据权利要求1所述的低表面张力的硅基光纤阵列V槽的制作方法,其特征是:步骤a中所述的保护薄膜为在硅基表面上通过低压化学汽相淀积工艺淀积的Si3N4薄膜,且Si3N4薄膜的厚度为100~300纳米。
4.根据权利要求1所述的低表面张力的硅基光纤阵列V槽的制作方法,其特征是:步骤b中所述的光刻胶膜的厚度为3~4微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210100996.4A CN102608702B (zh) | 2012-04-06 | 2012-04-06 | 一种低表面张力的硅基光纤阵列v槽的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210100996.4A CN102608702B (zh) | 2012-04-06 | 2012-04-06 | 一种低表面张力的硅基光纤阵列v槽的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102608702A CN102608702A (zh) | 2012-07-25 |
CN102608702B true CN102608702B (zh) | 2014-04-30 |
Family
ID=46526197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210100996.4A Active CN102608702B (zh) | 2012-04-06 | 2012-04-06 | 一种低表面张力的硅基光纤阵列v槽的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102608702B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117761828A (zh) * | 2023-12-22 | 2024-03-26 | 广东工业大学 | 一种用于安装弧形光纤的硅v槽阵列的加工方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003202447A (ja) * | 2002-01-09 | 2003-07-18 | Ibiden Co Ltd | 光ファイバアレイ |
CN102116901A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院微电子研究所 | 具有阶梯状v型槽结构的硅基光学基板及其制作方法 |
KR101103848B1 (ko) * | 2010-01-13 | 2012-01-06 | 이상환 | 광섬유 어레이 블록용 브이 홈 구조체 및 그 제조방법 |
-
2012
- 2012-04-06 CN CN201210100996.4A patent/CN102608702B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102608702A (zh) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108718534B (zh) | 制造光子集成芯片的方法和工艺、及光子集成芯片 | |
US20200209476A1 (en) | Saw assisted facet etch dicing | |
CN102520482A (zh) | 使用半导体工艺制作光纤阵列的关键方法 | |
CN101762971A (zh) | 采用光刻技术制造光纤阵列v槽的方法 | |
US11934025B2 (en) | FAUs including passive alignment adhesive profiles and related methods | |
CN102608702B (zh) | 一种低表面张力的硅基光纤阵列v槽的制作方法 | |
CN105628062A (zh) | 基于平板波导共振耦合的光传感器、调制器及其制作方法 | |
EP1021739A2 (en) | Hybrid chip process | |
CN104062707B (zh) | 光纤对准基座阵列的制造方法 | |
CN202548360U (zh) | 具有低表面张力光纤阵列v槽的硅基 | |
KR20110003576A (ko) | 얇은 펠리클 빔 스플리터의 제조 | |
CN103018848B (zh) | 光纤阵列定位组件的制造方法 | |
CN202486355U (zh) | 一种高可靠性的光纤阵列u槽 | |
CN202472032U (zh) | C型微槽阵列基板 | |
CN102608698B (zh) | 一种高可靠性的光纤阵列u槽的制造方法 | |
CN103632953B (zh) | 一种基于氧化硅衬底的v型槽结构的制作方法 | |
CN103809241B (zh) | 一种在硅基工艺上制作光纤对准基座阵列的方法 | |
US10120133B2 (en) | Edge construction on optical devices | |
JP3014035B2 (ja) | 光結合装置用基板、光結合装置およびそれらの製造方法 | |
JP5294148B2 (ja) | 光デバイス、光システム及び光デバイス製造方法 | |
WO2021090034A1 (en) | Integrated accurate molded lens on surface emitting/ab sorbing electro-optical device | |
US7224870B2 (en) | Method of coupling fiber to waveguide | |
JP3476095B2 (ja) | 光導波路と光ファイバの接続方法 | |
CN103809240B (zh) | 一种在硅基工艺上制作光纤对准基座阵列的方法 | |
KR20120055210A (ko) | 광섬유 어레이 블럭의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20180613 Address after: 214028 China Jiangsu Sensor Network International Innovation Park, No. 200, Linghu Road, new Wu District, Wuxi, F2 Patentee after: Huajing sensor technology (Wuxi) Co., Ltd. Address before: 214131 Huajing sensing technology (Wuxi) Co., Ltd., 16 floor, Taihu science and technology center, No. 999, Gao Lang Road, Binhu District, Wuxi, Jiangsu Patentee before: Jiu Jianmin |
|
TR01 | Transfer of patent right |