CN102591619A - 用于处理器中的算术逻辑和移位装置 - Google Patents

用于处理器中的算术逻辑和移位装置 Download PDF

Info

Publication number
CN102591619A
CN102591619A CN201110315069XA CN201110315069A CN102591619A CN 102591619 A CN102591619 A CN 102591619A CN 201110315069X A CN201110315069X A CN 201110315069XA CN 201110315069 A CN201110315069 A CN 201110315069A CN 102591619 A CN102591619 A CN 102591619A
Authority
CN
China
Prior art keywords
alu
data
multiplexer
arithmetic
data channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110315069XA
Other languages
English (en)
Other versions
CN102591619B (zh
Inventor
穆罕默德·艾哈迈德
阿贾伊·阿南特·英格尔
苏贾特·贾米尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102591619A publication Critical patent/CN102591619A/zh
Application granted granted Critical
Publication of CN102591619B publication Critical patent/CN102591619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明揭示一种用于处理器中的算术逻辑和移位装置，且其包括算术逻辑单元，所述算术逻辑单元具有：第一输入，其用以从第一寄存器端口接收第一操作数；第二输入，其用以从第二寄存器端口接收第二操作数；和输出，其用以在第一操作模式中将存储器地址选择性地提供到存储器单元，且在第二模式中选择性地提供算术输出。此外，所述算术逻辑和移位装置包括可编程移位器装置，所述可编程移位器装置具有：第一输入，其用以从所述存储器单元接收数据；第二输入，其用以接收所述算术输出；第三输入，其用以接收计算机执行指令的操作码；和移位输出，其用以提供移位数据。

Description

用于处理器中的算术逻辑和移位装置
本申请是国际申请日为2006年11月2日、国际申请号为PCT/US2006/060500、发明名称为“用于处理器中的算术逻辑和移位装置”的PCT申请进入中国国家阶段申请号为200680049226.4的专利申请的分案申请。
技术领域
本发明大体上涉及一种用于处理器中的组合型算术逻辑和移位装置。更特定来说，本发明涉及一种包括具有算术逻辑单元和移位装置的地址产生单元的载入/存储单元。
背景技术
技术上的进步已产生了更小且功能更强大的个人计算装置。举例来说，现存在各种便携式个人计算装置，包括无线计算装置，例如便携式无线电话、个人数字助理(PDA)和寻呼装置，其小巧、轻便且可易于由用户携带。更特定来说，便携式无线电话(例如蜂窝式电话和IP电话)可在无线网络上传送语音和数据分组。此外，许多此类无线电话包括并入其中的其它类型的装置。举例来说，无线电话也可包括数码相机、数字摄影机、数字记录器和音频文件播放器。而且，此类无线电话可包括可用于接入因特网的网络界面。因而，这些无线电话包括显著的计算能力。
通常，随着这些装置包括更大的功能性，可需要更多内部组件来支持所述装置的各种功能。此外，随着内部组件的数目增加，与制造所述装置相关联的成本增加。举例来说，特定装置内的处理器可执行各种计算机执行指令以便提供与所述特定装置相关联的功能性。一些指令(例如，载入/存储指令)可利用地址产生单元以便产生用于载入或存储数据的数据高速缓冲存储器地址。其它指令可由执行单元(例如乘法器或算术逻辑单元)执行。
因此，在处理器内提供改进的载入/存储单元和增强的地址产生单元将是有利的。
发明内容
揭示一种算术逻辑和移位装置，且其包括算术逻辑单元，所述算术逻辑单元具有：第一输入，其用以从第一寄存器接收第一操作数；第二输入，其用以从第二寄存器接收第二操作数；和输出，其用以在第一操作模式中将存储器地址选择性地提供到存储器单元和在第二操作模式中选择性地提供算术输出。此外，所述算术逻辑和移位装置包括可编程移位器装置，所述可编程移位器装置具有：第一输入，其用以从存储器单元接收数据；第二输入，其用以从所述算术逻辑单元接收数据；第三输入，其用以接收包括控制信息(其包括移位量和计算机执行指令的操作码)的控制信号；和移位输出，其用以提供移位数据。
在特定实施例中，所述可编程移位器装置在第一操作模式中从存储器单元接收数据。此外，在特定实施例中，所述可编程移位器装置在第二操作模式中从算术逻辑单元接收算术输出。在另一特定实施例中，所述算术逻辑单元选自加法器、减法器、比较器或其组合的群组。
在特定实施例中，所述可编程移位器装置是载入对准器。而且，在另一特定实施例中，所述算术逻辑和移位装置包括存储器单元且所述存储器单元包括耦合到算术逻辑单元的数据高速缓冲存储器。
在又一特定实施例中，所述第一操作数是基址且所述第二操作数是地址偏移值。
在特定实施例中，所述计算机执行指令是载入指令。在另一特定实施例中，所述计算机执行指令是存储指令。此外，在特定实施例中，每一输入和每一输出的长度为六十四个位。
在另一实施例中，揭示一种处理计算机执行指令的方法且所述方法包括：接收与计算机执行指令相关联的第一操作数；接收与所述计算机执行指令相关联的第二操作数；和使用所述第一操作数和所述第二操作数来执行算术运算以产生算术结果。另外，所述方法包括接收与所述计算机执行指令相关联的操作码。所述操作码指示是将算术结果提供到存储器单元还是提供到可编程移位器装置。
在又一实施例中，揭示一种处理器装置且所述处理器装置包括具有第一操作模式和第二操作模式的地址产生单元。所述地址产生单元在所述第一操作模式中产生存储器地址。所述地址产生单元在所述第二操作模式中执行算术指令。
在又一实施例中，揭示一种多线程处理器装置且所述多线程处理器装置包括多个独立程序线程和可存取所述多个独立程序线程的地址产生单元。所述地址产生单元包括第一操作模式，其中所述地址产生单元可选择性地产生存储器地址。此外，所述地址产生单元包括第二操作模式，其中所述地址产生单元可执行算术指令和逻辑指令。
在又一实施例中，揭示一种便携式通信装置且所述便携式通信装置包括数字信号处理器。所述数字信号处理器包括具有第一操作模式和第二操作模式的地址产生单元。在所述第一操作模式中，所述地址产生单元可选择性地产生存储器地址。在所述第二操作模式中，所述地址产生单元可选择性地执行算术指令和逻辑指令。
在另一实施例中，揭示一种音频文件播放器且所述音频文件播放器包括音频编码器/解码器(CODEC)和耦合到所述CODEC的数字信号处理器。所述数字信号处理器包括具有第一操作模式和第二操作模式的地址产生单元。所述地址产生单元可在所述第一操作模式中选择性地产生存储器地址且在所述第二操作模式中选择性地执行算术指令和逻辑指令。
在又一实施例中，揭示一种地址产生单元且所述地址产生单元包括用于在第一操作模式中产生存储器地址的装置和用于在第二操作模式中执行算术运算的装置。
在又一实施例中，揭示一种地址产生单元且所述地址产生单元包括：用于接收与计算机执行指令相关联的第一操作数的装置；用于接收与所述计算机执行指令相关联的第二操作数的装置；用于使用所述第一操作数和所述第二操作数来执行算术运算以产生算术结果的装置；和用于接收与所述计算机执行指令相关联的操作码的装置，其中所述操作码指示是将所述算术结果提供到存储器单元还是提供到可编程移位器装置。
在另一实施例中，揭示一种处理器装置且所述处理器装置包括：用于接收与计算机执行指令相关联的第一操作数的装置；用于接收与所述计算机执行指令相关联的第二操作数的装置；用于使用所述第一操作数和所述第二操作数来执行算术运算以产生算术结果的装置；和用于接收与所述计算机执行指令相关联的操作码的装置。所述操作码指示是将所述算术结果提供到存储器单元还是提供到可编程移位器装置。
本文所揭示的一个或一个以上实施例的优点可包括在第一操作模式中使用地址产生单元以产生存储器地址。
本文所揭示的一个或一个以上实施例的另一优点可包括在第二操作模式中使用地址产生单元以执行算术指令。
本文所揭示的一个或一个以上实施例的又一优点可包括在第二操作模式中使用地址产生单元以执行逻辑指令。
本发明的其它方面、优点和特征在检阅整个申请案(包括以下部分：图式简单说明、实施方式和权利要求书)后将变得显而易见。
附图说明
通过结合附图参考以下详细描述将容易明白本文所描述的实施例的方面和附加优点，附图中：
图1为示范性地址产生单元的总图；
图2为说明一种在地址产生单元内执行计算机指令的方法的流程图；
图3为并入数字信号处理器的便携式通信装置的总图；
图4为并入数字信号处理器的示范性蜂窝式电话的总图；
图5为并入数字信号处理器的示范性无线因特网协议电话的总图；
图6为并入数字信号处理器的示范性便携式数字助理的总图；
图7为并入数字信号处理器的示范性音频文件播放器的总图；和
图8为示范性数字信号处理器的总图。
具体实施方式
参看图1，展示算术逻辑和移位装置(例如，地址产生单元(AGU))且通常将其表示为100。如图1中所描绘，所述AGU 100包括耦合到存储器(例如，数据高速缓冲存储器104)的算术逻辑单元(ALU)102。此外，第一可编程移位器装置(例如，载入对准器106)耦合到ALU 102和数据高速缓冲存储器104。图1也展示耦合到数据高速缓冲存储器104的第二可编程移位器装置(例如，存储对准器108)。ALU 102和存储对准器108每一者接收包括操作码的控制信号138。在说明性实施例中，所述ALU 102可为加法器、减法器、比较器或其组合。
如图1中所示，第一寄存器堆读取端口110耦合到ALU 102。此外，第二寄存器堆读取端口112耦合到所述存储对准器。寄存器堆写入端口114和指令高速缓冲存储器116可耦合到载入对准器106。而且，如图1中所指示，所述载入对准器106可包括多路复用器(MUX)118。
在特定实施例中，第一寄存器堆读取端口110可将第一操作数120和第二操作数122提供到ALU 102。此外，如图1中所示，所述ALU 102可输出ALU结果124，所述ALU结果124可选择性地被提供到到数据高速缓冲存储器104的输入126或在载入对准器106处的第一输入128。在另一特定实施例中，数据高速缓冲存储器104可基于来自ALU 102的OP码命令和存储地址而从存储对准器108接收待存储的数据。
图1进一步指示数据高速缓冲存储器104可输出载入数据134，所述载入数据134可经由位于载入对准器106处的第二输入136而被选择性地提供到所述载入对准器106。在示范性实施例中，所述指令高速缓冲存储器116可将包括操作(OP)码和其它控制信息的控制信号138提供到载入对准器106。所述OP码可指示将要在AGU 100处执行的一类型的指令。基于所述OP码，载入对准器106处的MUX 118可选择性地允许ALU结果124或载入数据134被输入到载入对准器106。控制信号138指示所述数据是有正负号还是无正负号。在说明性实施例中，对于载入操作来说，ALU结果124的三个最低有效位指示所需的移位量。
在特定实施例中，载入对准器106可移位或对准ALU结果124或载入数据134。待移位的位量可基于OP码。举例来说，大小可为一字节、一半字、一字或一双字。在基于所指示的字大小来执行移位操作后，载入对准器106可将载入对准器输出140输出到第三寄存器堆写入端口114。图1进一步展示载入对准器106内的MUX 118可包括选择器输入142。可将所述OP码输入到选择器输入142且指示MUX 118允许将ALU结果124或载入数据134输入到载入对准器106。
图2描绘一种使用地址产生单元(AGU)来执行计算机指令的方法。在方框200中，AGU接收操作码，所述操作码界定与指令(其与第一操作数和第二操作数相关联)相关联的操作模式。在特定实施例中，AGU包括：第一操作模式(例如，AGU操作模式)，其中AGU产生用于载入指令或存储指令的存储器地址；和第二操作模式(例如，ALU操作模式)，其中AGU执行算术指令和逻辑指令。
在方框202中，AGU(例如)从第一寄存器堆端口接收第一操作数。在方框204中，AGU(例如)从第二寄存器堆端口接收第二操作数。在特定实施例中，所述第一操作数是基址且所述第二操作数是地址偏移值。
移动到方框206，AGU对操作数执行算术运算。在说明性实施例中，AGU内的算术逻辑单元(ALU)对操作数执行算术运算。此外，在特定实施例中，所述算术运算是加法运算或减法运算。在另一实施例中，ALU可对操作数执行逻辑运算。举例来说，ALU可对操作数执行比较操作。
在决策步骤208中，AGU确定操作模式。当操作模式是ALU操作模式时，所述方法进行到方框210且将来自ALU的输出数据提供到载入对准器。移动到决策步骤212，所述载入对准器确定是否对准来自ALU的数据。此决策是基于数据大小(例如，一字节、一半字、一字或一双字)和指令类型。在方框214中，所述载入对准器确定数据大小。在特定实施例中，所述载入对准器基于操作码而确定数据大小。在方框216中，载入对准器基于数据的大小和位置而对准数据。通过AGU确定数据的位置。进行到方框218，将数据写入到寄存器堆端口。所述方法接着在状态220处结束。
返回到决策步骤212，如果数据无需对准，则所述方法进行到方框218且将数据写入到寄存器堆端口。所述方法接着在状态220处结束。在特定实施例中，当高速缓冲存储器读取端口与载入读取需求相同时，数据可无需对准。
返回到决策步骤208，当操作模式为AGU操作模式时，所述方法进行到方框224。在方框224处，将来自ALU的数据作为存储器地址而提供到存储器单元(例如，数据高速缓冲存储器)。进行到方框222，将来自所述存储器单元的数据提供到载入对准器。所述方法接着继续到决策步骤212且如图2中所描绘而继续下去。
图3说明一般表示为320的便携式通信装置的示范性、非限制性实施例。如图3中所说明，所述便携式通信装置包括芯片上系统322，所述芯片上系统322包括数字信号处理器324。在特定实施例中，所述数字信号处理器324为图1中所展示和本文中所描述的数字信号处理器。图3也展示耦合到数字信号处理器324和显示器328的显示器控制器326。此外，输入装置330耦合到数字信号处理器324。如图示，存储器332耦合到数字信号处理器324。另外，编码器/解码器(CODEC)334可耦合到数字信号处理器324。扬声器336和麦克风338可耦合到CODEC 330。
图3也指示无线控制器340可耦合到数字信号处理器324和无线天线342。在特定实施例中，电源344耦合到芯片上系统322。此外，在特定实施例中，如图3中所说明，显示器328、输入装置330、扬声器336、麦克风338、无线天线342和电源344都在芯片上系统322的外部。然而，每一者都耦合到芯片上系统322的组件。
在特定实施例中，数字信号处理器324利用交错的多线程以处理与程序线程相关联的指令，必需所述程序线程来执行便携式通信装置320的各种组件所需的功能性和操作。举例来说，当经由无线天线建立无线通信会话时，用户可向麦克风338讲话。可将表示用户语音的电子信号发送到CODEC 334以待编码。数字信号处理器324可为CODEC 334执行数据处理以编码来自麦克风的电子信号。此外，可通过无线控制器340将经由无线天线342而接收的传入信号发送到CODEC 334以待解码且发送到扬声器336。当对经由无线天线342接收的信号进行解码时，数字信号处理器324也可为CODEC 334执行数据处理。
此外，在无线通信会话之前、期间或之后，数字信号处理器324可处理从输入装置330接收的输入。举例来说，在无线通信会话期间，用户可使用输入装置330和显示器328，以经由嵌入在便携式通信装置320的存储器332内的网页浏览器来浏览因特网。如本文中所描述，数字信号处理器324可交错由输入装置330、显示器控制器326、显示器328、CODEC 334和无线控制器340所使用的各种程序线程，以有效控制便携式通信装置320和其中的各种组件的操作。在一个或一个以上时钟循环期间，同时执行与各种程序线程相关联的指令中的许多指令。因而，大体上减少归因于浪费的时钟循环的功率和能量消耗。
图3进一步指示DSP 324包括地址产生单元(AGU)346。在特定实施例中，DSP 324内的AGU 346为上文结合图1而描述的AGU。
参看图4，展示蜂窝式电话的示范性、非限制性实施例，且通常将其表示为420。如图示，蜂窝式电话420包括芯片上系统422，所述芯片上系统422包括耦合在一起的数字基带处理器424和模拟基带处理器426。如图4中所说明，显示器控制器428和触控屏幕控制器430耦合到数字基带处理器424。随后，在芯片上系统422外部的触控屏幕显示器432耦合到显示器控制器428和触控屏幕控制器430。
图4进一步指示视频编码器434(例如，逐行倒相(PAL)编码器、顺序传送彩色与存储(SECAM)编码器或国家电视系统委员会(NTSC)编码器)耦合到数字基带处理器424。此外，视频放大器436耦合到视频编码器434和触控屏幕显示器432。而且，视频端口438耦合到视频放大器436。如图4中所描绘，通用串行总线(USB)控制器440耦合到数字基带处理器424。而且，USB端口442耦合到USB控制器440。存储器444和订户身份模块(SIM)卡446也可耦合到数字基带处理器424。此外，如图4中所示，数码相机448可耦合到数字基带处理器424。在示范性实施例中，所述数码相机448为电荷耦合装置(CCD)相机或互补金属氧化物半导体(CMOS)相机。
如图4中进一步说明，立体声音频CODEC 450可耦合到模拟基带处理器426。此外，音频放大器452可耦合到所述立体声音频CODEC 450。在示范性实施例中，第一立体声扬声器454和第二立体声扬声器456耦合到音频放大器452。图4展示麦克风放大器458也可耦合到立体声音频CODEC 450。另外，麦克风460可耦合到麦克风放大器458。在特定实施例中，调频(FM)无线电调谐器462可耦合到立体声音频CODEC 450。而且，FM天线464耦合到所述FM无线电调谐器462。此外，立体声耳机466可耦合到立体声音频CODEC 450。
图4进一步指示射频(RF)收发器468可耦合到模拟基带处理器426。RF开关470可耦合到RF收发器468和RF天线472。如图4中所示，键区474可耦合到模拟基带处理器426。而且，带麦克风的单声道送受话器476可耦合到模拟基带处理器426。此外，振动器装置478可耦合到模拟基带处理器426。图4也展示电源480可耦合到芯片上系统422。在特定实施例中，所述电源480为将功率提供到需要功率的蜂窝式电话420的各种组件的直流(DC)电源。此外，在特定实施例中，所述电源为可再充电DC电池或DC电源，所述DC电源得自连接到AC电源的交流(AC)到DC变压器。
在特定实施例中，如图4中所描绘，触控屏幕显示器432、视频端口438、USB端口442、相机448、第一立体声扬声器454、第二立体声扬声器456、麦克风460、FM天线464、立体声耳机466、RF开关470、RF天线472、键区474、单声道送受话器476、振动器478和电源480都在芯片上系统422的外部。此外，在特定实施例中，数字基带处理器424和模拟基带处理器426可使用本文中所描述的交错的多线程，以便处理与一个或一个以上不同组件(其与蜂窝式电话420相关联)相关联的各种程序线程。
图4进一步指示DSP 424包括地址产生单元(AGU)480。在特定实施例中，DSP 424内的AGU 480为上文结合图1所描述的AGU。
参看图5，展示无线因特网协议(IP)电话的示范性、非限制性实施例，且一般将其表示为500。如图示，无线IP电话500包括芯片上系统502，所述芯片上系统502包括数字信号处理器(DSP)504。如图5中所说明，显示器控制器506耦合到DSP 504且显示器508耦合到显示器控制器506。在示范性实施例中，显示器508为液晶显示器(LCD)。图5进一步展示键区510可耦合到DSP 504。
如图5中进一步描绘，快闪存储器512可耦合到DSP 504。同步动态随机存取存储器(SDRAM)514、静态随机存取存储器(SRAM)516和电可擦除可编程只读存储器(EEPROM)518也可耦合到DSP 504。图5也展示发光二极管(LED)520可耦合到DSP 504。另外，在特定实施例中，语音CODEC 522可耦合到DSP 504。放大器524可耦合到语音CODEC 522且单声道扬声器526可耦合到所述放大器524。图5进一步指示单声道送受话器528也可耦合到语音CODEC 522。在特定实施例中，所述单声道送受话器528包括麦克风。
图5也说明无线局域网(WLAN)基带处理器530可耦合到DSP 504。RF收发器532可耦合到WLAN基带处理器530且RF天线534可耦合到所述RF收发器532。在特定实施例中，蓝牙控制器536也可耦合到DSP 504且蓝牙天线538可耦合到所述控制器536。图5也展示USB端口540也可耦合到DSP 504。此外，电源542耦合到芯片上系统502且所述电源542经由所述芯片上系统502而将功率提供到无线IP电话500的各种组件。
在特定实施例中，如图5中所指示，显示器508、键区510、LED 520、单声道扬声器526、单声道送受话器528、RF天线534、蓝牙天线538、USB端口540和电源542都在芯片上系统502的外部。然而，这些组件中的每一者耦合到所述芯片上系统的一个或一个以上组件。此外，在特定实施例中，如本文中所描述，数字信号处理器504可使用交错的多线程，以便处理与一个或一个以上不同组件(其与IP电话500相关联)相关联的各种程序线程。
图5进一步指示DSP 504包括地址产生单元(AGU)544。在特定实施例中，DSP 504内的AGU 544为上文结合图1所描述的AGU。
图6说明一般表示为600的便携式数字助理(PDA)的示范性、非限制性实施例。如图示，PDA 600包括芯片上系统602，所述芯片上系统602包括数字信号处理器(DSP)604。如图6中所描绘，触控屏幕控制器606和显示器控制器608耦合到DSP 604。此外，触控屏幕显示器耦合到所述触控屏幕控制器606和所述显示器控制器608。图6也指示键区612可耦合到DSP 604。
如图6中进一步描绘，快闪存储器614可耦合到DSP 604。而且，只读存储器(ROM)616、动态随机存取存储器(DRAM)618和电子可擦除可编程只读存储器(EEPROM)620可耦合到DSP 604。图6也展示红外数据协会(IrDA)端口622可耦合到DSP604。另外，在特定实施例中，数码相机624可耦合到DSP 604。
如图6中所示，在特定实施例中，立体声音频CODEC 626可耦合到DSP 604。第一立体声放大器628可耦合到所述立体声音频CODEC 626且第一立体声扬声器630可耦合到所述第一立体声放大器628。另外，麦克风放大器632可耦合到立体声音频CODEC 626且麦克风634可耦合到所述麦克风放大器632。图6进一步展示第二立体声放大器636可耦合到立体声音频CODEC 626且第二立体声扬声器638可耦合到所述第二立体声放大器636。在特定实施例中，立体声耳机640也可耦合到立体声音频CODEC 626。
图6也说明802.11控制器642可耦合到DSP 604且802.11天线644可耦合到所述802.11控制器642。此外，蓝牙控制器646可耦合到DSP 604且蓝牙天线648可耦合到所述蓝牙控制器646。如图6中所描绘，USB控制器650可耦合到DSP 604且USB端口652可耦合到所述USB控制器650。另外，智能卡654(例如，多媒体卡(MMC)或安全数字卡(SD))可耦合到DSP 604。此外，如图6中所示，电源656可耦合到芯片上系统602且所述电源656可经由芯片上系统602将功率提供到PDA 600的各种组件。
在特定实施例中，如图6中所指示，显示器610、键区612、IrDA端口622、数码相机624、第一立体声扬声器630、麦克风634、第二立体声扬声器638、立体声耳机640、802.11天线644、蓝牙天线648、USB端口652和电源650都在芯片上系统602的外部。然而，这些组件中的每一者耦合到所述芯片上系统上的一个或一个以上组件。另外，在特定实施例中，数字信号处理器604可使用本文中所描述的交错的多线程，以便处理与一个或一个以上不同组件(其与便携式数字助理600相关联)相关联的各种程序线程。
图6进一步指示DSP 604包括地址产生单元(AGU)658。在特定实施例中，DSP 604内的AGU 658为上文结合图1所描述的AGU。
参看图7，展示音频文件播放器(例如运动图片专家组音频层3(MP3)播放器)的示范性、非限制性实施例，且一般将其表示为700。如图示，音频文件播放器700包括芯片上系统702，所述芯片上系统702包括数字信号处理器(DSP)704。如图7中所说明，显示器控制器706耦合到DSP 704且显示器708耦合到所述显示器控制器706。在示范性实施例中，显示器708为液晶显示器(LCD)。图7进一步展示键区710可耦合到DSP 704。
如图7中进一步描绘，快闪存储器712和只读存储器(ROM)714可耦合到DSP 704。另外，在特定实施例中，音频CODEC 716可耦合到DSP 704。放大器718可耦合到所述音频CODEC 716且单声道扬声器720可耦合到所述放大器718。图7进一步指示麦克风输入722和立体声输入724也可耦合到音频CODEC 716。在特定实施例中，立体声耳机726也可耦合到音频CODEC 716。
图7也指示USB端口728和智能卡730可耦合到DSP 704。另外，电源732可耦合到芯片上系统702且所述电源可经由芯片上系统702而将功率提供到音频文件播放器700的各种组件。
在特定实施例中，如图7中所指示，显示器708、键区710、单声道扬声器720、麦克风输入722、立体声输入724、立体声耳机726、USB端口728和电源732都在芯片上系统702的外部。然而，这些组件中的每一者耦合到所述芯片上系统上的一个或一个以上组件。而且，在特定实施例中，数字信号处理器704可使用本文中所描述的交错的多线程，以便处理与一个或一个以上不同组件(其与音频文件播放器700相关联)相关联的各种程序线程。
图7进一步指示DSP 704包括地址产生单元(AGU)734。在特定实施例中，DSP 704内的AGU 734为上文结合图1所描述的AGU。
图8说明数字信号处理器(DSP)800的示范性、非限制性实施例的方框图。如图8中所说明，DSP 800包括存储器802，所述存储器802经由总线806耦合到序列器804。在特定实施例中，总线806为六十四(64)位总线且序列器804经配置以从具有三十二(32)位的长度的存储器802检索指令。总线806耦合到第一指令执行单元808、第二指令执行单元810、第三指令执行单元812和第四指令执行单元814。图8指示每一指令执行单元808、810、812、814可经由第一总线818耦合到通用寄存器堆816。通用寄存器堆816也可经由第二总线820耦合到序列器804和存储器802。
在特定实施例中，存储器802包括第一指令高速缓冲存储器822、第二指令高速缓冲存储器824、第三指令高速缓冲存储器826、第四指令高速缓冲存储器828、第五指令高速缓冲存储器830和第六指令高速缓冲存储器832。在操作期间，所述指令高速缓冲存储器822、824、826、828、830、832可彼此独立地由序列器804存取。另外，在特定实施例中，每一指令高速缓冲存储器822、824、826、828、830、832包括多个指令。
如图8中所说明，存储器802可包括指令队列834，所述指令队列834包括耦合到每一指令高速缓冲存储器822、824、826、828、830、832的指令队列。具体来说，所述指令队列834包括与第一指令高速缓冲存储器822相关联的第一指令队列836、与第二指令高速缓冲存储器824相关联的第二指令队列838、与第三指令高速缓冲存储器826相关联的第三指令队列840、与第四指令高速缓冲存储器828相关联的第四指令队列842、与第五指令高速缓冲存储器830相关联的第五指令队列844和与第六指令高速缓冲存储器832相关联的第六指令队列846。
在操作期间，序列器804可经由指令队列834从每一指令高速缓冲存储器822、824、826、828、830、832获取指令。在特定实施例中，序列器804从指令队列836、838、840、842、844、846(以从第一指令队列836到第六指令队列846的次序)获取指令。在从第六指令队列846获取指令后，序列器804返回到第一指令队列836且继续按次序从指令队列836、838、840、842、844、846获取指令。
在特定实施例中，序列器804在第一模式中操作为支持超标量指令的双向超标量序列器。此外，在特定实施例中，所述序列器也在支持超长指令字(VLIW)指令的第二模式中操作。具体来说，序列器可操作为四向VLIW序列器。在特定实施例中，第一指令执行单元808可执行载入指令、存储指令和算术逻辑单元(ALU)指令。此外，第一指令执行单元808可包括上文结合图1所描述的AGU。第二指令执行单元810可执行载入指令和ALU指令。而且，第三指令执行单元可执行乘法指令、乘法-累加指令(MAC)、ALU指令、程序重新引导结构和转移寄存器(CR)指令。图8进一步指示第四指令执行单元814可执行移位(S)指令、ALU指令、程序重新引导结构和CR指令。在特定实施例中，所述程序重新引导结构可为零额外开销回路、分支指令、跳跃(J)指令等等。
如图8中所描绘，通用寄存器816包括第一统一寄存器堆848、第二统一寄存器堆850、第三统一寄存器堆852、第四统一寄存器堆854、第五统一寄存器堆856和第六统一寄存器堆858。每一统一寄存器堆848、850、852、854、856、858对应于存储器802内的指令高速缓冲存储器822、824、826、828、830、832。此外，在特定实施例中，每一统一寄存器堆848、850、852、854、856、858具有相同指令且包括许多数据操作数和许多地址操作数。
在数字信号处理器800的操作期间，通过序列器804从存储器802获取指令，且从寄存器堆848、850、852、854、856、858获取操作数。此外，指令和操作数被发送到指定指令执行单元808、810、812、814，且在所述指令执行单元808、810、812、814处执行。此外，从通用寄存器816(例如，统一寄存器堆848、850、852、854、856、858中的一者)检索一个或一个以上操作数，且在指令执行期间使用所述操作数。可将每一指令执行单元808、810、812、814处的结果写入到通用寄存器816(也即，写入到统一寄存器堆848、850、852、854、856、858中的一者)。
借助本文中所揭示的结构配置，用于在交错的多线程环境中操作的数字处理器的寄存器堆提供多个寄存器堆，所述寄存器堆中的每一者具有四个数据读取端口和三个数据写入端口。每一寄存器堆包括数据操作数和地址操作数，且每一寄存器堆可用于支持特定程序线程。在操作期间，特定指令可经由四个数据读取端口存取高达六个操作数。举例来说，可在一个时钟循环期间检索四个操作数且可在随后的时钟循环期间检索两个操作数。仅使用四个数据读取端口显著减小了数字信号处理器所需的存储器大小。因而，显著降低了与制造数字信号处理器(包括本文所揭示的寄存器堆)相关联的成本。此外，显著降低了耦合到数字信号处理器的电源的功率消耗。
所属领域的技术人员将进一步了解，可将结合本文中所揭示的实施例而描述的各种说明性逻辑区块、配置、模块、电路和算法步骤实施为电子硬件、计算机软件或两者的组合。为清楚地说明硬件与软件的此可互换性，在上文中已大致根据其功能性描述了各种说明性组件、区块、配置、模块、电路和步骤。将此功能性实施为硬件还是软件取决于特定应用和强加于整个系统的设计限制。所属领域的技术人员可针对每一特定应用以变化的方式实施所描述的功能性，但这些实施决策不应被解释为导致背离本发明的范围。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接实施在硬件中、由处理器执行的软件模块中或两者的组合中。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、PROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移除盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。将示范性存储媒体耦合到处理器，使得所述处理器可从所述存储媒体读取信息和将信息写入到所述存储媒体。在替代方案中，所述存储媒体可与所述处理器形成一体。所述处理器和所述存储媒体可驻留在ASIC中。所述ASIC可驻留在计算装置或用户终端中。在替代方案中，所述处理器和所述存储媒体可作为离散组件而驻留在计算装置或用户终端中。
提供所揭示的实施例的先前描述以使得所属领域的任何技术人员能够制作或使用本发明。所属领域的技术人员将容易明白对这些实施例的各种修改，且可在不背离本发明的精神或范围的情况下将本文中所界定的一般原理应用于其它实施例。因此，并不期望本发明受限于本文所展示的实施例，而是赋予其与由所附权利要求书界定的原理和新颖特征一致的最广泛的范围。

Claims (24)

1.一种系统，其包含：
第一数据通道，其包含：算术逻辑单元、数据高速缓冲存储器、多路复用器和可编程移位器装置；
第二数据通道，其包含：所述算术逻辑单元、所述多路复用器和所述可编程移位器装置；
其中在地址产生模式中，数据经由所述第一数据通道从所述算术逻辑单元通过所述数据高速缓冲存储器、所述多路复用器和所述可编程移位器装置流向寄存器堆；且
其中在算术模式中，响应于由指令高速缓冲存储器提供到所述算术逻辑单元、所述多路复用器和所述可编程移位器装置的共用控制信号，数据经由所述第二数据通道从所述算术逻辑单元通过所述多路复用器和所述可编程移位器装置流向所述寄存器堆。
2.根据权利要求1所述的系统，其中所述第一数据通道是无环路的。
3.根据权利要求1所述的系统，其中所述算术逻辑单元选自减法器、加法器、比较器或其组合的群组。
4.根据权利要求1所述的系统，其中所述可编程移位器装置是载入对准器。
5.根据权利要求1所述的系统，其中所述算术逻辑单元接收第一操作数和第二操作数，其中所述第一操作数是基址，且所述第二操作数是地址偏移值。
6.根据权利要求1所述的系统，其中所述多路复用器具有：从所述算术逻辑单元接收算术输出的第一多路复用器输入、从所述数据高速缓冲存储器接收数据的第二多路复用器输入和接收所述共用控制信号的控制多路复用器输入。
7.根据权利要求6所述的系统，其中所述可编程移位器装置在所述算术模式中接收和处理来自所述算术逻辑单元的所述算术输出。
8.根据权利要求6所述的系统，其中所述算术输出的大小是一字节、一半字、一全字或一双字中的一者。
9.根据权利要求6所述的系统，其中所述算术输出的长度是六十四个位。
10.根据权利要求6所述的系统，其中在所述算术模式中接收的所述算术输出包含由所述算术逻辑单元执行的算术运算产生的数据和指示所述数据将被所述可编程移位器装置移位的量的位。
11.根据权利要求10所述的系统，其中所述位是所述算术输出内的一组三个最低有效位。
12.根据权利要求1所述的系统，其中所述共用控制信号包含计算机执行载入指令的操作码。
13.根据权利要求1所述的系统，其中所述共用控制信号包含计算机执行存储指令的操作码。
14.根据权利要求1所述的系统，其中所述第一数据通道和所述第二数据通道被包含在经配置以执行多个独立程序线程的多线程处理器中。
15.根据权利要求1所述的系统，其中所述系统是音频文件播放器，且所述系统进一步包含：音频编码器/解码器CODEC、耦合到所述CODEC的数字信号处理器和耦合到所述数字信号处理器的多媒体卡。
16.根据权利要求1所述的系统，其进一步包含地址产生单元，所述地址产生单元包含所述第一数据通道和所述第二数据通道，其中所述指令高速缓冲存储器在所述地址产生单元的外部。
17.根据权利要求1所述的系统，其中所述可编程移位器装置包含所述多路复用器。
18.根据权利要求1所述的系统，其中所述第一数据通道和所述第二数据通道共享一个多路复用器。
19.一种方法，其包含：
在地址产生模式中经由第一数据通道传送数据，其中所述第一数据通道包含算术逻辑单元、数据高速缓冲存储器、多路复用器和可编程移位器装置，其中在所述地址产生模式中，数据经由所述第一数据通道从所述算术逻辑单元通过所述数据高速缓冲存储器、所述多路复用器和所述可编程移位器装置流向寄存器堆；和
在算术模式中经由第二数据通道传送数据，其中所述第二数据通道包含所述算术逻辑单元、所述多路复用器和所述可编程移位器装置，其中在所述算术模式中，响应于由指令高速缓冲存储器提供到所述算术逻辑单元、所述多路复用器和所述可编程移位器装置的共用控制信号，数据经由所述第二数据通道从所述算术逻辑单元通过所述多路复用器和所述可编程移位器装置流向所述寄存器堆。
20.根据权利要求19所述的方法，其进一步包含：当所述共用控制信号指示所述算术模式时，在所述算术逻辑单元处产生算术输出。
21.根据权利要求20所述的方法，其进一步包含：当所述共用控制信号指示所述算术模式时，在所述多路复用器处接收所述算术输出。
22.根据权利要求19所述的方法，其进一步包含：当所述算术逻辑单元在所述地址产生模式中时，在所述算术逻辑单元处产生地址。
23.根据权利要求22所述的方法，其进一步包含：响应于从所述算术逻辑单元接收所述地址，从所述数据高速缓冲存储器检索数据。
24.根据权利要求23所述的方法，其进一步包含：在所述地址产生模式中，在所述可编程移位器装置处接收检索到的高速缓冲存储器数据。
CN201110315069.XA 2005-11-02 2006-11-02 用于处理器中的算术逻辑和移位装置 Active CN102591619B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/266,076 2005-11-02
US11/266,076 US8099448B2 (en) 2005-11-02 2005-11-02 Arithmetic logic and shifting device for use in a processor
CN200680049226.4A CN101346694B (zh) 2005-11-02 2006-11-02 用于处理器中的算术逻辑和移位装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200680049226.4A Division CN101346694B (zh) 2005-11-02 2006-11-02 用于处理器中的算术逻辑和移位装置

Publications (2)

Publication Number Publication Date
CN102591619A true CN102591619A (zh) 2012-07-18
CN102591619B CN102591619B (zh) 2016-04-06

Family

ID=37983462

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200680049226.4A Expired - Fee Related CN101346694B (zh) 2005-11-02 2006-11-02 用于处理器中的算术逻辑和移位装置
CN201110315069.XA Active CN102591619B (zh) 2005-11-02 2006-11-02 用于处理器中的算术逻辑和移位装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200680049226.4A Expired - Fee Related CN101346694B (zh) 2005-11-02 2006-11-02 用于处理器中的算术逻辑和移位装置

Country Status (7)

Country Link
US (2) US8099448B2 (zh)
EP (2) EP1943588B1 (zh)
CN (2) CN101346694B (zh)
AT (1) ATE478376T1 (zh)
DE (1) DE602006016315D1 (zh)
TW (1) TW200746657A (zh)
WO (1) WO2007056675A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109614145A (zh) * 2018-10-18 2019-04-12 中国科学院计算技术研究所 一种处理器核心结构及数据访存方法
CN110537173A (zh) * 2017-04-21 2019-12-03 美光科技公司 用以切换可配置逻辑单元的设备及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8099448B2 (en) 2005-11-02 2012-01-17 Qualcomm Incorporated Arithmetic logic and shifting device for use in a processor
US20130019053A1 (en) * 2011-07-14 2013-01-17 Vinay Ashok Somanache Flash controller hardware architecture for flash devices
CN103389903A (zh) * 2012-05-07 2013-11-13 北京大学深圳研究生院 一种功能可配置的数字信号处理单元
US10311085B2 (en) 2012-08-31 2019-06-04 Netseer, Inc. Concept-level user intent profile extraction and applications
US20150178078A1 (en) * 2013-12-21 2015-06-25 H. Peter Anvin Instructions and logic to provide base register swap status verification functionality
US10223002B2 (en) * 2017-02-08 2019-03-05 Arm Limited Compare-and-swap transaction
TWI786543B (zh) * 2021-02-17 2022-12-11 韋僑科技股份有限公司 無線通訊模組及其應用裝置控制系統與應用裝置控制方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916388A (en) * 1974-05-30 1975-10-28 Ibm Shifting apparatus for automatic data alignment
US4654781A (en) * 1981-10-02 1987-03-31 Raytheon Company Byte addressable memory for variable length instructions and data
ATE82412T1 (de) * 1986-02-06 1992-11-15 Mips Computer Systems Inc Funktionseinheit fuer rechner.
EP0601715A1 (en) * 1992-12-11 1994-06-15 National Semiconductor Corporation Bus of CPU core optimized for accessing on-chip memory devices
US5450607A (en) * 1993-05-17 1995-09-12 Mips Technologies Inc. Unified floating point and integer datapath for a RISC processor
JPH06332792A (ja) * 1993-05-21 1994-12-02 Mitsubishi Electric Corp データ処理装置及びそのデータ読み出し制御回路，データ書き込み制御回路
US5933651A (en) * 1995-09-29 1999-08-03 Matsushita Electric Works, Ltd. Programmable controller
JP3546980B2 (ja) * 1996-03-29 2004-07-28 松下電器産業株式会社 データ処理装置
US5922066A (en) * 1997-02-24 1999-07-13 Samsung Electronics Co., Ltd. Multifunction data aligner in wide data width processor
US6061779A (en) * 1998-01-16 2000-05-09 Analog Devices, Inc. Digital signal processor having data alignment buffer for performing unaligned data accesses
US6574724B1 (en) * 2000-02-18 2003-06-03 Texas Instruments Incorporated Microprocessor with non-aligned scaled and unscaled addressing
US6714233B2 (en) * 2000-06-21 2004-03-30 Seiko Epson Corporation Mobile video telephone system
US6785887B2 (en) * 2000-12-27 2004-08-31 International Business Machines Corporation Technique for using shared resources on a multi-threaded processor
JP3776732B2 (ja) * 2001-02-02 2006-05-17 株式会社東芝 プロセッサ装置
US6721866B2 (en) * 2001-12-21 2004-04-13 Intel Corporation Unaligned memory operands
EP1326228B1 (en) * 2002-01-04 2016-03-23 MediaLab Solutions LLC Systems and methods for creating, modifying, interacting with and playing musical compositions
US6476634B1 (en) * 2002-02-01 2002-11-05 Xilinx, Inc. ALU implementation in single PLD logic cell
US8074051B2 (en) 2004-04-07 2011-12-06 Aspen Acquisition Corporation Multithreaded processor with multiple concurrent pipelines per thread
US7328332B2 (en) * 2004-08-30 2008-02-05 Texas Instruments Incorporated Branch prediction and other processor improvements using FIFO for bypassing certain processor pipeline stages
US7676646B2 (en) * 2005-03-02 2010-03-09 Cisco Technology, Inc. Packet processor with wide register set architecture
US8099448B2 (en) 2005-11-02 2012-01-17 Qualcomm Incorporated Arithmetic logic and shifting device for use in a processor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110537173A (zh) * 2017-04-21 2019-12-03 美光科技公司 用以切换可配置逻辑单元的设备及方法
CN110537173B (zh) * 2017-04-21 2024-03-15 美光科技公司 用以切换可配置逻辑单元的设备及方法
CN109614145A (zh) * 2018-10-18 2019-04-12 中国科学院计算技术研究所 一种处理器核心结构及数据访存方法
CN109614145B (zh) * 2018-10-18 2021-03-09 中国科学院计算技术研究所 一种处理器核心结构及数据访存方法

Also Published As

Publication number Publication date
US20120083912A1 (en) 2012-04-05
WO2007056675A2 (en) 2007-05-18
EP1943588A2 (en) 2008-07-16
WO2007056675A3 (en) 2007-09-13
EP2256948A2 (en) 2010-12-01
CN101346694A (zh) 2009-01-14
CN101346694B (zh) 2011-12-14
US8688761B2 (en) 2014-04-01
ATE478376T1 (de) 2010-09-15
DE602006016315D1 (de) 2010-09-30
US8099448B2 (en) 2012-01-17
EP2256948A3 (en) 2014-03-19
US20070100923A1 (en) 2007-05-03
CN102591619B (zh) 2016-04-06
TW200746657A (en) 2007-12-16
EP1943588B1 (en) 2010-08-18
EP2256948B1 (en) 2015-04-22

Similar Documents

Publication Publication Date Title
CN101346694B (zh) 用于处理器中的算术逻辑和移位装置
CN105700852B (zh) 用于在交错的多线程环境中操作的数字信号处理器的寄存器堆
CN101501634B (zh) 使用标量/向量指令处理数据的系统和方法
US7584233B2 (en) System and method of counting leading zeros and counting leading ones in a digital signal processor
MX2007012584A (es) Archivos de registro no divididos unificados para un procesador de senales digital que opera en un ambiente intercalado de multi-ejecucion.
CN101960433B (zh) 用于高速缓冲存储器线替代的系统和方法
CN102037443A (zh) 用于分支预测的多模式寄存器堆
JP2010538398A (ja) マルチステージデータ処理パイプラインにおける命令実行システム及び方法
JP2011513858A (ja) ハードウェア・プリフェッチ・アドレス及び算術演算値を計算するための二重機能加算器
KR20070118705A (ko) 레지스터 파일에 액세스하기 위해 프리디케이트 값을이용하는 시스템 및 방법
KR100955555B1 (ko) 디지털 신호 프로세서에서 ２의 보수 연산들을 수행하는시스템 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant