CN102568405A - 场序列液晶显示装置及其驱动方法 - Google Patents

Abstract

本发明提供了一种场序列液晶显示装置及其驱动方法。该场序列液晶显示装置的像素结构包括：第一、第二、第三、第四薄膜晶体管、帧缓存电容、存储电容以及与存储电容并联的保持电容。其中，第一薄膜晶体管的栅极连接栅线、源极连接数据线、漏极连接第二薄膜晶体管的源极；第二薄膜晶体管的源极连接帧缓存电容的一端、漏极连接第三薄膜晶体管的漏极；帧缓存电容的另一端和第三薄膜晶体管的源极均连接第四薄膜晶体管的漏极，第四薄膜晶体管的源极接地；第二薄膜晶体管的漏极还连接存储电容的一端。本发明提供的场序列液晶显示装置能够解决图像残留问题，且通过改变施加的驱动信号，可实现普通模式显示和Fb模式显示之间的转换。

Description

场序列液晶显示装置及其驱动方法

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种场序列液晶显示装置及其驱动方法。

背景技术

传统的液晶显示装置(Liquid Crystal Display，LCD)在显示方式上是基于空间色彩混合原理而进行显示的，一般其上均设置有彩色滤光片。而新型的场序列LCD在显示方式上是基于时间色彩混合原理而进行显示的，即：沿着时间轴将光的三原色红(Red，R)、绿(Green、G)、蓝(Blue，B)进行分离，随着时间的推移快速地切换各原色的像素，进而在屏幕上显示出彩色图像。

场序列LCD在显示彩色图像时，一般应注意背光源的闪烁时间和液晶基板上的栅线扫描时间同步、共存或相互挤占的问题。现有最常见的场序列LCD，其背光源的闪烁开启时间选定在每个子帧的最后一行扫描完成以后，闪烁结束时间则可以是在下一帧第一行扫描开始之前或者之后。无论采用哪种闪烁时间方式，都会有混色现象出现。以栅线沿着屏幕从上到下方向扫描为例，背光源开启时对应屏幕上部分的液晶分子已经充分偏转，此时背光源开启可获得最佳的色彩显示；而对应屏幕下部分的液晶分子则没有足够的响应时间，因此，对于当前帧的色彩显示就会出现偏差，而相反的，由于响应时间的不同步，对于下一帧的色彩显示却有一定的贡献。这就是场序列LCD显示中的混色问题。如果背光源的闪烁结束时间选定在下一帧第一行扫描开始之前，则背光源闪烁时间和栅线扫描时间完全不共存。参考图1，图1示出了所述背光源闪烁时间与栅线扫描时间不共存的关系示意图。如图1所示，斜线表示栅线从第1行扫描到第N行，方框则表示不同颜色的背光闪烁。如图所示，在帧率固定的前提下，若背光源闪烁时间太短，则出射光亮度不够；若栅线扫描时间太短，则像素电极充电不足，灰阶失真。如果背光源闪烁结束时间选定在下一帧第一行扫描开始之后，则背光源闪烁时间和栅线扫描时间部分或大部分共存，这又会加重前述的混色现象。

为了解决场序列LCD显示中的混色问题，一种新的场序列LCD，即帧缓存(Frame buffer，Fb)场序列LCD被提了出来。参考图2和图3，图2为普通场序列LCD的像素结构示意图；图3为Fb场序列LCD的像素结构示意图。普通场序列LCD的像素结构包括：薄膜晶体管(Thin Film Transistor，TFT)、存储电容C_st和保持电容C_lc；其中，所述TFT的栅极连接栅线(gate line)，源极连接数据线(data line)，漏极连接存储电容C_st，所述存储电容C_st和所述保持电容C_lc并联、并分别接地。Fb场序列LCD的像素结构比普通场序列LCD多了一个TFT和一个帧缓存电容C_fb，所述Fb场序列LCD的像素结构包括：TFT1、TFT2、帧缓存电容C_fb、存储电容C_st和保持电容C_lc；其中，TFT1的栅极连接gate line，源极连接data line，漏极连接TFT2的源极及帧缓存电容C_fb的一端，帧缓存电容C_fb的另一端接地；TFT2的栅极连接图像同步信号VS(video sync)，漏极连接存储电容C_st，所述存储电容C_st和所述保持电容C_lc并联、并分别接地。

参考图3，当栅线扫描时，图像同步信号控制TFT2截止，此时像素电极上仍为当前帧的灰阶电压信号，并正常显示，即将输入像素电极的下一帧灰阶电压信号被存储入帧缓存电容C_fb。当一帧扫描完毕后，一个全屏共有的图像同步信号高脉冲控制所有的TFT2导通，存储于帧缓存电容C_fb上的电压信号通过TFT2沟道进入像素电极，像素电极充电完毕后，所有的TFT2截止。此时，栅线开始对下一帧进行扫描，由于TFT2截止，故此扫描不影响像素电极的电位，此时像素电极上正在进行当前帧的正常显示。

图4示出了Fb场序列LCD的栅线扫描时间与背光源闪烁时间共存的关系示意图。参考图4，其中斜线所示为栅线从第1行依次扫描到第N行，此时各像素中的TFT1打开，data line依次输入信号以对C_fb充电。从图中可以看出，栅线扫描时间与背光源闪烁时间完全共存，不存在挤占情况，像素电极充电和背光源闪烁都非常充分。因此，Fb场序列LCD能够很好地解决栅线扫描时间与背光源闪烁时间的分配问题，从而在解决混色问题上具有很好的收效。

然而，Fb场序列LCD也有其自身的缺点。下面对Fb场序列LCD的像素电极进行电位分析。参考图3，假设当前帧像素电极的电位为V₁，此时通过栅线扫描向帧缓存电容C_fb上输入了下一帧的电压信号V₂，则当TFT2开启时，像素电极上的电位将变为V₁′，于是有：

V₁(C_lc+C_st)+V₂C_fb＝V₁′(C_fb+C_st+C_lc)            (1)

由(1)式可推导出下面两式：

${V_1}^{\′}=V_1+\frac{(V_2-V_1)C_{\mathrm{fb}}}{C_{\mathrm{fb}}+C_{\mathrm{st}}+C_{\mathrm{lc}}}---\left(2\right)$

$V_2-{V_1}^{\′}=\frac{(V_2-V_1)(C_{\mathrm{st}}+C_{\mathrm{lc}})}{C_{\mathrm{fb}}+C_{\mathrm{st}}+C_{\mathrm{lc}}}---\left(3\right)$

在Fb场序列LCD显示过程中，一般驱动IC所具有的伽玛曲线均要求输出电压和像素电极电压一一对应，即，希望获得某个特定的像素电极电压，则输出电压只有一个特定值与之对应。表现在式(3)中，则应为：当V₂和V₁′确定时，两者的差值应为定值(或者说，V₂和V₁′的差值是一个只依赖于V₁′的函数)，而由Fb场序列LCD的像素结构所推导出的(3)式，当V₂和V₁′都确定的时候，两者的差值不是一个固定值，而是随着V₁的变化而变化，这也就意味着，在输出同样V₂的情况下，像素电极上的实际电压将会受到V₁的影响，表现在图像上则是当前帧包含有前一帧的残留，即图像残留一直存在，这就使得图像显示质量受到损害。

发明内容

有鉴于此，本发明提供一种场序列液晶显示装置及其驱动方法，该装置能够有效地解决Fb场序列LCD图像残留的问题，有利于提高图像显示质量。

为实现上述目的，本发明提供如下技术方案：

本发明提供了一种场序列液晶显示装置，该装置的像素结构包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、帧缓存电容、存储电容和保持电容；

其中：

所述第一薄膜晶体管的栅极连接栅线、源极连接数据线、漏极连接第二薄膜晶体管的源极；

所述第二薄膜晶体管的源极连接帧缓存电容的一端、漏极连接第三薄膜晶体管的漏极；

所述帧缓存电容的另一端和第三薄膜晶体管的源极均连接第四薄膜晶体管的漏极，所述第四薄膜晶体管的源极接地；

所述第二薄膜晶体管的漏极还连接存储电容的一端，所述存储电容的另一端接地，所述存储电容与所述保持电容并联。

优选的，上述场序列液晶显示装置中，所述第二薄膜晶体管的栅极连接图像同步信号，所述第三薄膜晶体管的栅极连接清零信号，所述第四薄膜晶体管的栅极连接接地控制信号。

优选的，上述场序列液晶显示装置中，像素电极电压和输出电压的关系为：

其中，V₁′为像素电极电压，V₂为输出电压，C_fb为帧缓存电容，C_st为存储电容，C_lc为保持电容。

优选的，上述场序列液晶显示装置中，所述第二薄膜晶体管和第四薄膜晶体管均处于截止状态，所述第三薄膜晶体管的栅极连接栅线，并接收扫描信号。

优选的，上述场序列液晶显示装置中，像素电极电压和输出电压的关系为：

其中，V₁′为像素电极电压，V₂为输出电压，C_fb为帧缓存电容，C_st为存储电容，C_lc为保持电容。

优选的，上述场序列液晶显示装置中，所述接地控制信号为扫描信号与清零信号的或逻辑。

本发明还提供了一种场序列液晶显示装置的驱动方法，该方法包括：

向第四薄膜晶体管的栅极提供接地控制信号；

向第一薄膜晶体管的栅极提供扫描信号，向其源极提供数据信号，进行帧扫描；

当一帧扫描完成后，向第三薄膜晶体管的栅极提供清零信号，以对像素电极电压进行清零；

清零完成后，向第二薄膜晶体管的栅极提供图像同步信号，以进行图像显示。

优选的，上述场序列液晶显示装置的驱动方法中，所述接地控制信号为扫描信号与清零信号的或逻辑。

本发明还提供了另一种场序列液晶显示装置的驱动方法，所述方法包括：

向第一薄膜晶体管的栅极提供扫描信号，向其源极提供数据信号，同时，向第三薄膜晶体管的栅极提供扫描信号。

从上述技术方案可以看出，本发明所提供的场序列液晶显示装置，该装置的像素结构在Fb场序列LCD的像素结构基础上，增加了第三、第四薄膜晶体管。当在第一薄膜晶体管TFT1的栅极输入扫描信号时，可控制第四薄膜晶体管TFT4导通，帧缓存电容C_fb充电；当一帧扫描完成后，可由一个清零信号CLR控制第三薄膜晶体管TFT3导通，此时，也控制第四薄膜晶体管TFT4导通，像素电极电压清零；此后，由图像同步信号控制第二薄膜晶体管TFT2导通，帧缓存电容C_fb上存储的电荷对像素电极充电。由于在对像素电极充电之前已经对其进行了清零，故所述像素电极充电后的电压不受上一帧电压的影响，从而可以消除图像残留的问题，提高图像显示质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中场序列液晶显示装置的背光源闪烁时间与栅线扫描时间不共存的关系示意图；

图2为现有技术中普通场序列LCD的像素结构示意图；

图3为现有技术中Fb场序列LCD的像素结构示意图；

图4为现有技术中Fb场序列LCD的栅线扫描时间与背光源闪烁时间共存的关系示意图；

图5为本发明实施例所提供的一种场序列液晶显示装置的像素结构示意图；

图6为本发明实施例所提供的在Fb模式下工作的场序列液晶显示装置的像素结构示意图；

图7为本发明实施例所提供的在普通模式下工作的场序列液晶显示装置的像素结构示意图；

图8为本发明实施例所提供的在普通模式下工作的场序列液晶显示装置的电压信号模拟结果；

图9为本发明实施例所提供的场序列液晶显示装置在Fb模式下工作的驱动信号时序图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

实施例一

正如背景技术部分所述，普通场序列LCD常由于背光源闪烁时间与栅线扫描时间的匹配、分配问题而存在混色现象；Fb场序列LCD虽然可以解决背光源闪烁时间与栅线扫描时间的匹配、分配问题，进而解决混色问题，但在显示图像时会有图像残留的问题，因此，图像显示质量受到损害。

基于此，本发明提供一种场序列液晶显示装置。参考图5，图5为本发明实施例所提供的一种场序列液晶显示装置的像素结构示意图。该装置的像素结构包括：第一薄膜晶体管TFT3、第二薄膜晶体管TFT4、第三薄膜晶体管TFT5、第四薄膜晶体管TFT6、帧缓存电容C_fb、存储电容C_st和保持电容C_lc。其中，所述第一薄膜晶体管TFT3的栅极连接栅线、用于接收扫描信号，其源极连接数据线，其漏极连接第二薄膜晶体管TFT4的源极；所述第二薄膜晶体管TFT4的源极连接帧缓存电容C_fb的一端，其漏极连接第三薄膜晶体管TFT5的漏极；所述帧缓存电容C_fb的另一端和第三薄膜晶体管TFT5的源极均连接第四薄膜晶体管TFT6的漏极，所述第四薄膜晶体管TFT6的源极接地；所述第二薄膜晶体管TFT4的漏极还连接存储电容C_st的一端，所述存储电容C_st的另一端接地，所述存储电容C_st与所述保持电容C_lc并联。

参考图6，图6为本发明实施例所提供的在Fb模式下工作的场序列液晶显示装置的像素结构示意图。本发明实施例所提供的场序列液晶显示装置，其像素结构与Fb场序列LCD的像素结构(参考图3)相比多了两个薄膜晶体管，分别为第三薄膜晶体管TFT5和第四薄膜晶体管TFT6；其中，所述第三薄膜晶体管TFT5的漏端连接第二薄膜晶体管TFT4(对应图3中的TFT2)的漏端，所述第三薄膜晶体管TFT5的源端连接帧缓存电容C_fb的一端(对应图3中接地的一端)，且所述第三薄膜晶体管TFT5的源端连接第四薄膜晶体管TFT6的漏端，所述第四薄膜晶体管TFT6的源端接地。本发明实施例所提供的场序列液晶显示装置在Fb模式下工作时，连接栅线gate line的第一薄膜晶体管TFT3的栅极用于接收扫描信号，第二薄膜晶体管TFT4的栅极用于接收图像同步信号video sync，第三薄膜晶体管TFT5的栅极用于接收清零信号CLR，第四薄膜晶体管TFT6的栅极用于接收接地控制信号gndctrl。本发明实施例中所述接地控制信号gndctrl为扫描信号与清零信号CLR的或逻辑。当在第一薄膜晶体管TFT3的栅极输入扫描信号时，第一薄膜晶体管TFT3导通，数据信号接入，第四薄膜晶体管TFT6也导通，帧缓存电容C_fb的一端接地，数据信号对所述帧缓存电容C_fb充电，此时，所述第二薄膜晶体管TFT4和第三薄膜晶体管TFT5处于截止状态；当一帧扫描完成后，第一薄膜晶体管TFT3截止，而清零信号CLR控制第三薄膜晶体管TFT5导通，此时，第四薄膜晶体管TFT6也导通，像素电极接地，像素电极电压清零；此后，第三薄膜晶体管TFT5和第四薄膜晶体管TFT6均截止，图像同步信号video sync控制第二薄膜晶体管TFT4导通，帧缓存电容C_fb上存储的电荷对像素电极充电。由于在对像素电极充电之前已经对其进行了清零，故所述像素电极充电后的电压不受上一帧电压的影响，从而可以消除图像残留的问题，提高图像显示质量。

由上可知，本发明所提供的场序列液晶显示装置是基于Fb场序列LCD而设计的，其在所述Fb场序列LCD的像素结构上增加了两个薄膜晶体管(分别为第三薄膜晶体管TFT5和第四薄膜晶体管TFT6)，通过控制相应的驱动信号，在解决普通场序列LCD混色问题的同时，也克服了Fb场序列LCD所具有的图像残留的问题。

下面结合附图详细描述本发明实施例所提供的场序列液晶显示装置及其驱动方法。

实施例二

实施例一中描述了本发明所提供的场序列液晶显示装置，其像素结构在Fb场序列LCD的像素结构上做了改进，从而在解决普通场序列LCD混色问题的同时，也能克服Fb场序列LCD所具有的图像残留的问题。除此之外，本发明所提供的场序列液晶显示装置，其驱动方式可以与普通场序列LCD的驱动方式兼容，即可以通过简单的改变施加的驱动信号就能实现普通场序列LCD显示和Fb场序列LCD显示之间的切换。

参考图3和图5，本发明实施例所提供的场序列液晶显示装置的像素结构在Fb场序列LCD的像素结构上增加了两个薄膜晶体管TFT5和TFT6，所述薄膜晶体管TFT5的源端连接薄膜晶体管TFT6的漏端，薄膜晶体管TFT5的漏端连接薄膜晶体管TFT4的漏端，薄膜晶体管TFT6的源端接地；帧缓存电容C_fb在Fb场序列LCD的像素结构中的接地端现在连接薄膜晶体管TFT5的源端。薄膜晶体管TFT3(对应图3中的TFT1)、TFT4(对应图3中的TFT2)，以及存储电容C_st、保持电容C_lc等之间的连接方式与图3中所示相同。

下面详细描述本发明所提供的场序列液晶显示装置通过改变施加在其上的驱动信号进而实现普通场序列LCD显示和Fb场序列LCD显示之间的切换。

参考图7，图7为本发明实施例所提供的在普通模式下工作的场序列液晶显示装置的像素结构示意图。由图可看出，在普通模式下工作时，该像素结构中的薄膜晶体管TFT3和TFT5均由扫描信号控制，而薄膜晶体管TFT4和TFT6的栅极上均没有驱动控制信号，即所述薄膜晶体管TFT4和TFT6始终处于截止状态。这样，薄膜晶体管TFT3和TFT5在扫描信号的控制下在行频率期间打开，此时，像素电极的等效电路结构是：存储电容C_st与保持电容C_lc并联后再与帧缓存电容C_fb串联。当数据信号向帧缓存电容C_fb输入电压为V₂的信号时，根据串联电容电压分配原理，则像素电极上的电压V₁′为：

${V_1}^{\′}=\frac{V_2{C}_{\mathrm{fb}}}{C_{\mathrm{fb}}+C_{\mathrm{st}}+C_{\mathrm{lc}}}---\left(4\right)$

这样，在点反转模式下，像素电极电压V₁′和输出电压V₂之间为固定比例关系，符合驱动IC伽玛曲线调整功能的能力。

参考图8，图8示出了上述普通工作模式下的电压信号模拟结果。由图可看出，在扫描信号电压v(gate)和数据信号电压v(data)一定的情况下，像素电极电压v(pix)和帧缓存电容存储的电压v(fb)具有相同的变化趋势，即两者成固定比例关系。

参考图6和图9，图6为本发明实施例所提供的在Fb模式下工作的场序列液晶显示装置的像素结构示意图，图9为本发明所提供的场序列液晶显示装置在Fb模式下工作的驱动信号时序图。由图可知，在Fb模式下工作时，该像素结构中的薄膜晶体管TFT3在正常扫描信号的控制下在行频率期间导通，薄膜晶体管TFT4由图像同步信号video sync控制，薄膜晶体管TFT5由全屏清零信号CLR控制，薄膜晶体管TFT6由接地控制信号gndctrl控制。所述接地控制信号gndctrl在其所在行的扫描信号脉冲来临时为高电压，在全屏清零信号CLR脉冲来临时也为高电压，其他时候则为低电压，即，所述接地控制信号gndctrl为清零信号CLR与扫描信号的或逻辑。当在薄膜晶体管TFT3的栅极输入扫描信号时，薄膜晶体管TFT3导通，数据信号接入，薄膜晶体管TFT6也导通，此时，帧缓存电容C_fb一端接地，数据信号对所述帧缓存电容C_fb充电，设充电后电位为输出电压V₂，此时，薄膜晶体管TFT4和TFT5截止，像素电极电压为前一帧图像的信号电压，设为V₁。当一帧扫描完成后，薄膜晶体管TFT3截止，而全屏的清零信号CLR高脉冲控制所有像素内的薄膜晶体管TFT5导通，此时，薄膜晶体管TFT6亦导通，像素电极接地，像素电极电压清零。完成清零后薄膜晶体管TFT5和TFT6截止，由一个全屏的图像同步信号video sync高脉冲控制所有像素内的TFT4导通，此时，帧缓存电容C_fb上存储的电荷对像素电极充电。由于在帧缓存电容C_fb对像素电极充电之前已经在全屏清零信号CLR的控制下对其进行了放电，故V₁＝0。将V₁＝0代入式(2)中，则有

${V_1}^{\′}=\frac{V_2{C}_{\mathrm{fb}}}{C_{\mathrm{fb}}+C_{\mathrm{st}}+C_{\mathrm{lc}}}---\left(5\right)$

由式(5)可看出，像素电极电压V₁′只和输出电压V₂之间存在固定关系，而不受上一帧电压V₁的影响，即本发明所提供的场序列液晶显示装置在Fb模式下工作时解决了图像残留的问题，进而可提高图像的显示质量。

通过以上分析可知，场序列液晶显示装置无论处于哪种模式下进行显示，其像素电极电压V₁′都具有相同的表达式(式(4)和式(5)为相同的表达式)，即，相同的输出电压V₂均对应着相同的像素电极电压V₁′，这说明，两种工作模式下对应相同的驱动IC伽玛曲线，因此，本发明实施例所提供的场序列液晶显示装置，通过改变控制信号就可切换该装置的工作模式，且无须更改驱动IC伽玛曲线，具有简单、方便的优点。

实施例三

本发明实施例还提供了一种场序列液晶显示装置的驱动方法，对于工作在不同模式下的场序列液晶显示装置有不同的驱动方式，分别如下：

参考图7，当本发明所提供的场序列液晶显示装置在普通模式下工作时，所述驱动方式包括：

向薄膜晶体管TFT3的栅极提供扫描信号，向其源极提供数据信号，同时，向薄膜晶体管TFT5的栅极提供扫描信号。

由于薄膜晶体管TFT4和TFT6的栅极上均没有施加控制信号，故所述薄膜晶体管TFT4和TFT6始终处于截止状态。薄膜晶体管TFT3和TFT5在扫描信号的控制下在行频率期间打开，其像素电极的等效电路结构是：存储电容C_st与保持电容C_lc并联后再与帧缓存电容C_fb串联。此时的像素结构，和图3所示的像素结构相比，仅多了一个帧缓存电容C_fb，故此种驱动方式为普通场序列液晶显示装置的驱动方式。

参考图6，当本发明所提供的场序列液晶显示装置在Fb模式下工作时，所述驱动方式包括：

向薄膜晶体管TFT6的栅极提供接地控制信号；向薄膜晶体管TFT3的栅极提供扫描信号，向其源极提供数据信号，进行帧扫描，此时，薄膜晶体管TFT3和TFT6导通；当一帧扫描完成后，向薄膜晶体管TFT5的栅极提供清零信号，以对像素电极电压进行清零，此时，薄膜晶体管TFT5和TFT6导通；清零完成后，向薄膜晶体管TFT4的栅极提供图像同步信号，以进行图像显示，此时，薄膜晶体管TFT4导通。本实施例中所述接地控制信号为扫描信号与清零信号的或逻辑。

薄膜晶体管TFT3在正常扫描信号的控制下在行频率期间导通，薄膜晶体管TFT3导通时，TFT6也处于导通状态，此时，帧缓存电容C_fb一端接地，数据信号对所述帧缓存电容C_fb充电；而薄膜晶体管TFT4和TFT5截止，像素电极电压为前一帧图像的信号电压。当一帧扫描完成后，薄膜晶体管TFT5栅极上的清零信号CLR控制其导通，所述TFT6也导通，像素电极接地，像素电压被清零。之后薄膜晶体管TFT5和TFT6截止，薄膜晶体管TFT4栅极上的图像同步信号video sync控制其导通，帧缓存电容C_fb上存储的电荷通过薄膜晶体管TFT4的沟道对像素电极充电。由于在帧缓存电容C_fb对像素电极充电之前已经在清零信号CLR的控制下对其进行了放电，故像素电极电压不受前一帧电压的影响，表现在图像上即是没有图像残留。

因此，本发明所提供的场序列液晶显示装置在Fb模式下工作时，不仅可使得像素电极充电和背光源闪烁时间都很充分，消除混色现象，而且还能解决图像残留问题，提高图像显示质量。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，所以描述的比较简单，相关之处参见装置部分说明即可。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种场序列液晶显示装置，其特征在于，该装置的像素结构包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、帧缓存电容、存储电容和保持电容；

其中：

所述第一薄膜晶体管的栅极连接栅线、源极连接数据线、漏极连接第二薄膜晶体管的源极；

所述第二薄膜晶体管的源极连接帧缓存电容的一端、漏极连接第三薄膜晶体管的漏极；

所述帧缓存电容的另一端和第三薄膜晶体管的源极均连接第四薄膜晶体管的漏极，所述第四薄膜晶体管的源极接地；

所述第二薄膜晶体管的漏极还连接存储电容的一端，所述存储电容的另一端接地，所述存储电容与所述保持电容并联。

2.根据权利要求1所述的场序列液晶显示装置，其特征在于，所述第二薄膜晶体管的栅极连接图像同步信号，所述第三薄膜晶体管的栅极连接清零信号，所述第四薄膜晶体管的栅极连接接地控制信号。

3.根据权利要求2所述的场序列液晶显示装置，其特征在于，像素电极电压和输出电压的关系为：

其中，V₁′为像素电极电压，V₂为输出电压，C_fb为帧缓存电容，C_st为存储电容，C_lc为保持电容。

4.根据权利要求1所述的场序列液晶显示装置，其特征在于，所述第二薄膜晶体管和第四薄膜晶体管均处于截止状态，所述第三薄膜晶体管的栅极连接栅线，并接收扫描信号。

5.根据权利要求4所述的场序列液晶显示装置，其特征在于，像素电极电压和输出电压的关系为：

其中，V₁′为像素电极电压，V₂为输出电压，C_fb为帧缓存电容，C_st为存储电容，C_lc为保持电容。

6.根据权利要求2所述的场序列液晶显示装置，其特征在于，所述接地控制信号为扫描信号与清零信号的或逻辑。

7.一种如权利要求1所述的场序列液晶显示装置的驱动方法，其特征在于，包括：

向第四薄膜晶体管的栅极提供接地控制信号；

向第一薄膜晶体管的栅极提供扫描信号，向其源极提供数据信号，进行帧扫描；

当一帧扫描完成后，向第三薄膜晶体管的栅极提供清零信号，以对像素电极电压进行清零；

清零完成后，向第二薄膜晶体管的栅极提供图像同步信号，以进行图像显示。

8.根据权利要求7所述的方法，其特征在于，所述接地控制信号为扫描信号与清零信号的或逻辑。

9.一种如权利要求1所述的场序列液晶显示装置的驱动方法，其特征在于，包括：

向第一薄膜晶体管的栅极提供扫描信号，向其源极提供数据信号，同时，向第三薄膜晶体管的栅极提供扫描信号。

Images